KR0154158B1 - 반도체소자의 공정결함 검사방법 - Google Patents
반도체소자의 공정결함 검사방법 Download PDFInfo
- Publication number
- KR0154158B1 KR0154158B1 KR1019940016959A KR19940016959A KR0154158B1 KR 0154158 B1 KR0154158 B1 KR 0154158B1 KR 1019940016959 A KR1019940016959 A KR 1019940016959A KR 19940016959 A KR19940016959 A KR 19940016959A KR 0154158 B1 KR0154158 B1 KR 0154158B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- reference mark
- defect
- defects
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/54466—Located in a dummy or reference die
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체소자의 공정결함 검출방법에 관한 것으로, 종래기술로 블랭크 웨이퍼에서 검출한 공정결함데이타와 패턴 웨이퍼에서 검출한 공정결함 데이타가 서로 상이하여 서로 연관시켜 공정결함을 분석하기가 어려웠다. 따라서, 본 발명은 보통의 웨이퍼 상부에 감광막을 이용하여 상기 웨이퍼 상, 하, 좌 또는 우측의 끝부분에만 기준마크를 형성하고 이를 이용하여 공정결함을 정확하게 검출함으로써 결함에 의한 작용을 쉽게 분석하여 반도체소자의 수율을 향상시킬 수 있다.
Description
제1도는 종래기술에 의한 반도체 소자의 공정결함 검출방법을 도시한 상세도.
제2도 및 제3도는 본 발명의 실시예에 의한 반도체소자의 공정결함 검출방법을 도시한 상세도.
* 도면의 주요부분에 대한 부호의 설명
2 : 웨이퍼 4 : 기준마크
본 발명은 반도체소자의 공정결함 검사방법에 관한 것으로, 특히 반도체소자 제조시 패턴이 형성된 웨이퍼의 공정결함 유무를 확인하고 이들의 검출 데이타 분석을 쉽게 함으로써 공정에서 발생하는 결함을 모니터링(Monitoring)하여 공정흐름을 개선하고 발생원인을 제거하여 제품 품질향상 및 수율을 향상시키는 기술이다.
반도체소자는 많은 단계를 거쳐서 완성된다. 이들 각 단계에서 발생되는 다양한 결함을 결합검사장치를 통해 모니터링함으로써 제품품질을 향상시킬 수 있다.
그러나, 반도체소자 제조의 초기 단계인 블랭크 웨이퍼(blank wafer)로 부터 소자분리막 형성전까지는 패턴이 형성되어 있지 않거나 되어 있어도 웰(well)과 같은 넓은 패턴들만 형성되어 있어 이들 단계에서 발생되는 결함 검출과, 상기 소자분리막 형성 후에 미세한 패턴이 형성된 웨이퍼의 결함 검출방법은 일반적으로 다르다.
상기 반도체소자 제조의 초기단계는 결함의 정확한 위치를 기억하기 위하여 결함검출장치가 인식할 수 있는 기준 마크를 필요로 한다. 그러나, 상기 초기단계와 같은 경우에는 기준마크가 없기 때문에 동일한 웨이퍼의 결함을 검출해 나갈때 소자분리 이전과 이후 공정단계에서 검출된 데이타의 정확한 관계를 연관시킬 수 없다.
즉, 소자분리 공정 이전에 검출된 데이타의 좌표값 및 결함 크기 등의 정보가 있다하더라도 임의의 기준좌표가 없기 때문에 차후 소자분리 공정후 패턴내의 특정 포인트를 기준으로한 패턴 결함 검사데이타와 정확히 연관시킬 수 없어서, 결함의 발생 단계 및 발생 후의 진행과정을 알 수 없어 상기 공정결함에 대처하기가 어렵다.
제1도는 종래기술에 의한 실시예를 도시한 블럭도이다.
제1도는 결함검사장치에 웨이퍼를 로딩(loading) 시키는 공정(A)와, 웨이퍼를 미리 정렬하는 공정(B)와, 정렬의 유무를 판단하는 공정(C)와, 상기 C공정에서 정렬되어 있는 경우에 있어서, 패턴의 특정위치를 기준마크로 하는 공정(D)와, 패턴 결함을 검사하는 공정(E)와, 결함 데이타를 수집하는 공정(F)로 공정결함을 검출한다. 그리고, 상기 C공정에서 정렬되어 있지 않는 경우에 있어서, 아무곳이나 기준마크를 지정하거나 또는 지정하지 않는 공정(D')과, 패턴 결함을 검사하는 공정(E')과, 결함데이타를 수집하는 공정(F')으로 공정결함을 검출한 것을 도시한 블럭도로서, 상기 F공정의 결함데이타와 F'공정의 결함데이타가 서로 상이하여 서로 연관시켜 공정결함을 검출하기가 어렵다.
여기서, 상기 A 내지 F공정은 소자분리공정 이후의 웨이퍼와 같이 패턴이 형성된 웨이퍼의 결함 검출방법을 도시한 것이고 상기 A 내지 C 그리고 D 내지 F공정은 소자분리 공정전의 웨이퍼와 같이 패턴이 형성되지 않은 블랭크 웨이퍼의 결함검출방법을 도시한 것이다.
상기한 종래기술에 의하면, 블랭크 웨이퍼와 패턴 웨이퍼의 결함검출 데이타가 서로 상이하여 서로 연관시켜 공정결함을 검출하는 것이 어려워 반도체소자의 신뢰성을 저하시키는 문제점으로 대두된다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여 기준이 되는 기준마크를 반도체소자의 제조공정에 영향을 미치지 않도록 블랭크 웨이퍼에 형성하여 반도체제조시 발생되는 결함의 단계 및 지속성을 검사할 수 있는 반도체소자의 공정결함 검출방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은, 블랭크 웨이퍼의 상부에 기준마크를 형성하는 공정과, 결함검사장치에 상기 웨이퍼를 로딩시키고 정렬시키는 공정과, 상기 기준마크를 이용하여 패턴결함검사를 실시함으로써 결함데이타를 검출하고 상기 기준마크를 제거하는 공정을 포함하는데 있다.
블랭크 웨이퍼에 검사기준 좌표값을 형성하기 위하여, 보통의 웨이퍼 상부에 감광막을 도포한 뒤, 특정 위치에 기준 다이를 패터닝하고 나머지는 오픈(Open) 노광시켜 현상공정으로 제거시킴으로써 기준마크를 형성한 다음, 결함검사장치를 이용하여 결함으로 검출하고 상기 기준마크를 제거한 다음, 정상적인 공정과 같이 후공정으로 진행시킨다. 여기서, 상기 공정결함검사장치는 반복패턴이 있는 다이내에서 소정단위의 반복패턴 크기 이상으로 면적을 지정해 주어 이들 면적들의 좌, 우 패턴과 비교하여, 이들 이미지 차이를 검사한 후, 일정 차이 이상이면 그 위치를 결함으로 판단한다. 그리고, 상기 검출된 결함데이타는 후공정을 기준으로하여 보정 또는 보상되어 공정결함에 따른 제조공정 분석을 용이하게 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2도 및 제3도는 본 발명의 실시예에 의한 반도체소자의 공정결함검출방법을 도시한 상세도이다.
제2도는 감광막을 이용하여 기준마크로 사용할 감광막패턴을 형성하는 공정ⓐ 와, 결함검사장치에 웨이퍼를 로딩(loading) 시키는 공정(A)와, 웨이퍼를 미리 정렬하는 공정(B)와, 정렬의 유무를 판단하는 공정(C)와 그리고, 상기 C공정에서 정렬되어 있지 않는 경우에 있어서, 임의의 위치에 놓고 메뉴얼로 아무곳이나 지정 혹은 지정하지 않는 공정(D')과, 패턴 결함을 검사하는 공정(E')과, 결함데이타를 수집하는 공정(F')과, 상기 ⓐ 공정에서 상기 기준마크를 제거하는 공정 ⓑ를 실시하여 결함을 검출함으로써 공정에 이상을 주지 않고 공정결함을 검출하는 것을 도시하는 블럭도이다. 여기서, 상기 기준마크는 솔벤트(solvent)를 사용하여 제거한다.
제3도는 웨이퍼(2) 상부에 감광막을 이용하여 감광막패턴을 형성하되, 상기 웨이퍼(2)을 끝부분에 몇 개의 감광막패턴만을 형성하여 상기 제2도의 ⓐ 공정의 기준마크로 사용한 것을 도시한 상세도로서, 차후 단계의 마스크 잡파일(job file)을 이용하여 상기 웨이퍼(12)의 상, 하, 좌, 또 우측의 끝부분에만 형성함으로써 블랭크 웨이퍼의 전면 검사에 크게 지장을 주지 않고, 효율적인 결함분석을 가능하게 한다. 여기서, 상기 기준마크(4)는 후공정에서 제거하지 않고 계속적으로 사용할 수도 있다. 상기 제3도의 점선부분은 차후 반도체 제조공정에서 형성되는 다이패턴의 위치를 도시하고 이들 위치에서 사전공정이 영향을 미치지 못하도록 별도의 축소노광장치(stepper)의 잡파일을 형성하여 다이패턴을 형성하지않은 것을 도시한 것이다.
상기한 본 발명에 의하면, 기존의 순수한 블랭크 웨이퍼를 효과적으로 점검할 수 있으며 후공정에서 패턴을 형성된 웨이퍼 점검시 계속해서 모니터링하기가 용이하며 차후 단계의 노광장치의 마스크 잡파일의 기본값(stepping size) 등을 그대로 사용하기 때문에 정확한 기준좌표값으로 사용되며 최초공정단계부터 최종공정단계까지에서 나타나는 결함의 작용을 분석하여 수율을 향상시킬 수 있다.
Claims (7)
- 반도체소자의 공정결함검출방법에 있어서, 블랭크 웨이퍼의 상부에 기준마크를 형성하는 공정과, 결함검사장치에 상기 웨이퍼를 로딩시키고 정렬시키는 공정과, 상기 기준마크를 이용하여 패턴결함검사를 실시함으로써 결함데이타를 검출하고 상기 기준마크를 제거하는 공정을 포함하는 반도체소자의 공정결함 검출방법.
- 제1항에 있어서, 상기 기준마크는 감광막으로 형성하는 것을 특징으로 하는 반도체소자의 공정결함 검출방법.
- 제1항 또는 제2항에 있어서, 상기 기준마크는 상기 웨이퍼 상, 하, 좌 또는 우의 끝부분에 형성하는 것을 특징으로 하는 반도체소자의 공정결함 검출방법.
- 제1항 또는 제3항에 있어서, 상기 기준마크는 후공정의 잡파일(job file)을 이용하여 형성하는 것을 특징으로 하는 반도체소자의 공정결함 검출방법.
- 제1항 또는 제3항에 있어서, 상기 기준마크는 9㎜ 이하의 사각형으로 형성하는 것을 특징으로 하는 반도체소자의 공정결함 검출방법.
- 제1항에 있어서, 상기 기준마크는 솔벤트를 사용하여 제거하는 것을 특징으로 하는 반도체소자의 공정결함 검출방법.
- 제1항에 있어서, 상기 기준마크는 후공정에서 계속적으로 사용하는 것을 특징으로 하는 반도체소자의 공정결함 검출방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940016959A KR0154158B1 (ko) | 1994-07-14 | 1994-07-14 | 반도체소자의 공정결함 검사방법 |
GB9514269A GB2291267B (en) | 1994-07-14 | 1995-07-13 | Method for detecting wafer defects |
US08/502,178 US5633173A (en) | 1994-07-14 | 1995-07-13 | Method for detecting wafer defects |
CN95107565A CN1080927C (zh) | 1994-07-14 | 1995-07-14 | 检测晶片缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940016959A KR0154158B1 (ko) | 1994-07-14 | 1994-07-14 | 반도체소자의 공정결함 검사방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960005916A KR960005916A (ko) | 1996-02-23 |
KR0154158B1 true KR0154158B1 (ko) | 1998-12-01 |
Family
ID=19387961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940016959A KR0154158B1 (ko) | 1994-07-14 | 1994-07-14 | 반도체소자의 공정결함 검사방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5633173A (ko) |
KR (1) | KR0154158B1 (ko) |
CN (1) | CN1080927C (ko) |
GB (1) | GB2291267B (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960035944A (ko) * | 1995-03-28 | 1996-10-28 | 김주용 | 반도체 소자 제조시 불량분석 방법 |
US5798193A (en) | 1997-05-16 | 1998-08-25 | Micron Technology, Inc. | Method and apparatus to accurately correlate defect coordinates between photomask inspection and repair systems |
US6111269A (en) | 1997-05-30 | 2000-08-29 | Cypress Semiconductor Corp. | Circuit, structure and method of testing a semiconductor, such as an integrated circuit |
US5943551A (en) * | 1997-09-04 | 1999-08-24 | Texas Instruments Incorporated | Apparatus and method for detecting defects on silicon dies on a silicon wafer |
AU3187100A (en) * | 1999-03-10 | 2000-09-28 | Nova Measuring Instruments Ltd. | Method and apparatus for monitoring a chemical mechanical planarization process applied to metal-based patterned objects |
WO2005069191A1 (en) * | 2003-12-31 | 2005-07-28 | Pdf Solutions, Inc. | Method and system for failure signal detection analysis |
CN1321445C (zh) * | 2004-03-29 | 2007-06-13 | 力晶半导体股份有限公司 | 缺陷原因分析的方法 |
JP4018088B2 (ja) * | 2004-08-02 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法及び半導体素子の製造方法 |
FR2884045A1 (fr) * | 2005-03-29 | 2006-10-06 | St Microelectronics Sa | Identification d'un circuit integre de reference pour equipement de prise et pose |
CN100380621C (zh) * | 2005-04-08 | 2008-04-09 | 力晶半导体股份有限公司 | 晶片缺陷检测方法与***以及存储媒体 |
CN100465612C (zh) * | 2005-06-10 | 2009-03-04 | 联华电子股份有限公司 | 缺陷检测方法 |
JP4837971B2 (ja) * | 2005-10-07 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN101295659B (zh) * | 2007-04-29 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的缺陷检测方法 |
CN101685786B (zh) * | 2008-09-26 | 2011-06-01 | 上海华虹Nec电子有限公司 | 用光学显微镜自动检测硅片周边去边及缺陷的方法 |
TWI455215B (zh) * | 2009-06-11 | 2014-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其之製造方法 |
CN103035617B (zh) * | 2011-09-28 | 2016-08-17 | 无锡华润上华科技有限公司 | 芯片中模块的失效原因判定方法及晶圆结构 |
JP6083129B2 (ja) * | 2012-04-27 | 2017-02-22 | 富士電機株式会社 | 半導体装置の製造方法および製造装置 |
KR20140137668A (ko) | 2013-05-23 | 2014-12-03 | 삼성전자주식회사 | 적층된 칩들을 포함하는 반도체 패키지 및 그 제조 방법 |
CN112117207B (zh) * | 2020-09-25 | 2022-07-15 | 上海华力微电子有限公司 | 晶圆缺陷的监控方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4134066A (en) * | 1977-03-24 | 1979-01-09 | International Business Machines Corporation | Wafer indexing system using a grid pattern and coding and orientation marks in each grid cell |
JPS5850750A (ja) * | 1981-09-19 | 1983-03-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS5850728A (ja) * | 1981-09-19 | 1983-03-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS6132550A (ja) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | 半導体集積回路素子 |
JPS6171645A (ja) * | 1984-09-17 | 1986-04-12 | Nec Corp | 半導体装置の製造方法 |
JPS6247142A (ja) * | 1985-08-27 | 1987-02-28 | Nec Corp | 半導体装置のマ−キング法 |
US4928002A (en) * | 1988-12-05 | 1990-05-22 | Motorola Inc. | Method of recording test results of die on a wafer |
US5053700A (en) * | 1989-02-14 | 1991-10-01 | Amber Engineering, Inc. | Method for wafer scale testing of redundant integrated circuit dies |
JP2520316B2 (ja) * | 1990-02-08 | 1996-07-31 | 三菱マテリアル株式会社 | シリコンウエ―ハの微小ピットの検出方法 |
US5256578A (en) * | 1991-12-23 | 1993-10-26 | Motorola, Inc. | Integral semiconductor wafer map recording |
JPH06120311A (ja) * | 1992-10-06 | 1994-04-28 | Hitachi Ltd | ダミーウェハおよびそれを用いた異物解析装置 |
US5478762A (en) * | 1995-03-16 | 1995-12-26 | Taiwan Semiconductor Manufacturing Company | Method for producing patterning alignment marks in oxide |
-
1994
- 1994-07-14 KR KR1019940016959A patent/KR0154158B1/ko not_active IP Right Cessation
-
1995
- 1995-07-13 GB GB9514269A patent/GB2291267B/en not_active Expired - Fee Related
- 1995-07-13 US US08/502,178 patent/US5633173A/en not_active Expired - Lifetime
- 1995-07-14 CN CN95107565A patent/CN1080927C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2291267A (en) | 1996-01-17 |
GB2291267B (en) | 1998-07-15 |
KR960005916A (ko) | 1996-02-23 |
CN1080927C (zh) | 2002-03-13 |
GB9514269D0 (en) | 1995-09-13 |
US5633173A (en) | 1997-05-27 |
CN1123911A (zh) | 1996-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0154158B1 (ko) | 반도체소자의 공정결함 검사방법 | |
KR970067749A (ko) | 패턴 검사방법과 검사장치 | |
US5012523A (en) | Dimension checking method | |
JP2943770B2 (ja) | 工程マージンテスト用フォトマスクとこれを利用した工程マージンテスト方法 | |
CN111426701B (zh) | 一种晶圆缺陷检测方法及其装置 | |
JP3431567B2 (ja) | 欠陥検査装置及び検査方法 | |
KR20010039251A (ko) | 정상패턴과 칩의 패턴을 비교하므로써 레티클 패턴의 결함을 검사하는 방법 | |
KR19990034411A (ko) | 반도체 웨이퍼의 검사장치 및 검사방법. | |
KR100620726B1 (ko) | 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치 | |
JPH09211840A (ja) | レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置 | |
KR20070023979A (ko) | 마스크 패턴 검사의 에러 방지 방법 | |
JP2005217062A (ja) | フォトリソプロセス装置および欠陥検査方法 | |
KR19990078833A (ko) | 반도체 패키지 마킹 검사공정에서의 오토티칭 장치 및 그 제어방법 | |
KR20050066889A (ko) | 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템 | |
JPH10142771A (ja) | パターンを検査する検査装置の感度設定方法及び感度設定可能な検査装置 | |
TWI552241B (zh) | 晶圓的缺陷檢測方法及採用此方法之晶圓缺陷檢測系統 | |
JPH0617875B2 (ja) | パターン検査方法およびその装置 | |
CN106019864B (zh) | 重工方法及重工*** | |
KR100532361B1 (ko) | 정렬키가 구비된 반도체소자 | |
KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
KR100816193B1 (ko) | 반도체 장치 제조를 위한 노광 공정 검사 방법 | |
KR100269944B1 (ko) | 인스펙션 장비의 분석능력 평가방법 | |
KR0127661B1 (ko) | 반도체 제조용 레티클을 이용한 자동 노광방법 | |
JPH0643110A (ja) | レジストパターン欠陥の検出方法 | |
JPS58103151A (ja) | 半導体基板の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120625 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |