JP4837573B2 - 駆動回路及びこれを利用した有機電界発光表示装置 - Google Patents

Description

本発明は駆動回路及びこれを利用した有機電界発光表示装置に関し、より詳細には、アナログスイッチで発生する電圧降下を防止して扇形性を高めるようにして階調誤差を減らすようにした駆動回路及びこれを利用した有機電界発光表示装置に関する。

平板表示装置は基板上にマトリックス形態で複数の画素を配置して表示領域にし、各画素に走査線とデータ線を連結して画素にデータ信号を選択的に印加してディスプレイする。

平板表示装置は画素の駆動方式に従ってパッシブ(Passive)マトリックス型表示装置とアクティブ(Active)マトリックス型表示装置に区分されて、解像度、コントラスト、動作速度の観点から単位画素ごとに選択して点燈するアクティブマトリックス型が主類になっている。

このような平板表示装置はパーソナルコンピューター、携帯電話、PDAなどの携帯情報端末などの表示装置や各種情報器機のモニターとして使われており、液晶パネルを利用したLCD、有機電界発光素子を利用した有機電界発光表示装置、プラズマパネルを利用したPDPなどが知られている。

近年、陰極線管に比べて重さと体積の小さな各種発光表示装置が開発されており、特に発光効率、輝度及び視野角がすぐれて応答速度の早い有機電界発光表示装置が注目されている。
大韓民国特許公開10-2006-0023305号明細書 大韓民国特許公開10-2004-0044529号明細書 大韓民国特許公開10-1999-0013254号明細書

したがって、本発明の目的は多様な階調値を表現するようにした駆動回路及びこれを利用した有機電界発光表示装置を提供することである。

前記目的を果たすための本発明の第1側面は、データ電圧を生成する駆動回路において、デジタルデータ信号の上位ビットを利用して複数の第1デコーディング信号を出力する第1デコーダと、前記複数の第1デコーディング信号に対応して複数の第1選択信号と複数の第1副選択信号を生成する第1選択部と、前記第1選択部から出力される複数の第1選択信号と複数の第1副選択信号を利用して複数の基準電圧の中で第1基準電圧と前記第1基準電圧より低い電圧を持つ第2基準電圧を選択するスイッチ部と、デジタルデータ信号の下位ビットを利用して複数の第2デコーディング信号を出力する第2デコーダと、前記複数の第2デコーディング信号に対応して複数の第2選択信号と複数の第2副選択信号を生成する第2選択部と、選択された前記第1基準電圧と前記第2基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含んで、一つの電圧分配部は複数の第2選択信号と複数の第2副選択信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部とを含む駆動回路を提供する。

前記目的を果たすための本発明の第2側面は、順次に制御信号を出力するシフトレジスタ部と、前記制御信号に対応して直列に入力されるデジタルデータ信号を並列に出力するラッチ部と、前記デジタルデータ信号をデータ電圧に切り替えるD/Aコンバータ部と、前記データ電圧を出力するバッファー部とを含むが、前記D/Aコンバータ部はデジタルデータ信号の上位ビットを利用して複数の第1デコーディング信号を出力する第1デコーダと、前記複数の第1デコーディング信号に対応して複数の第1選択信号と複数の第1副選択信号を生成する第1選択部と、前記第1選択部から出力される複数の第1選択信号と複数の第1副選択信号を利用して複数の基準電圧の中で第1基準電圧と前記第1基準電圧より低い電圧を持つ第2基準電圧を選択するスイッチ部と、デジタルデータ信号の下位ビットを利用して複数の第2デコーディング信号を出力する第2デコーダと、前記複数の第2デコーディング信号に対応して複数の第2選択信号と複数の第2副選択信号を生成する第2選択部と、選択された前記第1基準電圧と前記第2基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含んで、一つの電圧分配部は複数の第2選択信号と複数の第2副選択信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部とを含むデータ駆動部を提供する。

前記目的を果たすための本発明の第3側面は、データ電圧と走査信号の伝達を受けて画像を表現する画素部と、前記データ電圧を生成するデータ駆動部と、前記走査信号を生成する走査駆動部とを含むが、前記データ駆動部は、デジタルデータ信号の上位ビットを利用して複数の第1デコーディング信号を出力する第1デコーダと、前記複数の第1デコーディング信号に対応して複数の第1選択信号と複数の第1副選択信号を生成する第1選択部と、前記第1選択部から出力される複数の第1選択信号と複数の第1副選択信号を利用して複数の基準電圧の中で第1基準電圧と前記第1基準電圧より低い電圧を持つ第2基準電圧を選択するスイッチ部と、デジタルデータ信号の下位ビットを利用して複数の第2デコーディング信号を出力する第2デコーダと、前記複数の第2デコーディング信号に対応して複数の第2選択信号と複数の第2副選択信号を生成する第2選択部と、選択された前記第1基準電圧と前記第2基準電圧の伝達を受けて電圧分配をする複数の電圧分配部を含んで、一つの電圧分配部は複数の第2選択信号と複数の第2副選択信号の伝達を受けて前記データ電圧を生成するデータ電圧生成部とを含む有機電界発光表示装置を提供する。

本発明による駆動回路及びこれを利用した有機電界発光表示装置によれば、データ信号のビット数に適切に対応してデジタルデータ信号をアナログデータ信号に切り替えるので、多様な有機電界発光表示装置に適用することができる。

以下、本発明の実施例を添付した図面を参照して説明する。

図1は、一般的な有機電界発光表示装置の構造を示す構造図である。図1を参照して説明すれば、有機電界発光表示装置は画素部100、データ駆動部200、走査駆動部300を含む。画素部100は複数のデータ線D1、D2．．．Dm-1、Dmと複数の走査線S1、S2．．．Sn-1、Snを含んで、複数のデータ線D1、D2．．．Dm-1、Dmと複数の走査線S1、S2．．．Sn-1、Snによって定義される領域に形成される複数の画素を含む。画素101は画素回路と有機電界発光素子を含んで、画素回路から複数のデータ線D1、D2．．．Dm-1、Dmを通じて伝達されるデータ信号と複数の走査線S1、S2．．．Sn-1、Snを通じて伝達される走査信号によって画素に流れる画素電流を生成して有機電界発光素子に流れるようにする。

データ駆動部200は複数のデータ線D1、D2．．．Dm-1、Dmと連結され、データ信号を生成して一行分のデータ信号を順次に複数のデータ線D1、D2．．．Dm-1、Dmに伝達する。そして、データ駆動部200はD/Aコンバータを具備してデジタル信号をアナログ信号に切り替えた階調電圧を生成してデータ線D1、D2．．．Dm-1、Dmに伝達する。

走査駆動部300は複数の走査線S1、S2．．．Sn-1、Snと連結されて走査信号を生成して複数の走査線S1、S2．．．Sn-1、Snに伝達する。走査信号によって特定の行が選択されて選択された行に位置する画素101にデータ信号が伝達され、画素にはデータ信号に対応する電流が生成される。

図2は図1に示された有機電界発光表示装置のデータ駆動部に採用されたD/Aコンバータで階調電圧を生成する抵抗部を示す回路図である。図2を参照して説明すれば、抵抗部は八つの階調電圧を生成するようにしたものを想定する。八つの階調電圧を生成するために八つの抵抗が直列で連結され、直列で連結された抵抗の両端に高い電圧である第1基準電圧と低い電圧である第2基準電圧が伝達され、第1基準電圧と第2基準電圧が八つの抵抗によって分配された電圧がデータ電圧となる。

上記のように構成されたD/Aコンバータは八つの抵抗によって分配された八つのデータ電圧が生成される。すなわち、分配されるデータ電圧の数が固定されて、生成可能な階調が固定されてデータ信号が256階調を表現する場合と、128階調を表現する場合、または64階調を表現する場合、D/Aコンバータの設計を異にしなければならない。したがって、階調を異に表現する場合、他のデータ駆動部を使用するようになってデータ信号の階調に対応してそれぞれ異なるデータ駆動部を使わなければならないという問題点がある。

図3は、本発明による有機電界発光表示装置で採用されたデータ駆動部を示す構造図である。図3を参照して説明すれば、データ駆動部200は、シフトレジスタ210、サンプリングラッチ220、ホールディングラッチ230、レベルシフト240、D/Aコンバータ250及びバッファー部260を含む。

シフトレジスタ210は、複数のフリップフロップで構成されて、クロック信号CLKと同期信号Hsyncに対応してサンプリングラッチ220を制御する。サンプリングラッチ220はシフトレジスタ210の制御信号にしたがって一行分のデータ信号について順次に入力を受けて並列的に出力する。順次に入力を受けて並列的に出力する方式をSIPO(Serial In Parallel Out)と言う。そして、ホールディングラッチ230は並列的に信号の入力を受けて再度並列的に出力する。並列で入力を受けて並列で出力する方式をPIPO(Parallel In Parallel Out)と言う。

レベルシフト240はホールディングラッチ230から出力された信号をシステムの動作電圧でレベルを変更してD/Aコンバータ250に伝達する。D/Aコンバータ250はデジタル信号で伝達される信号をアナログ信号に変換して該階調電圧を選択してバッファー部260に伝達し、バッファー部260は階調電圧を増幅してデータ線に伝達する。

図4は、本発明によるD/Aコンバータの構造を示す構造図である。図4を参照して説明すれば、D/Aコンバータ250は第1デコーダ251、第1選択部252、スイッチ部253、第2デコーダ254、第2選択部255及びデータ電圧生成部256を含む。D/Aコンバータ250は64階調、128階調または256階調の中で一つを表現することを仮定し、D/Aコンバータに伝達されるデータ信号は6ビット、7ビット、または8ビット信号で構成される。

第1デコーダ251はデータ信号の上位3ビットを利用して八つの第1デコーディング信号を生成する。第1デコーダ251は八つのNORゲートを含んで、データ信号の上位3ビットの信号とその副信号を利用して八つの第1デコーディング信号を生成して八つのNORゲートの中で一つのNORゲートを選択して第1デコーディング信号を出力する。便宜上、一番左側にあるNORゲートを第1NORゲートという。

第1選択部252は二つの入力端を持つ複数のNANDゲートを含んで、八つの第1選択信号と八つの第1副選択信号を生成する。NANDゲートは総計16個からなり、二つのNANDゲートが一つのペアを成して総計八つのペアからなる。ペアを成す二つのNANDゲートを便宜上第1NANDゲートと第2NANDゲートという。

第1NANDゲートは一つの入力端に第1NORゲートの出力端が連結されて第1デコーディング信号の伝達を受け、残り一つの入力端には正信号線が連結される。そして、第2NANDゲートは一つの入力端に第1NORゲートの出力端が連結されて第1デコーディング信号の伝達を受けて、残り一つの入力端には副信号線が連結される。この時、正信号線と副信号線を通じて伝達される信号線によって第1NANDゲートで第1選択信号を生成し、第2NANDゲートで第1副選択信号を出力する。

この時、正信号線にはデータ信号の一つのビットが伝達されて副信号線にはデータ信号の一つのビットの副信号が伝達されるか、正信号線に1の信号が伝達されて副信号線に0の信号が入力されるようにすることができる。すなわち、データ信号が8ビット信号の場合、正信号線には8ビット信号のうち、最下位ビットの信号が伝達されて、データ信号が7ビット信号、または6ビット信号の場合正信号線には1の信号が伝達される。

スイッチ部253は、総計9本の基準電圧線V0、V1．．．V8の中で2本の基準電圧線を選択して複数の基準電圧の中で第1基準電圧と第1基準電圧より低い第2基準電圧を選択する。スイッチ部253は総計32個のトランジスタで構成され、32個のトランジスタはそれぞれ二つのトランジスタがペアを成して16ペアを形成する。

一番左側に位置する一つのペアを形成するトランジスタを第1トランジスタと第2トランジスタとし、そのとなりにあるペアを形成するトランジスタを第3トランジスタと第4トランジスタとする。そして、ペアを成した二つのトランジスタはそれぞれソース端に9本の基準電圧線のうち一本の基準電圧線が連結されて、ゲートはそれぞれ第1NANDゲートと第2NANDゲートが連結される。

したがって、第1NANDゲートを通じて第1選択信号が出力されれば第1トランジスタと第3トランジスタがオン状態になって、第1基準電圧と第2基準電圧を選択してデータ電圧生成部に伝達する。そして、第2NANDゲートを通じて第2選択信号が出力されれば第2トランジスタと第4トランジスタがオン状態になって、第1基準電圧と第2基準電圧を選択してデータ電圧生成部に伝達する。

第2デコーダ254は、データ信号の下位3ビットを利用して八つの第2デコーディング信号を生成する。第2デコーダ254は八つのNORゲートを含んで、データ信号の下位3ビットの信号とその副信号を利用して八つの第2デコーディング信号を生成して八つのNORゲートの中で一つのNORゲートを選択し、第2デコーディング信号を出力する。便宜上、一番左側にあるNORゲートを第9NORゲートという。

第2選択部255は、二つの入力端を持つ複数のNANDゲートを含んで、八つの第2選択信号と八つの第2副選択信号を生成する。NANDゲートは総計16個からなり、二つのNANDゲートが一つのペアを成して総計八つのペアからなる。ペアを成す二つのNANDゲートを便宜上、第17NANDゲートと第18NANDゲートという。

第17NANDゲートは、一つの入力端に第9NORゲートの出力端が連結されて第2デコーディング信号の伝達を受けて、残り一つの入力端には正信号線が連結される。そして、第18NANDゲートは一つの入力端に第9NORゲートの出力端が連結されて第2デコーディング信号の伝達を受け、残り一つの入力端には副信号線が連結される。この時、正信号線と副信号線を通じて伝達される信号線によって第17NANDゲートから第2選択信号を出力して第18NANDゲートから第2副選択信号を出力する。

この時、正信号線にはデータ信号の一つのビットが伝達されて副信号線にはデータ信号の一つのビットの副信号が伝達されるか、正信号線に1の信号が伝達されて副信号線に0の信号が入力されるようにすることができる。すなわち、データ信号が8ビット信号の場合、正信号線には8ビット信号の中で下位2ビットの信号が伝達されて、データ信号が7ビット信号の場合には7ビット信号の中で最下位ビットの信号が伝達されて、6ビット信号の場合正信号線には1の信号が伝達される。

データ電圧生成部256は、8個の電圧分配部を含んで、各電圧分配部は4個のトランジスタと3個の抵抗からなる抵抗列で構成される。4個のトランジスタの中で二つのトランジスタはソースを通じて第1基準電圧の伝達を受け、ドレインは抵抗列の一方の端に連結されてゲートはそれぞれ第17NANDゲートと第18NANDゲートに連結される。そして、残り二つのトランジスタはソースは3個の抵抗列の中で中央に位置した抵抗の両端にそれぞれ連結されてドレインは出力端に連結され、ゲートは第17NANDゲートと第18NANDゲートにそれぞれ連結される。

そして、出力線にはプリセット信号PREとプリセットバー信号PREBによって動作するトランジスタがそれぞれ連結されて動作する。そして、第1基準電圧Ref1と第2基準電圧Ref2の選択は、第1デコーダ251と第1選択部252によって8種または16種に表現されることができ、同様に第2デコーダ254と第2選択部255によって、階調電圧も8種または16種が選択されることができ、64階調、128階調、及び256階調を表現することができるようになる。

図5は、本発明によるD/Aコンバータでスイッチ部とデータ電圧生成部の連結を示す回路図である。図5を参照して説明すれば、スイッチ部は第1基準電圧Ref1をスイッチングする第1トランジスタM1と第2トランジスタM2、第2基準電圧Ref2をスイッチングする第3トランジスタM3と第4トランジスタM4を含み、データ電圧生成部は第1基準電圧Ref1をスイッチングする第5トランジスタM5と第6トランジスタM6、第1、第2及び第3抵抗r1、r2、r3が直列で連結された抵抗列、第1抵抗r1と第2抵抗r2の間に連結されて出力端に信号を伝達する第7トランジスタM7、及び第2抵抗r2と第3抵抗r3の間に連結されて出力端に信号を伝達する第8トランジスタM8を含む。そして、第1トランジスタM1の抵抗をRa、第2トランジスタM2の抵抗をRc、第3トランジスタM3の抵抗をRb、第4トランジスタM4の抵抗をRd、第5トランジスタM5の抵抗をRe、第6トランジスタM6の抵抗をRfとする。

そして、第1トランジスタM1と第3トランジスタM3が同一に制御されて、第2トランジスタM2と第4トランジスタM4が同一に制御されて、第5トランジスタM5と第7トランジスタM7が同一に制御されて、第6トランジスタM6と第8トランジスタM8が同一に制御される。そして、各トランジスタのスイッチング動作によってデータ電圧生成部は図6に示されているようにそれぞれ4個の抵抗列で表現されることができる。すなわち、一つの第1基準電圧Ref1と第2基準電圧Ref2によって四つの階調電圧が出力できるようになる。

したがって、一つのデータ電圧生成部から四つの階調電圧を生成することができ、八つの電圧分配部は総計32階調の階調電圧を生成することができる。

図7は、図5に示された電圧分配部と第1選択部で階調電圧を生成する概念を示すグラフである。図7を参照して説明すれば、第1基準電圧と第2基準電圧が選択された状態で第1階調電圧と第2階調電圧を16段階で区分した後、各段階で中間値を捜して総計32階調の階調電圧を生成する。この時、データ信号が6ビットの場合には初めの16段階のみで区分し、総計16階調の階調電圧を生成して、7ビットまたは8ビットの場合には32階調の階調電圧すべてを生成する。

図8は、図2に示された有機電界発光表示装置に採用された画素の一例を示す回路図である。図8を参照して説明すれば、画素はデータ線Dm、走査線Sn、及び画素電源線ELVddに連結された第1トランジスタT1、第2トランジスタT2、キャパシターCst及び有機電界発光素子OELDを含む。

第1トランジスタT1のソースは画素電源線ELVddに連結されて、ドレインは第3トランジスタM3のソースに連結され、ゲートは第1ノードNに連結される。第2トランジスタT2のソースはデータ線Dmに連結されて、ドレインは第1ノードN1に連結され、ゲートは走査線Snに連結される。

キャパシターCstは第1ノードN1と画素電源線ELVddとの間に連結されて、所定時間の間第1ノードN1と画素電源線ELVddとの間の電圧を維持させる。有機発光素子OELDはアノード電極とカソード電極、及び発光層を含んで、アノード電極が第1トランジスタT1のドレインに連結され、カソード電極が低電位の電源ELVSSに連結されて、第1トランジスタT1のゲートに印加される電圧に対応して有機電界発光素子OELDのアノード電極からカソード電極に電流が流れれば発光層で光を発光して電流の量に対応して明るさが調節される。

以上添付した図面を参照して本発明について詳細に説明したが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変形及び均等な他の実施形態が可能であるということを理解することができる。

一般的な有機電界発光表示装置の構造を示す構造図である。 図1に示された有機電界発光表示装置のデータ駆動部に採用されたD/Aコンバータで階調電圧を生成する抵抗部を示す回路図である。 本発明による有機電界発光表示装置で採用されたデータ駆動部を示す構造図である。 本発明によるD/Aコンバータの構造を示す構造図である。 本発明によるD/Aコンバータで階調電圧を生成する電圧分配部と第1選択部の連結を示す回路図である。 階調電圧を生成する抵抗列の等価回路図である。 図5に示された電圧分配部と第1選択部で階調電圧を生成する概念を示すグラフである。 図2に示された有機電界発光表示装置に採用された画素の一例を示す回路図である。

符号の説明

200：データ駆動部
210：シフトレジスタ
220：サンプリングラッチ
230：ホールディングラッチ
240：レベルシフタ
250：D/Aコンバータ
251：第1デコーダ
252：第1選択部
253：スイッチ部
254：第2デコーダ
255：第2選択部
256：電圧生成部
260：バッファー部
300：走査駆動部

Claims (6)

1. データ電圧を生成する駆動回路において、
   デジタルデータ信号の上位ビットを利用して複数の第1デコーディング信号を出力する第1デコーダと、
   前記複数の第1デコーディング信号と前記デジタルデータ信号の最下位ビットとから複数の第1選択信号を生成し、前記複数の第1デコーディング信号と前記デジタルデータ信号の最下位ビットの反転信号とから複数の第1副選択信号を生成する第1選択部と、
   １段階ごとの差異電圧が一定である複数段階の電圧で構成された基準電圧の中から選択された１段階だけ電圧が異なる第１基準電圧及び第２基準電圧について、前記第１選択信号の伝達を受けて前記第１基準電圧をスイッチングする第１トランジスタと、前記第１副選択信号の伝達を受けて前記第１基準電圧をスイッチングする第２トランジスタと、前記第１選択信号の伝達を受けて前記第２基準電圧をスイッチングする第３トランジスタと、前記第１副選択信号の伝達を受けて前記第２基準電圧をスイッチングする第４トランジスタとを備え、前記第１選択信号がアクティブである場合には、前記第１トランジスタの抵抗を通して前記第１基準電圧を出力し、前記第３トランジスタの抵抗を通して前記第２基準電圧を出力すると共に、前記第１副選択信号がアクティブである場合には、前記第２トランジスタの抵抗を通して前記第１基準電圧を出力し、前記第４トランジスタの抵抗を通して前記第２基準電圧を出力する、複数のスイッチ部と、
   前記デジタルデータ信号の下位ビットを利用して複数の第2デコーディング信号を出力する第2デコーダと、
   前記複数の第2デコーディング信号と前記デジタルデータ信号の下位から2番目ビットとから複数の第2選択信号を生成し、前記複数の第2デコーディング信号と前記デジタルデータ信号の下位から2番目ビットの反転信号とから複数の第2副選択信号を生成する第2選択部と、
   前記第２選択信号に対応して前記第１基準電圧をスイッチングする第５トランジスタと、前記第２副選択信号に対応して前記第１基準電圧をスイッチングする第６トランジスタと、前記第３トランジスタ及び前記第４トランジスタの接続点と前記第５トランジスタ及び前記第６トランジスタの接続点との間に接続された第１、第２及び第３抵抗が直列で連結されている抵抗列と、前記第１及び第２抵抗の間に連結されて前記第２選択信号に対応してデータ信号の階調電圧を出力する第７トランジスタと、前記第２及び第３抵抗の間に連結されて前記第２副選択信号に対応してデータ信号の階調電圧を出力する第８トランジスタとを備え、前記第１選択信号がアクティブであると共に前記第２選択信号がアクティブである場合には、直列に接続された前記第１トランジスタの抵抗と前記第５トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第３トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第７トランジスタを介して前記第１及び第２抵抗の間からデータ信号の階調電圧を出力し、前記第１選択信号がアクティブであると共に前記第２副選択信号がアクティブである場合には、直列に接続された前記第１トランジスタの抵抗と前記第６トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第３トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第８トランジスタを介して前記第２及び第３抵抗の間からデータ信号の階調電圧を出力し、前記第１副選択信号がアクティブであると共に前記第２選択信号がアクティブである場合には、直列に接続された前記第２トランジスタの抵抗と前記第５トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第４トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第７トランジスタを介して前記第１及び第２抵抗の間からデータ信号の階調電圧を出力し、前記第１副選択信号がアクティブであると共に前記第２副選択信号がアクティブである場合には、直列に接続された前記第２トランジスタの抵抗と前記第６トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第４トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第８トランジスタを介して前記第２及び第３抵抗の間からデータ信号の階調電圧を出力する、複数のデータ電圧生成部と、
   を含み、
   前記第１トランジスタの抵抗、前記第２トランジスタの抵抗、前記第３トランジスタの抵抗、前記第４トランジスタの抵抗、前記第５トランジスタの抵抗、及び前記第６トランジスタの抵抗の各抵抗値は全て相互に異なる
   ことを特徴とする駆動回路。
2. 前記データ電圧生成部は、前記第1基準電圧と前記第2基準電圧の伝達を受けて複数の階調電圧を生成する電圧分配部を含むが、
   前記電圧分配部は、抵抗比を利用して四つの階調電圧を生成する
   ことを特徴とする請求項1記載の駆動回路。
3. 順次に制御信号を出力するシフトレジスタ部と、
   前記制御信号に対応して直列に入力されるデジタルデータ信号を並列に出力するラッチ部と、
   前記デジタルデータ信号をデータ電圧に切り替えるD/Aコンバータ部と、
   前記データ電圧を出力するバッファー部とを含むが、
   前記D/Aコンバータ部は、
   前記デジタルデータ信号の上位ビットを利用して複数の第1デコーディング信号を出力する第1デコーダと、
   前記複数の第1デコーディング信号と前記デジタルデータ信号の最下位ビットとから複数の第1選択信号を生成し、前記複数の第1デコーディング信号と前記デジタルデータ信号の最下位ビットの反転信号とから複数の第1副選択信号を生成する第1選択部と、
   １段階ごとの差異電圧が一定である複数段階の電圧で構成された基準電圧の中から選択された１段階だけ電圧が異なる第１基準電圧及び第２基準電圧について、前記第１選択信号の伝達を受けて前記第１基準電圧をスイッチングする第１トランジスタと、前記第１副選択信号の伝達を受けて前記第１基準電圧をスイッチングする第２トランジスタと、前記第１選択信号の伝達を受けて前記第２基準電圧をスイッチングする第３トランジスタと、前記第１副選択信号の伝達を受けて前記第２基準電圧をスイッチングする第４トランジスタとを備え、前記第１選択信号がアクティブである場合には、前記第１トランジスタの抵抗を通して前記第１基準電圧を出力し、前記第３トランジスタの抵抗を通して前記第２基準電圧を出力すると共に、前記第１副選択信号がアクティブである場合には、前記第２トランジスタの抵抗を通して前記第１基準電圧を出力し、前記第４トランジスタの抵抗を通して前記第２基準電圧を出力する、複数のスイッチ部と、
   前記デジタルデータ信号の下位ビットを利用して複数の第2デコーディング信号を出力する第2デコーダと、
   前記複数の第2デコーディング信号と前記デジタルデータ信号の下位から2番目ビットとから複数の第2選択信号を生成し、前記複数の第2デコーディング信号と前記デジタルデータ信号の下位から2番目ビットの反転信号とから複数の第2副選択信号を生成する第2選択部と、
   前記第２選択信号に対応して前記第１基準電圧をスイッチングする第５トランジスタと、前記第２副選択信号に対応して前記第１基準電圧をスイッチングする第６トランジスタと、前記第３トランジスタ及び前記第４トランジスタの接続点と前記第５トランジスタ及び前記第６トランジスタの接続点との間に接続された第１、第２及び第３抵抗が直列で連結されている抵抗列と、前記第１及び第２抵抗の間に連結されて前記第２選択信号に対応してデータ信号の階調電圧を出力する第７トランジスタと、前記第２及び第３抵抗の間に連結されて前記第２副選択信号に対応してデータ信号の階調電圧を出力する第８トランジスタとを備え、前記第１選択信号がアクティブであると共に前記第２選択信号がアクティブである場合には、直列に接続された前記第１トランジスタの抵抗と前記第５トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第３トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第７トランジスタを介して前記第１及び第２抵抗の間からデータ信号の階調電圧を出力し、前記第１選択信号がアクティブであると共に前記第２副選択信号がアクティブである場合には、直列に接続された前記第１トランジスタの抵抗と前記第６トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第３トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第８トランジスタを介して前記第２及び第３抵抗の間からデータ信号の階調電圧を出力し、前記第１副選択信号がアクティブであると共に前記第２選択信号がアクティブである場合には、直列に接続された前記第２トランジスタの抵抗と前記第５トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第４トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第７トランジスタを介して前記第１及び第２抵抗の間からデータ信号の階調電圧を出力し、前記第１副選択信号がアクティブであると共に前記第２副選択信号がアクティブである場合には、直列に接続された前記第２トランジスタの抵抗と前記第６トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第４トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第８トランジスタを介して前記第２及び第３抵抗の間からデータ信号の階調電圧を出力する、複数のデータ電圧生成部と、
   を含み、
   前記第１トランジスタの抵抗、前記第２トランジスタの抵抗、前記第３トランジスタの抵抗、前記第４トランジスタの抵抗、前記第５トランジスタの抵抗、及び前記第６トランジスタの抵抗の各抵抗値は全て相互に異なる
   ことを特徴とするデータ駆動部。
4. 前記データ電圧生成部は、前記第1基準電圧と前記第2基準電圧の伝達を受けて複数の階調電圧を生成する電圧分配部を含むが、
   前記電圧分配部は、抵抗比を利用して四つの階調電圧を生成する
   ことを特徴とする請求項3記載のデータ駆動部。
5. データ電圧と走査信号の伝達を受けて画像を表現する画素部と、
   前記データ電圧を生成するデータ駆動部と、
   前記走査信号を生成する走査駆動部とを含むが、
   前記データ駆動部は、
   デジタルデータ信号の上位ビットを利用して複数の第1デコーディング信号を出力する第1デコーダと、
   前記複数の第1デコーディング信号と前記デジタルデータ信号の最下位ビットとから複数の第1選択信号を生成し、前記複数の第1デコーディング信号と前記デジタルデータ信号の最下位ビットの反転信号とから複数の第1副選択信号を生成する第1選択部と、
   １段階ごとの差異電圧が一定である複数段階の電圧で構成された基準電圧の中から選択された１段階だけ電圧が異なる第１基準電圧及び第２基準電圧について、前記第１選択信号の伝達を受けて前記第１基準電圧をスイッチングする第１トランジスタと、前記第１副選択信号の伝達を受けて前記第１基準電圧をスイッチングする第２トランジスタと、前記第１選択信号の伝達を受けて前記第２基準電圧をスイッチングする第３トランジスタと、前記第１副選択信号の伝達を受けて前記第２基準電圧をスイッチングする第４トランジスタとを備え、前記第１選択信号がアクティブである場合には、前記第１トランジスタの抵抗を通して前記第１基準電圧を出力し、前記第３トランジスタの抵抗を通して前記第２基準電圧を出力すると共に、前記第１副選択信号がアクティブである場合には、前記第２トランジスタの抵抗を通して前記第１基準電圧を出力し、前記第４トランジスタの抵抗を通して前記第２基準電圧を出力する、複数のスイッチ部と、
   前記デジタルデータ信号の下位ビットを利用して複数の第2デコーディング信号を出力する第2デコーダと、
   前記複数の第2デコーディング信号と前記デジタルデータ信号の下位から2番目ビットとから複数の第2選択信号を生成し、前記複数の第2デコーディング信号と前記デジタルデータ信号の下位から2番目ビットの反転信号とから複数の第2副選択信号を生成する第2選択部と、
   前記第２選択信号に対応して前記第１基準電圧をスイッチングする第５トランジスタと、前記第２副選択信号に対応して前記第１基準電圧をスイッチングする第６トランジスタと、前記第３トランジスタ及び前記第４トランジスタの接続点と前記第５トランジスタ及び前記第６トランジスタの接続点との間に接続された第１、第２及び第３抵抗が直列で連結されている抵抗列と、前記第１及び第２抵抗の間に連結されて前記第２選択信号に対応してデータ信号の階調電圧を出力する第７トランジスタと、前記第２及び第３抵抗の間に連結されて前記第２副選択信号に対応してデータ信号の階調電圧を出力する第８トランジスタとを備え、前記第１選択信号がアクティブであると共に前記第２選択信号がアクティブである場合には、直列に接続された前記第１トランジスタの抵抗と前記第５トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第３トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第７トランジスタを介して前記第１及び第２抵抗の間からデータ信号の階調電圧を出力し、前記第１選択信号がアクティブであると共に前記第２副選択信号がアクティブである場合には、直列に接続された前記第１トランジスタの抵抗と前記第６トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第３トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第８トランジスタを介して前記第２及び第３抵抗の間からデータ信号の階調電圧を出力し、前記第１副選択信号がアクティブであると共に前記第２選択信号がアクティブである場合には、直列に接続された前記第２トランジスタの抵抗と前記第５トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第４トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第７トランジスタを介して前記第１及び第２抵抗の間からデータ信号の階調電圧を出力し、前記第１副選択信号がアクティブであると共に前記第２副選択信号がアクティブである場合には、直列に接続された前記第２トランジスタの抵抗と前記第６トランジスタの抵抗と前記第１、第２及び第３抵抗と前記第４トランジスタの抵抗とによって前記第１基準電圧と前記第２基準電圧を分圧し、前記第８トランジスタを介して前記第２及び第３抵抗の間からデータ信号の階調電圧を出力する、複数のデータ電圧生成部と、
   を含み、
   前記第１トランジスタの抵抗、前記第２トランジスタの抵抗、前記第３トランジスタの抵抗、前記第４トランジスタの抵抗、前記第５トランジスタの抵抗、及び前記第６トランジスタの抵抗の各抵抗値は全て相互に異なる
   ことを特徴とする有機電界発光表示装置。
6. 前記データ電圧生成部は、前記第1基準電圧と前記第2基準電圧の伝達を受けて複数の階調電圧を生成する電圧分配部を含むが、
   前記電圧分配部は、抵抗比を利用して四つの階調電圧を生成する
   ことを特徴とする請求項5記載の有機電界発光表示装置。

Images