KR100882673B1 - 구동회로 및 이를 이용한 유기전계발광표시장치 - Google Patents
구동회로 및 이를 이용한 유기전계발광표시장치 Download PDFInfo
- Publication number
- KR100882673B1 KR100882673B1 KR1020070022939A KR20070022939A KR100882673B1 KR 100882673 B1 KR100882673 B1 KR 100882673B1 KR 1020070022939 A KR1020070022939 A KR 1020070022939A KR 20070022939 A KR20070022939 A KR 20070022939A KR 100882673 B1 KR100882673 B1 KR 100882673B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- reference voltage
- signal
- transistor
- selection signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 데이터전압을 생성하는 구동회로에 있어서, 데이터전압을 생성하는 구동회로에 있어서, 디지털 데이터신호의 상위비트를 이용하여 제 1 디코딩신호를 출력하는 제 1 디코더; 상기 제 1 디코딩신호에 대응하여 제 1 선택신호와 제 1 부선택신호를 생성하는 제 1 선택부; 상기 제 1 선택부에서 출력되는 제 1 선택신호와 제 1 부선택신호를 이용하여 복수의 기준전압 중에서 제 1 기준전압과 상기 제 1 기준전압보다 낮은 전압을 갖는 제 2 기준전압을 선택하는 스위치부; 디지털 데이터신호의 하위비트를 이용하여 제 2 디코딩신호를 출력하는 제 2 디코더; 상기 제 2 디코딩신호에 대응하여 제 2 선택신호와 제 2 부선택신호를 생성하는 제 2 선택부; 및 복수의 제 1 저항열을 포함하며 선택된 상기 제 1 기준전압과 상기 제 2 기준전압을 전달받아 상기 제 2 선택신호와 상기 제 2 부선택신호에 대응하여 상기 복수의 제 1 저항열에 의해 복수의 데이터전압을 생성하는 제 1 전압분배부와 상기 제 2 선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 2 저항열과 상기 제 2 부선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 3 저항열을 구비하는 제 2 전압분배부를 포함하는 데이터전압생성부를 포함하는 구동회로를 제공하는 것이다.
Description
도 1은 일반적인 유기전계발광표시장치의 구조를 나타내는 구조도이다.
도 2는 도 1에 도시된 유기전계발광표시장치의 데이터구동부에 채용된 D/A 컨버터에서 계조전압을 생성하는 저항부 나타내는 회로도이다.
도 3은 본 발명에 따른 유기전계발광표시장치에서 채용된 데이터구동부를 나타내는 구조도이다.
도 4는 본 발명에 따른 D/A 컨버터의 구조를 나타내는 구조도이다.
도 5는 본 발명에 따른 D/A 컨버터에서 스위치부와 제 1 전압분배부의 연결을 나타내는 회로도이다.
도 6은 도 5에 도시된 제 1 전압분배부에서 계조전압을 생성하는 저항열의 등가회로도이다.
도 7은 본 발명에 따른 D/A 컨버터에서 스위치부와 제 2 전압분배부의 연결을 나타내는 회로도이다.
도 8은 도 7에 도시된 제 2 전압분배부에서 계조전압을 생성하는 저항열의 등가회로도이다.
도 9는 본 발명에 따른 D/A 컨버터에서 스위치부와 제 2 전압분배부의 연결 을 나타내는 회로도이다.
도 10은 도 9에 도시된 제 2 전압분배부에서 계조전압을 생성하는 저항열의 등가회로도이다.
도 11은 도 2에 도시된 유기전계발광표시장치에 채용된 화소의 일례를 나타내는 회로도이다.
본 발명은 구동회로 및 이를 이용한 유기전계발광표시장치에 관한 것으로, 더욱 상세히 설명하면, 아날로그 스위치에서 발생하는 전압강하를 방지하여 선형성을 향상시킬 수 있도록 하여 계조오차를 줄일 수 있도록 하는 구동회로 및 이를 이용한 유기전계발광표시장치에 관한 것이다.
평판 표시장치는 기판 상에 매트릭스 형태로 복수의 화소를 배치하여 표시영역으로 하고, 각 화소에 주사선과 데이터선을 연결하여 화소에 데이터신호를 선택적으로 인가하여 디스플레이를 한다.
평판 표시장치는 화소의 구동방식에 따라 패시브(Passive) 매트릭스형 발광 표시장치와 액티브(Active)매트릭스형 발광 표시장치로 구분되며, 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소 마다 선택하여 점등하는 액티브 매트릭스형이 주류가 되고 있다.
이러한 평판 표시장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시장치나 각종 정보기기의 모니터로서 사용되고 있으며, 액정 패널을 이용한 LCD, 유기전계발광소자를 이용항 유기전계발광표시장치, 플라즈마 패널을 이용한 PDP 등이 알려져 있다.
최근에 음극선관과 비교하여 무게와 부피가 작은 각종 발광 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기 전계발광 표시장치가 주목받고 있다.
도 1은 일반적인 유기전계발광표시장치의 구조를 나타내는 구조도이다. 도 1을 참조하여 설명하면, 유기전계발광표시장치는 화소부(100), 데이터구동부(200), 주사구동부(300)를 포함한다.
화소부(100)는 복수의 데이터선(D1,D2...Dm-1,Dm)과 복수의 주사선(S1,S2...Sn-1,Sn)을 포함하며, 복수의 데이터선(D1,D2...Dm-1,Dm)과 복수의 주사선(S1,S2...Sn-1,Sn)에 의해 정의되는 영역에 형성되는 복수의 화소를 포함한다. 화소(101)는 화소회로와 유기전계발광소자를 포함하며, 화소회로에서 복수의 데이터선(D1,D2...Dm-1,Dm)을 통해 전달되는 데이터신호와 복수의 주사선(S1,S2...Sn-1,Sn)을 통해 전달되는 주사신호에 의해 화소에 흐르는 화소전류를 생성하여 유기전계발광소자로 흐르도록 한다.
데이터구동부(200)는 복수의 데이터선(D1,D2...Dm-1,Dm)과 연결되며 데이터신호를 생성하여 한 행 분의 데이터신호를 순차적으로 복수의 데이터 선(D1,D2...Dm-1,Dm)에 전달한다. 그리고, 데이터구동부(200)는 D/A 컨버터를 구비하여 디지털신호를 아날로그 신호로 전환한 계조전압을 생성하여 데이터선(D1,D2...Dm-1,Dm)에 전달한다.
주사구동부(300)는 복수의 주사선(S1,S2...Sn-1,Sn)과 연결되며 주사신호를 생성하여 복수의 주사선(S1,S2...Sn-1,Sn)에 전달한다. 주사신호에 의해 특정한 행이 선택되며 선택된 행에 위치하는 화소(101)에 데이터신호가 전달되어 화소는 데이터신호에 대응하는 전류가 생성된다.
도 2는 도 1에 도시된 유기전계발광표시장치의 데이터구동부에 채용된 D/A 컨버터에서 계조전압을 생성하는 저항부 나타내는 회로도이다. 도 2를 참조하여 설명하면, 저항부는 8 개의 계조전압을 생성하도록 하는 것으로 가정을 한다. 8 개의 계조전압을 생성하기 위해 8 개의 저항이 직렬로 연결되며 직렬로 연결된 저항의 양단에 높은 전압인 제 1 기준전압과 낮은 전압인 제 2 기준전압이 전달되며, 제 1 기준전압과 제 2 기준전압이 8개의 저항에 의해 분배된 전압이 데이터전압이 된다.
상기와 같이 구성된 D/A 컨버터는 8 개의 저항에 의해 분배된 8 개의 데이터전압이 생성된다. 즉, 분배되는 데이터전압의 수가 고정되어 생성할 수 있는 계조가 고정되어 데이터신호가 256계조를 표현하는 경우와 128 계조를 표현하는 경우 또는 64 계조를 표현하는 경우 D/A 컨버터의 설계를 달리하여야 한다. 따라서, 계조를 달리 표현하는 경우 다른 데이터구동부를 사용하게 되어 데이터신호의 계조에 대응하여 각기 다른 데이터구동부를 사용해야 하는 문제점이 있다.
따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은 다양한 계조값을 표현할 수 있도록 하는 구동회로 및 그를 이용한 유기전계발광표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 1 측면은, 데이터전압을 생성하는 구동회로에 있어서, 디지털 데이터신호의 상위비트를 이용하여 제 1 디코딩신호를 출력하는 제 1 디코더; 상기 제 1 디코딩신호에 대응하여 제 1 선택신호와 제 1 부선택신호를 생성하는 제 1 선택부; 상기 제 1 선택부에서 출력되는 제 1 선택신호와 제 1 부선택신호를 이용하여 복수의 기준전압 중에서 제 1 기준전압과 상기 제 1 기준전압보다 낮은 전압을 갖는 제 2 기준전압을 선택하는 스위치부; 디지털 데이터신호의 하위비트를 이용하여 제 2 디코딩신호를 출력하는 제 2 디코더; 상기 제 2 디코딩신호에 대응하여 제 2 선택신호와 제 2 부선택신호를 생성하는 제 2 선택부; 및 복수의 제 1 저항열을 포함하며 선택된 상기 제 1 기준전압과 상기 제 2 기준전압을 전달받아 상기 제 2 선택신호와 상기 제 2 부선택신호에 대응하여 상기 복수의 제 1 저항열에 의해 복수의 데이터전압을 생성하는 제 1 전압분배부와 상기 제 2 선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 2 저항열과 상기 제 2 부선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 3 저항열을 구비하는 제 2 전압분배부를 포함하는 데이터전압생성부를 포함하는 구동회로를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 2 측면은, 순차적으로 제어신호를 출력하는 쉬프트레지스터부; 상기 제어신호에 대응하여 직렬로 입력되는 디지털 데이터신호를 병렬로 출력하는 래치부; 상기 디지털 데이터신호를 데이터전압으로 전환하는 D/A 컨버터부; 및 상기 데이터전압을 버퍼부를 포함하되, 상기 D/A 컨버터부는 디지털 데이터신호의 상위비트를 이용하여 제 1 디코딩신호를 출력하는 제 1 디코더; 상기 제 1 디코딩신호에 대응하여 제 1 선택신호와 제 1 부선택신호를 생성하는 제 1 선택부; 상기 제 1 선택부에서 출력되는 제 1 선택신호와 제 1 부선택신호를 이용하여 복수의 기준전압 중에서 제 1 기준전압과 상기 제 1 기준전압보다 낮은 전압을 갖는 제 2 기준전압을 선택하는 스위치부; 디지털 데이터신호의 하위비트를 이용하여 제 2 디코딩신호를 출력하는 제 2 디코더; 상기 제 2 디코딩신호에 대응하여 제 2 선택신호와 제 2 부선택신호를 생성하는 제 2 선택부; 및 복수의 제 1 저항열을 포함하며 선택된 상기 제 1 기준전압과 상기 제 2 기준전압을 전달받아 상기 제 2 선택신호와 상기 제 2 부선택신호에 대응하여 상기 복수의 제 1 저항열에 의해 복수의 데이터전압을 생성하는 제 1 전압분배부와 상기 제 2 선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 2 저항열과 상기 제 2 부선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 3 저항열을 구비하는 제 2 전압분배부를 포함하는 데이터전압생성부를 포함하는 데이터구동부를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 3 측면은, 데이터전압과 주사신호를 전달받아 화상을 표현하는 화소부; 상기 데이터전압을 생성하여 데이터구동부; 및 상기 주사신호를 생성하여 주사구동부를 포함하되, 상기 데이터구동부는 디지털 데이터신호의 상위비트를 이용하여 제 1 디코딩신호를 출력하는 제 1 디코더; 상기 제 1 디코딩신호에 대응하여 제 1 선택신호와 제 1 부선택신호를 생성하는 제 1 선택부; 상기 제 1 선택부에서 출력되는 제 1 선택신호와 제 1 부선택신호를 이용하여 복수의 기준전압 중에서 제 1 기준전압과 상기 제 1 기준전압보다 낮은 전압을 갖는 제 2 기준전압을 선택하는 스위치부; 디지털 데이터신호의 하위비트를 이용하여 제 2 디코딩신호를 출력하는 제 2 디코더; 상기 제 2 디코딩신호에 대응하여 제 2 선택신호와 제 2 부선택신호를 생성하는 제 2 선택부; 및 복수의 제 1 저항열을 포함하며 선택된 상기 제 1 기준전압과 상기 제 2 기준전압을 전달받아 상기 제 2 선택신호와 상기 제 2 부선택신호에 대응하여 상기 복수의 제 1 저항열에 의해 복수의 데이터전압을 생성하는 제 1 전압분배부와 상기 제 2 선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 2 저항열과 상기 제 2 부선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 3 저항열을 구비하는 제 2 전압분배부를 포함하는 데이터전압생성부를 포함하는 유기전계발광표시장치를 제공하는 것이다.
상기 본 발명의 목적을 달성하기 위하여 본 발명의 제 4 측면은, 데이터신호의 상위비트를 이용하여 제 1 기준전압과 제 2 기준전압을 선택하는 단계; 상위계조를 표현하는 제 1 저항열과 하위계조를 표현하는 제 2 저항열을 구분하며, 상기 데이터신호의 하위비트를 이용하여 상기 제1저항열과 상기 제2저항열 중 하나를 선택하며, 상기 제1저항열과 상기 제2저항열의 저항비를 결정하는 단계; 및 상기 결정된 저항비에 의해 상기 제 1 기준전압과 상기 제 2 기준전압을 분배하여 계조전압을 생성하되, 상기 하위계조를 표현하는 계조전압은 상기 제 2 기준전압을 차단하여 상기 제 1 기준전압에 대응한 전압으로 출력되는 단계를 포함하는 유기전계발광표시장치의 구동방법을 제공하는 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명에 따른 유기전계발광표시장치에서 채용된 데이터구동부를 나타내는 구조도이다. 도 3을 참조하여 설명하면, 데이터구동부(200)는 쉬프트레지스터(210), 샘플링 래치(220), 홀딩래치(230), 레벨쉬프터(240), D/A 컨버터(250) 및 버퍼부(260)를 포함한다.
쉬프트레지스터(210)는 복수의 플리 플롭으로 구성되며, 클럭신호(CLK)와 동기신호(Hsync)에 대응하여 샘플링 래치(220)를 제어한다. 샘플링 래치(220)는 쉬프트레지스터(210)의 제어 신호에 따라 한 행분의 데이터 신호를 순차적으로 입력받아 병렬적으로 출력한다. 순차적으로 입력받아 병렬적으로 출력하는 방식을 SIPO(Serial In Parallel Out)이라고 한다. 그리고, 홀딩 래치(230)는 신호를 병렬적으로 입력받고 다시 병렬적으로 출력한다. 병렬로 입력받아 병렬로 출력하는 방식을 PIPO(Parallel In Parallel Out)이라고 한다. 레벨쉬프터(240)는 홀딩래치(230)에서 출력된 신호를 시스템의 동작전압으로 레벨을 변경하여 D/A 컨버터(250)로 전달한다. D/A 컨버터(250)는 디지털 신호로 전달되는 신호를 아날로그 신호로 전달하여 해당의 계조 전압을 선택하여 버퍼부(260)로 전달하고 버퍼부(260)는 계조전압을 증폭하여 데이터선에 전달한다.
도 4는 본 발명에 따른 D/A 컨버터의 구조를 나타내는 구조도이다. 도 4을 참조하여 설명하면, D/A 컨버터(250)는 제 1 디코더(251), 제 1 선택부(252), 스위치부(253), 제 2 디코더(254), 제 2 선택부(255) 및 데이터전압생성부(256)를 포함한다. D/A 컨버터(250)는 64 계조, 128 계조 또는 256 계조 중 하나를 표현하는 것을 가정하며, D/A 컨버터에 전달되는 데이터신호는 6비트, 7 비트 또는 8비트 신호로 구성된다.
제 1 디코더(251)는 데이터신호의 상위 3 비트를 이용하여 8 개의 제 1 디코딩신호를 생성한다. 제 1 디코더(251)는 8 개의 NOR 게이트를 포함하며, 데이터신호의 상위 3 비트의 신호와 그의 부신호를 이용하여 8 개의 제 1 디코딩신호를 생성하여 8 개의 NOR 게이트 중 하나의 NOR 게이트를 선택하여 제 1 디코딩 신호를 출력한다. 편의상 가장 왼쪽에 있는 NOR게이트를 제 1 NOR 게이트로 칭한다.
제 1 선택부(252)는 두 개의 입력단을 갖는 복수의 NAND 게이트를 포함하며, 8 개의 제 1 선택신호와 8 개의 제 1 부선택신호를 생성한다. NAND 게이트는 총 16 개로 이루어지며 두 개의 NAND 게이트가 하나의 쌍을 이뤄 총 8개의 쌍으로 이루어진다. 쌍을 이루는 두 개의 NAND 게이트를 편이상 제 1 NAND 게이트와 제 2 NAND 게이트로 칭한다.
제 1 NAND 게이트는 하나의 입력단에 제 1 NOR게이트의 출력단이 연결되어 제 1 디코딩신호를 전달받고 나머지 하나의 입력단에는 정신호선이 연결된다. 그리고, 제 2 NAND 게이트는 하나의 입력단에 제 1 NOR 게이트의 출력단이 연결되어 제 1 디코딩신호를 전달받고 나머지 하나의 입력단에는 부신호선이 연결된다. 이때, 정신호선과 부신호선을 통해 전달되는 신호선에 의해 제 1 NAND 게이트에서 제 1 선택신호를 생성하고 제 2 NAND 게이트에서 제 1 부선택신호를 출력된다. 이때, 정신호선에는 데이터신호의 하나의 비트가 전달되고 부신호선에는 데이터신호의 하나의 비트의 부신호가 전달되거나 정신호선에 1의 신호가 전달되고 부신호선에 0의 신호가 입력되게 할 수 있다. 즉, 데이터신호가 8 비트 신호인 경우 정신호선에는 8 비트 신호중 최하위 비트의 신호가 전달되고, 데이터신호가 7 비트 신호 또는 6 비트 신호인 경우 정신호선에는 1의 신호가 전달된다.
스위치부(253)는 총 9개의 기준전압선(V0,V1....V8) 중에서 두 개의 기준전압선을 선택하여 복수의 기준전압 중에서 제 1 기준전압과 제 1 기준전압보다 낮은 제 2 기준전압을 선택한다. 스위치부(253)는 총 32개의 트랜지스터로 구성되며 32개의 트랜지스터는 각각 두 개의 트랜지스터가 쌍을 이뤄 16 개의 쌍을 형성한다. 가장 왼쪽에 위치하는 하나의 쌍을 형성하는 트랜지스터를 제 1 트랜지스터와 제 2 트랜지스터로 칭하고 그 옆에 있는 쌍을 형성하는 트랜지스터를 제 3 트랜지스터와 제 4 트랜지스터로 칭한다. 그리고 쌍을 이룬 두 개의 트랜지스터는 각각 소스단에 9개의 기준전압선 중 하나의 기준전압선에 연결되고 게이트는 각각 제 1 NAND 게이트와 제 2 NAND 게이트가 연결된다. 따라서, 제 1 NAND 게이트를 통해 제 1 선택신호가 출력되면 제 1 트랜지스터와 제 3 트랜지스터가 온 상태가 되어 제 1 기준전압과 제 2 기준전압을 선택하여 데이터전압생성부에 전달한다. 그리고, 제 2 NAND 게이트를 통해 제 2 선택신호가 출력되면 제 2 트랜지스터와 제 4 트랜지스터가 온 상태가 되어 제 1 기준전압과 제 2 기준전압을 선택하여 데이터전압생성부에 전달한다.
제 2 디코더(254)는 데이터신호의 하위 3 비트를 이용하여 8 개의 제 2 디코딩신호를 생성한다. 제 2 디코더(254)는 8 개의 NOR 게이트를 포함하며, 데이터신호의 하위 3 비트의 신호와 그의 부신호를 이용하여 8 개의 제 2 디코딩신호를 생성하여 8 개의 NOR 게이트 중 하나의 NOR 게이트를 선택하여 제 2 디코딩 신호를 출력한다. 편의상 가장 왼쪽에 있는 NOR게이트를 제 9 NOR 게이트로 칭한다.
제 2 선택부(255)는 두 개의 입력단을 갖는 복수의 NAND 게이트를 포함하며, 8 개의 제 2 선택신호와 8 개의 제 2 부선택신호를 생성한다. NAND 게이트는 총 16 개로 이루어지며 두 개의 NAND 게이트가 하나의 쌍을 이뤄 총 8개의 쌍으로 이루어진다. 편의상 가장 왼쪽에 쌍을 이루는 두 개의 NAND 게이트를 제 17 NAND 게이트와 제 18 NAND 게이트로, 가장 오른쪽에 쌍을 이루고 있는 두 개의 NAND 게이트를 제 31 NAND 게이트와 제 32 NAND 게이트로 칭한다.
제 17 NAND 게이트는 하나의 입력단에 제 9 NOR게이트의 출력단이 연결되어 제 2 디코딩신호를 전달받고 나머지 하나의 입력단에는 정신호선이 연결된다. 그리고, 제 18 NAND 게이트는 하나의 입력단에 제 9 NOR 게이트의 출력단이 연결되어 제 2 디코딩신호를 전달받고 나머지 하나의 입력단에는 부신호선이 연결된다. 이때, 정신호선과 부신호선을 통해 전달되는 신호선에 의해 제 17 NAND 게이트에서 제 2 선택신호를 출력하고 제 18 NAND 게이트에서 제 2 부선택신호를 출력한다. 이때, 정신호선에는 데이터신호의 하나의 비트가 전달되고 부신호선에는 데이터신호의 하나의 비트의 부신호가 전달되거나 정신호선에 1의 신호가 전달되고 부신호선에 0의 신호가 입력되게 할 수 있다. 즉, 데이터신호가 8 비트 신호인 경우 정신호선에는 8 비트 신호 중 하위 2비트의 신호가 전달되고, 데이터신호가 7 비트 신호인 경우에는 7 비트 신호 중 최하위 비트의 신호가 전달되며 6 비트 신호인 경우 정신호선에는 1의 신호가 전달된다.
데이터전압생성부(256)은 제 1 전압분배부와 제 2 전압분배부를 포함하며, 제 1 전압분배부는 병렬로 연결된 7 개의 저항열 포함하고 제 2 전압분배부는 병렬로 연결된 2 개의 저항열을 포함한다.
제 1 전압분배부의 각 저항열은 4 개의 트랜지스터와 3 개의 저항으로 이루어진 저항열로 구성되며, 4 개의 트랜지스터 중 2 개의 트랜지스터는 소스를 통해 제 1 기준전압을 전달받고 드레인은 저항열의 한쪽 단에 연결되며 게이트는 각각 제 17 NAND 게이트와 제 18 NAND 게이트에 연결된다. 그리고, 나머지 두 개의 트랜지스터는 소스는 3 개의 저항열 중 중앙에 위치한 저항의 양단에 각각 연결되고 드레인은 출력단에 연결되며 게이트는 제 17 NAND 게이트와 제 18 NAND 게이트에 각각 연결된다.
제 2 전압분배부에서 하나의 저항열은 2 개의 트랜지스터와 2 개의 저항으로 이루어지며, 제 31 NAND 게이트에서 출력되는 제 2 선택신호에 대응하여 데이터전압을 생성하며, 나머지 하나의 저항열은 3 개의 트랜지스터와 1개의 저항으로 이루 어지며, 2 개의 트랜지스터는 제 32 NAND 게이트에서 출력되는 제 2 부선택신호에 대응하여 동작하고, 나머지 하나의 트랜지스터는 디지털 데이터신호의 최하위비트에 대응하여 동작하여 제 2 기준전압을 차단하여 저항비에 의해 전압이 분배되지 않은 제 1 기준전압을 데이터전압으로 출력한다.
그리고, 출력선에는 프리셋 신호(PRE)와 프릿셋바신호(PREB)에 의해 동작하는 트랜지스터가 각각 연결되어 동작한다.
그리고, 제 1 기준전압(Ref1)과 제 2 기준전압(Ref2)의 선택은 제 1 디코더(251)와 제 1 선택부(252)에 의해 8 가지 또는 16가지로 표현될 수 있으며, 계조전압 역시 제 2 디코더(254)와 제 2 선택부(255)에 의해 계조전압 역시 8가지 또는 16가지가 선택될 수 있어 64계조, 128 계조 및 256 계조를 표현할 수 있게 된다.
도 5는 본 발명에 따른 D/A 컨버터에서 스위치부와 제 1 전압분배부의 연결을 나타내는 회로도이다. 도 5를 참조하여 설명하면, 스위치부는 제 1 기준전압(RefH)을 스위칭하는 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2), 제 2 기준전압(RefL)을 스위칭하는 제 3 트랜지스터(M3)와 제 4 트랜지스터(M4)를 포함하고 전압분배부는 제 1 기준전압(RefH)을 스위칭하는 제 5 트랜지스터(M5)와 제 6 트랜지스터(M6), 제 1 , 제 2 및 제 3 저항(r1,r2,r3)이 직렬로 연결된 저항열, 제 1 저항(r1)과 제 2 저항(r2) 사이에 연결되어 출력단으로 신호를 전달하는 제 7 트랜지스터(M7) 및 제 2 저항(r2)과 제 3 저항(r3) 사이에 연결되어 출력단으로 신호를 전달하는 제 8 트랜지스터(M8)를 포함한다. 그리고, 제 1 트랜지스터(M1)의 저항 을 Ra, 제 2 트랜지스터(M2)의 저항을 Rc, 제 3 트랜지스터(M3)의 저항을 Rb, 제 4 트랜지스터(M4)의 저항을 Rd, 제 5 트랜지스터(M5)의 저항을 Re, 제 6 트랜지스터(M6)의 저항을 Rf라고 칭한다.
그리고, 제 1 트랜지스터(M1)와 제 3 트랜지스터(M3)가 동일하게 제어되고 제 2 트랜지스터(M2)와 제 4 트랜지스터(M4)가 동일하게 제어되며, 제 5 트랜지스터(M5)와 제 7 트랜지스터(M7)가 동일하게 제어되며 제 6 트랜지스터(M6)와 제 8 트랜지스터(M8)가 동일하게 제어된다. 그리고, 각 트랜지스터들의 스위칭 동작에 따라 데이터전압생성부는 도 6에 도시되어 있는 것과 같이 각각의 4 개의 저항열로 표현될 수 있으며, a 노드와 b 노드에 따라 저항비가 틀려져 하나의 제 1 기준전압(RefH)과 제 2 기준전압(RefL)을 저항비에 의해 4 개의 계조전압으로 출력될 수 있게 된다.
따라서, 하나의 데이터전압생성부에서 4 개의 계조전압을 생성할 수 있어 7 개의 전압분배부는 총 28계조의 계조전압을 생성할 수 있다.
도 7은 본 발명에 따른 D/A 컨버터에서 스위치부와 제 2 전압분배부의 연결을 나타내는 회로도이다. 도 7을 참조하여 설명하면, 스위치부는 제 1 기준전압(RefH)을 스위칭하는 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2), 제 2 기준전압(RefL)을 스위칭하는 제 3 트랜지스터(M3)와 제 4 트랜지스터(M4)를 포함하고 제 2 전압분배부는 제 1 기준전압(RefH)을 스위칭하는 제 5 트랜지스터(M5), 제 1 및 제 2 저항(r1,r2)이 직렬로 연결된 저항열 및 제 1 저항(r1)과 제 2 저항(r2) 사이 에 연결되어 출력단으로 신호를 전달하는 제 7 트랜지스터(M7)를 포함한다. 그리고, 제 1 트랜지스터(M1)의 저항을 Ra, 제 2 트랜지스터(M2)의 저항을 Rc, 제 3 트랜지스터(M3)의 저항을 Rb, 제 4 트랜지스터(M4)의 저항을 Rd, 제 5 트랜지스터(M5)의 저항을 Re라고 칭한다.
그리고, 제 1 트랜지스터(M1)와 제 3 트랜지스터(M3)가 동일하게 제어되고 제 2 트랜지스터(M2)와 제 4 트랜지스터(M4)가 동일하게 제어되며, 제 5 트랜지스터(M5)와 제 7 트랜지스터(M7)가 동일하게 제어되며 제 6 트랜지스터(M6)와 제 8 트랜지스터(M8)가 동일하게 제어된다. 그리고, 각 트랜지스터들의 스위칭 동작에 따라 데이터저압생성부는 도 8에 도시되어 있는 것과 같이 각각의 2 개의 저항열로 표현될 수 있다. 즉, 하나의 제 1 기준전압(RefH)과 제 2 기준전압(RefL)에 의해 2 개의 계조전압이 출력될 수 있게 된다.
도 9는 본 발명에 따른 D/A 컨버터에서 스위치부와 제 2 전압분배부의 연결을 나타내는 회로도이다. 도 9를 참조하여 설명하면, 스위치부는 제 1 기준전압(RefH)을 스위칭하는 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2), 제 2 기준전압(RefL)을 스위칭하는 제 3 트랜지스터(M3)와 제 4 트랜지스터(M4)를 포함하고 제 2 전압분배부는 제 1 기준전압(RefH)을 스위칭하는 제 6 트랜지스터(M6), 제 3 저항(r3), 제 6 트랜지스터(M6)과 제 3 저항(r3) 사이에 연결되어 출력단으로 신호를 전달하는 제 8 트랜지스터(M8) 및 데이터신호의 최하위비트(D7)를 이용하여 스위칭동작을 수행하며, 제 3 저항(r3)과 제 3 및 제 4 트랜지스터(M3,M4) 사이에 연결되 는 제 9 트랜지스터(M9) 포함한다. 그리고, 제 1 트랜지스터(M1)의 저항을 Ra, 제 2 트랜지스터(M2)의 저항을 Rc, 제 3 트랜지스터(M3)의 저항을 Rb, 제 4 트랜지스터(M4)의 저항을 Rd, 제 6 트랜지스터(M6)의 저항을 Rf 및 제 9 트랜지스터(M9)의 저항을 Rsw 라고 칭한다.
그리고, 제 1 트랜지스터(M1)와 제 3 트랜지스터(M3)가 동일하게 제어되고 제 2 트랜지스터(M2)와 제 4 트랜지스터(M4)가 동일하게 제어되며, 제 6 트랜지스터(M6)와 제 8 트랜지스터(M8)가 동일하게 제어되며 제 6 트랜지스터(M6)와 제 8 트랜지스터(M8)가 동일하게 제어된다. 그리고, 각 트랜지스터들의 스위칭 동작에 따라 데이터저압생성부는 도 10에 도시되어 있는 것과 같이 각각의 2 개의 저항열로 표현될 수 있다. 즉, 하나의 제 1 기준전압(RefH)과 제 2 기준전압(RefL)에 의해 2 개의 계조전압이 출력될 수 있게 된다. 이때, 최하위의 계조(블랙계조)를 표현하는 경우에 제 2 기준전압(RefL)이 제 9 트랜지스터(M9)에 의해 차단되어 도 10의 b와 같은 저항열이 형성되어 선택된 제 1 기준전압(RefH)가 계조전압으로 출력된다.
도 11은 도 2에 도시된 유기전계발광표시장치에 채용된 화소의 일례를 나타내는 회로도이다. 도 11을 참조하여 설명하면, 화소는 데이터선(Dm), 주사선(Sn) 및 화소전원선(ELVdd)에 연결되며 제 1 트랜지스터(T1), 제 2 트랜지스터(T2), 캐패시터(Cst) 및 유기전계발광소자(OELD)를 포함한다.
제 1 트랜지스터(T1)는 소스는 화소전원선(ELVdd)에 연결되고 드레인은 제 3 트랜지스터(M3)의 소스에 연결되며 게이트는 제 1 노드(N)에 연결된다. 제 2 트랜지스터(T2)는 소스는 데이터선(Dm)에 연결되고 드레인은 제 1 노드(N1)에 연결되며 게이트는 주사선(Sn)에 연결된다. 캐패시터(Cst)는 제 1 노드(N1)와 화소전원선(ELVdd) 사이에 연결되어 소정 시간동안 제 1 노드(N1)와 화소전원선(ELVdd) 사이의 전압을 유지하도록 한다. 유기발광소자(OELD)는 애노드 전극과 캐소드전극 및 발광층을 포함하며 애노드 전극이 제 1 트랜지스터(T1)의 드레인에 연결되고 캐소드 전극이 저전위의 전원(ELVSS)에 연결되어 제 1 트랜지스터(T1)의 게이트에 인가되는 전압에 대응하여 유기전계발광소자(OELD)애노드 전극에서 캐소드 전극으로 전류가 흐르면 발광층에서 빛을 발광하며 전류의 양에 대응하여 밝기가 조절된다.
본 발명에 따른 구동회로 및 그를 이용한 유기전계발광표시장치는 데이터신호의 비트 수에 적절히 대응하여 디지털 데이터신호를 아날로그 데이터신호로 전환하여 다양한 유기전계발광표시장치에 사용할 수 있도록 한다.
본 발명의 바람직한 실시예가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 단지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다.
Claims (31)
- 데이터전압을 생성하는 구동회로에 있어서,디지털 데이터신호의 상위비트를 이용하여 제 1 디코딩신호를 출력하는 제 1 디코더;상기 제 1 디코딩신호에 대응하여 제 1 선택신호와 제 1 부선택신호를 생성하는 제 1 선택부;상기 제 1 선택부에서 출력되는 제 1 선택신호와 제 1 부선택신호를 이용하여 복수의 기준전압 중에서 제 1 기준전압과 상기 제 1 기준전압보다 낮은 전압을 갖는 제 2 기준전압을 선택하는 스위치부;디지털 데이터신호의 하위비트를 이용하여 제 2 디코딩신호를 출력하는 제 2 디코더;상기 제 2 디코딩신호에 대응하여 제 2 선택신호와 제 2 부선택신호를 생성하는 제 2 선택부; 및복수의 제 1 저항열을 포함하며 선택된 상기 제 1 기준전압과 상기 제 2 기준전압을 전달받아 상기 제 2 선택신호와 상기 제 2 부선택신호에 대응하여 상기 복수의 제 1 저항열에 의해 복수의 데이터전압을 생성하는 제 1 전압분배부와 상기 제 2 선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 2 저항열과 상기 제 2 부선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 3 저항열을 구비하는 제 2 전압분배부를 포함하는 데이터전압생성부를 포함하는 구동회로.
- 제 1 항에 있어서,상기 제 1 선택부는 상기 디지털 데이터신호의 하나의 비트에 대응하여 동작하는 구동회로.
- 제 1 항에 있어서,상기 제 2 선택부는 상기 디지털 데이터신호의 하나의 비트에 대응하여 동작하는 구동회로.
- 제 1 항에 있어서,상기 스위치부는 복수의 기준전압 중 2 개의 기준전압을 선택하는 구동회로.
- 제 1 항에 있어서,상기 제 1 전압분배부는 상기 제 1 기준전압과 상기 제 2 기준전압 사이에 복수의 저항을 이용하여 분배하며 저항비를 이용하여 4 개의 계조전압을 생성하는 구동회로.
- 제 1 항에 있어서,상기 제 2 전압분배부는 상기 제 2 부선택신호에 의해 상기 데이터전압을 생성하되, 상기 디지털 데이터신호의 최하위비트에 대응하여 선택된 상기 제 2 기준전압을 차단하는 구동회로.
- 제 1 항에 있어서,상기 스위치부는,상기 제 1 선택신호를 전달받아 상기 기준전압 중 제 1 기준전압을 스위칭하는 제 1 트랜지스터;상기 제 1 부선택신호를 전달받아 상기 기준전압 중 제 1 기준전압을 스위칭하는 제 2 트랜지스터;상기 제 1 선택신호를 전달받아 상기 기준전압 중 제 2 기준전압을 스위칭하는 제 3 트랜지스터; 및상기 제 1 부선택신호를 전달받아 상기 기준전압 중 제 2 기준전압을 스위칭하는 제 4 트랜지스터를 포함하는 구동회로.
- 제 1 항에 있어서,상기 제 1 전압분배부는상기 제 1 저항열은 제 1, 제 2 및 제 3 저항이 직렬로 연결되며 제 1 단으로 상기 제 1 기준전압을 전달받고 제 2 단으로부터 상기 제 2 기준전압을 전달받고,상기 제 2 선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 5 트랜지스터와상기 제 2 부선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 6 트랜지스터와상기 제 1 및 제 2 저항 사이에 연결되며 상기 제 2 선택신호에 대응하여 데이터신호의 계조전압을 출력하는 제 7 트랜지스터와상기 제 2 및 제 3 저항 사이에 연결되며 상기 제 2 부선택신호에 대응하여 데이터신호의 계조전압을 출력하는 제 8 트랜지스터를 더 포함하는 구동회로.
- 제 1 항에 있어서,상기 제 2 전압분배부는상기 제 2 저항열은 제 1 저항과 제 2 저항이 직렬로 연결되며, 제 1 단으로부터 상기 제 5 트랜지스터를 통해 상기 제 1 기준전압을 전달받고 제 2 단으로부터 상기 제 2 기준전압을 전달받고,상기 제 3 저항열은 제 3 저항과 제 4 저항이 직렬로 연결되며, 제 1 단으로부터 상기 제 7 트랜지스터를 통해 상기 제 1 기준전압을 전달받고 상기 제 2 단으로부터 상기 제 2 기준전압을 전달받으며,상기 제 2 선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 5 트랜지스터와상기 제 1 저항과 상기 제 2 저항 사이에 연결되며, 상기 제 2 선택신호에 의해 동작하는 제 6 트랜지스터와상기 제 2 부선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 7 트랜지스터와상기 디지털데이터신호의 최하위비트에 대응하여 동작하며, 상기 제 7 트랜지스터와 상기 제 3 저항 사이에 연결되는 제 8 트랜지스터와상기 제 2 부선택신호에 대응하여 동작하며 상기 제 7 트랜지스터와 상기 제 8 트랜지스터 사이에 연결되어 데이터전압을 출력하는 제 9 트랜지스터를 더 포함하는 구동회로.
- 제 1 항에 있어서,상기 스위치부는9 개의 기준전압선 중 2 개의 기준전압선을 선택하여 제 1 기준전압과 상기 제 1 기준전압보다 낮은 제 2 기준전압을 선택하는 구동회로.
- 순차적으로 제어신호를 출력하는 쉬프트레지스터부;상기 제어신호에 대응하여 직렬로 입력되는 디지털 데이터신호를 병렬로 출력하는 래치부;상기 디지털 데이터신호를 데이터전압으로 전환하는 D/A 컨버터부; 및상기 데이터전압을 버퍼부를 포함하되,상기 D/A 컨버터부는디지털 데이터신호의 상위비트를 이용하여 제 1 디코딩신호를 출력하는 제 1 디코더;상기 제 1 디코딩신호에 대응하여 제 1 선택신호와 제 1 부선택신호를 생성하는 제 1 선택부;상기 제 1 선택부에서 출력되는 제 1 선택신호와 제 1 부선택신호를 이용하여 복수의 기준전압 중에서 제 1 기준전압과 상기 제 1 기준전압보다 낮은 전압을 갖는 제 2 기준전압을 선택하는 스위치부;디지털 데이터신호의 하위비트를 이용하여 제 2 디코딩신호를 출력하는 제 2 디코더;상기 제 2 디코딩신호에 대응하여 제 2 선택신호와 제 2 부선택신호를 생성하는 제 2 선택부; 및복수의 제 1 저항열을 포함하며 선택된 상기 제 1 기준전압과 상기 제 2 기준전압을 전달받아 상기 제 2 선택신호와 상기 제 2 부선택신호에 대응하여 상기 복수의 제 1 저항열에 의해 복수의 데이터전압을 생성하는 제 1 전압분배부와 상기 제 2 선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 2 저항열과 상기 제 2 부선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 3 저항열을 구비하는 제 2 전압분배부를 포함하는 데이터전압생성부를 포함하는 데이터구동부.
- 제 11 항에 있어서,상기 제 1 선택부는 상기 디지털 데이터신호의 하나의 비트에 대응하여 동작하는 데이터구동부.
- 제 11 항에 있어서,상기 제 2 선택부는 상기 디지털 데이터신호의 하나의 비트에 대응하여 동작하는 데이터구동부.
- 제 11 항에 있어서,상기 스위치부는 복수의 기준전압 중 2 개의 기준전압을 선택하는 데이터구동부.
- 제 11 항에 있어서,상기 제 1 전압분배부는상기 제 1 저항열은 제 1, 제 2 및 제 3 저항이 직렬로 연결되며 제 1 단으로 상기 제 1 기준전압을 전달받고 제 2 단으로부터 상기 제 2 기준전압을 전달받고,상기 제 2 선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 5 트랜지스터와상기 제 2 부선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 6 트랜지스터와상기 제 1 및 제 2 저항 사이에 연결되며 상기 제 2 선택신호에 대응하여 데이터신호의 계조전압을 출력하는 제 7 트랜지스터와상기 제 2 및 제 3 저항 사이에 연결되며 상기 제 2 부선택신호에 대응하여 데이터신호의 계조전압을 출력하는 제 8 트랜지스터를 더 포함하는 데이터구동부.
- 제 11 항에 있어서,상기 제 2 전압분배부는상기 제 2 저항열은 제 1 저항과 제 2 저항이 직렬로 연결되며, 제 1 단으로부터 상기 제 5 트랜지스터를 통해 상기 제 1 기준전압을 전달받고 제 2 단으로부터 상기 제 2 기준전압을 전달받고,상기 제 3 저항열은 제 3 저항과 제 4 저항이 직렬로 연결되며, 제 1 단으로부터 상기 제 7 트랜지스터를 통해 상기 제 1 기준전압을 전달받고 상기 제 2 단으로부터 상기 제 2 기준전압을 전달받으며,상기 제 2 선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 5 트랜지스터와상기 제 1 저항과 상기 제 2 저항 사이에 연결되며, 상기 제 2 선택신호에 의해 동작하는 제 6 트랜지스터와상기 제 2 부선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 7 트랜지스터와상기 디지털데이터신호의 최하위비트에 대응하여 동작하며, 상기 제 7 트랜지스터와 상기 제 3 저항 사이에 연결되는 제 8 트랜지스터와상기 제 2 부선택신호에 대응하여 동작하며 상기 제 7 트랜지스터와 상기 제 8 트랜지스터 사이에 연결되어 데이터전압을 출력하는 제 9 트랜지스터를 더 포함하는 데이터구동부.
- 제 11 항에 있어서,상기 스위치부는,상기 제 1 선택신호를 전달받아 상기 기준전압 중 제 1 기준전압을 스위칭하는 제 1 트랜지스터;상기 제 1 부선택신호를 전달받아 상기 기준전압 중 제 1 기준전압을 스위칭하는 제 2 트랜지스터;상기 제 1 선택신호를 전달받아 상기 기준전압 중 제 2 기준전압을 스위칭하는 제 3 트랜지스터; 및상기 제 1 부선택신호를 전달받아 상기 기준전압 중 제 2 기준전압을 스위칭하는 제 4 트랜지스터를 포함하는 데이터구동부.
- 삭제
- 제 11 항에 있어서,상기 스위치부는9 개의 기준전압선 중 2 개의 기준전압선을 선택하여 제 1 기준전압과 상기 제 1 기준전압보다 낮은 제 2 기준전압을 선택하는 데이터구동부.
- 데이터전압과 주사신호를 전달받아 화상을 표현하는 화소부;상기 데이터전압을 생성하여 데이터구동부; 및상기 주사신호를 생성하여 주사구동부를 포함하되,상기 데이터구동부는디지털 데이터신호의 상위비트를 이용하여 제 1 디코딩신호를 출력하는 제 1 디코더;상기 제 1 디코딩신호에 대응하여 제 1 선택신호와 제 1 부선택신호를 생성하는 제 1 선택부;상기 제 1 선택부에서 출력되는 제 1 선택신호와 제 1 부선택신호를 이용하여 복수의 기준전압 중에서 제 1 기준전압과 상기 제 1 기준전압보다 낮은 전압을 갖는 제 2 기준전압을 선택하는 스위치부;디지털 데이터신호의 하위비트를 이용하여 제 2 디코딩신호를 출력하는 제 2 디코더;상기 제 2 디코딩신호에 대응하여 제 2 선택신호와 제 2 부선택신호를 생성하는 제 2 선택부; 및복수의 제 1 저항열을 포함하며 선택된 상기 제 1 기준전압과 상기 제 2 기준전압을 전달받아 상기 제 2 선택신호와 상기 제 2 부선택신호에 대응하여 상기 복수의 제 1 저항열에 의해 복수의 데이터전압을 생성하는 제 1 전압분배부와 상기 제 2 선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 2 저항열과 상기 제 2 부선택신호에 대응하여 전압을 분배하여 데이터전압을 생성하는 제 3 저항열을 구비하는 제 2 전압분배부를 포함하는 데이터전압생성부를 포함하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 제 1 선택부는 상기 디지털 데이터신호의 하나의 비트에 대응하여 동작하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 제 2 선택부는 상기 디지털 데이터신호의 하나의 비트에 대응하여 동작하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 스위치부는 복수의 기준전압 중 2 개의 기준전압을 선택하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 제 1 전압분배부는 상기 제 1 기준전압과 상기 제 2 기준전압 사이에 복수의 저항을 이용하여 분배하며 저항비를 이용하여 4 개의 계조전압을 생성하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 제 2 전압분배부는 상기 제 2 부선택신호에 의해 상기 데이터전압을 생성하되, 상기 디지털 데이터신호의 최하위비트에 대응하여 선택된 상기 제 2 기준전압을 차단하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 스위치부는,상기 제 1 선택신호를 전달받아 상기 기준전압 중 제 1 기준전압을 스위칭하는 제 1 트랜지스터;상기 제 1 부선택신호를 전달받아 상기 기준전압 중 제 1 기준전압을 스위칭하는 제 2 트랜지스터;상기 제 1 선택신호를 전달받아 상기 기준전압 중 제 2 기준전압을 스위칭하 는 제 3 트랜지스터; 및상기 제 1 부선택신호를 전달받아 상기 기준전압 중 제 2 기준전압을 스위칭하는 제 4 트랜지스터를 포함하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 제 1 전압분배부는상기 제 1 저항열은 제 1, 제 2 및 제 3 저항이 직렬로 연결되며 제 1 단으로 상기 제 1 기준전압을 전달받고 제 2 단으로부터 상기 제 2 기준전압을 전달받고,상기 제 2 선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 5 트랜지스터와상기 제 2 부선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 6 트랜지스터와상기 제 1 및 제 2 저항 사이에 연결되며 상기 제 2 선택신호에 대응하여 데이터신호의 계조전압을 출력하는 제 7 트랜지스터와상기 제 2 및 제 3 저항 사이에 연결되며 상기 제 2 부선택신호에 대응하여 데이터신호의 계조전압을 출력하는 제 8 트랜지스터를 더 포함하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 제 2 전압분배부는상기 제 2 저항열은 제 1 저항과 제 2 저항이 직렬로 연결되며, 제 1 단으로부터 상기 제 5 트랜지스터를 통해 상기 제 1 기준전압을 전달받고 제 2 단으로부터 상기 제 2 기준전압을 전달받고,상기 제 3 저항열은 제 3 저항과 제 4 저항이 직렬로 연결되며, 제 1 단으로부터 상기 제 7 트랜지스터를 통해 상기 제 1 기준전압을 전달받고 상기 제 2 단으로부터 상기 제 2 기준전압을 전달받으며,상기 제 2 선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 5 트랜지스터와상기 제 1 저항과 상기 제 2 저항 사이에 연결되며, 상기 제 2 선택신호에 의해 동작하는 제 6 트랜지스터와상기 제 2 부선택신호에 대응하여 상기 제 1 기준전압을 스위칭하는 제 7 트랜지스터와상기 디지털데이터신호의 최하위비트에 대응하여 동작하며, 상기 제 7 트랜지스터와 상기 제 3 저항 사이에 연결되는 제 8 트랜지스터와상기 제 2 부선택신호에 대응하여 동작하며 상기 제 7 트랜지스터와 상기 제 8 트랜지스터 사이에 연결되어 데이터전압을 출력하는 제 9 트랜지스터를 더 포함하는 유기전계발광표시장치.
- 제 20 항에 있어서,상기 스위치부는9 개의 기준전압선 중 2 개의 기준전압선을 선택하여 제 1 기준전압과 상기 제 1 기준전압보다 낮은 제 2 기준전압을 선택하는 유기전계발광표시장치.
- 데이터신호의 상위비트를 이용하여 제 1 기준전압과 제 2 기준전압을 선택하는 단계;상위계조를 표현하는 제 1 저항열과 하위계조를 표현하는 제 2 저항열을 구분하며, 상기 데이터신호의 하위비트를 이용하여 상기 제1저항열과 상기 제2저항열 중 하나를 선택하며, 상기 제1저항열과 상기 제2저항열의 저항비를 결정하는 단계; 및상기 결정된 저항비에 의해 상기 제 1 기준전압과 상기 제 2 기준전압을 분배하여 계조전압을 생성하되, 상기 하위계조를 표현하는 계조전압은 상기 제 2 기준전압을 차단하여 상기 제 1 기준전압에 대응한 전압으로 출력되는 단계를 포함하는 유기전계발광표시장치의 구동방법.
- 제 30 항에 있어서,상기 제 2 기준전압은 상기 데이터신호의 최하위 비트를 이용하여 차단하는 유기전계발광표시장치의 구동방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070022939A KR100882673B1 (ko) | 2007-03-08 | 2007-03-08 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
US12/003,944 US8054256B2 (en) | 2007-03-08 | 2008-01-03 | Driving circuit and organic light emitting display using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070022939A KR100882673B1 (ko) | 2007-03-08 | 2007-03-08 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080082282A KR20080082282A (ko) | 2008-09-11 |
KR100882673B1 true KR100882673B1 (ko) | 2009-02-06 |
Family
ID=39741137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070022939A KR100882673B1 (ko) | 2007-03-08 | 2007-03-08 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8054256B2 (ko) |
KR (1) | KR100882673B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100796140B1 (ko) * | 2006-09-22 | 2008-01-21 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
TWI415070B (zh) * | 2009-03-30 | 2013-11-11 | Innolux Corp | 源極驅動器及電子系統 |
CN103871355B (zh) * | 2012-12-17 | 2016-12-28 | 上海得倍电子技术有限公司 | Led显示大屏幕高速扫描控制器 |
US9081396B2 (en) | 2013-03-14 | 2015-07-14 | Qualcomm Incorporated | Low power and dynamic voltage divider and monitoring circuit |
CN109787635A (zh) * | 2019-01-10 | 2019-05-21 | 京东方科技集团股份有限公司 | 数模转换电路及其数模转换方法、显示装置 |
KR20200133062A (ko) * | 2019-05-15 | 2020-11-26 | 삼성디스플레이 주식회사 | 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 시스템 |
CN112908244B (zh) * | 2021-02-24 | 2022-03-08 | 南京浣轩半导体有限公司 | 一种显示元件的驱动方法和装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09258695A (ja) * | 1996-03-21 | 1997-10-03 | Sharp Corp | 表示装置の駆動回路 |
JP2002026732A (ja) | 2000-05-09 | 2002-01-25 | Sharp Corp | デジタルアナログコンバータおよびアクティブマトリクス液晶ディスプレイ |
KR20060011509A (ko) * | 2004-07-30 | 2006-02-03 | 매그나칩 반도체 유한회사 | 액정표시장치의 소스 드라이버 |
JP2007019801A (ja) | 2005-07-07 | 2007-01-25 | Oki Electric Ind Co Ltd | ディジタル・アナログ変換器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4299419B2 (ja) | 1999-11-08 | 2009-07-22 | 富士通マイクロエレクトロニクス株式会社 | デジタルアナログ変換回路 |
JP3434772B2 (ja) | 2000-03-14 | 2003-08-11 | Necエレクトロニクス株式会社 | Daコンバータ |
US6600436B2 (en) | 2001-03-26 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd, | D/A converter having capacitances, tone voltage lines, first switches, second switches and third switches |
TWI221055B (en) * | 2003-05-02 | 2004-09-11 | Au Optronics Corp | Method for reducing spikes in a DAC |
US6781536B1 (en) * | 2003-05-12 | 2004-08-24 | Texas Instruments Incorporated | Dual-stage digital-to-analog converter |
KR100691362B1 (ko) * | 2004-12-13 | 2007-03-12 | 삼성전자주식회사 | 분할형 디지털/아날로그 컨버터 및 이를 구비하는 표시장치의 소스 드라이버 |
JP4704746B2 (ja) | 2004-12-28 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | D/a変換器及びδσa/d変換器 |
KR100696693B1 (ko) * | 2005-04-13 | 2007-03-20 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 |
KR100793556B1 (ko) * | 2006-06-05 | 2008-01-14 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
KR100732833B1 (ko) * | 2006-06-05 | 2007-06-27 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
KR100732826B1 (ko) * | 2006-06-05 | 2007-06-27 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
-
2007
- 2007-03-08 KR KR1020070022939A patent/KR100882673B1/ko not_active IP Right Cessation
-
2008
- 2008-01-03 US US12/003,944 patent/US8054256B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09258695A (ja) * | 1996-03-21 | 1997-10-03 | Sharp Corp | 表示装置の駆動回路 |
JP2002026732A (ja) | 2000-05-09 | 2002-01-25 | Sharp Corp | デジタルアナログコンバータおよびアクティブマトリクス液晶ディスプレイ |
KR20060011509A (ko) * | 2004-07-30 | 2006-02-03 | 매그나칩 반도체 유한회사 | 액정표시장치의 소스 드라이버 |
JP2007019801A (ja) | 2005-07-07 | 2007-01-25 | Oki Electric Ind Co Ltd | ディジタル・アナログ変換器 |
Also Published As
Publication number | Publication date |
---|---|
US8054256B2 (en) | 2011-11-08 |
KR20080082282A (ko) | 2008-09-11 |
US20080218456A1 (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100836437B1 (ko) | 데이터구동부 및 그를 이용한 유기전계발광표시장치 | |
KR100882673B1 (ko) | 구동회로 및 이를 이용한 유기전계발광표시장치 | |
KR100793556B1 (ko) | 구동회로 및 이를 이용한 유기전계발광표시장치 | |
KR100732826B1 (ko) | 구동회로 및 이를 이용한 유기전계발광표시장치 | |
US8537090B2 (en) | Driving circuit and organic electroluminescence display thereof | |
KR100815754B1 (ko) | 구동회로 및 이를 이용한 유기전계발광표시장치 | |
KR100796140B1 (ko) | 구동회로 및 이를 이용한 유기전계발광표시장치 | |
KR101543734B1 (ko) | 평판표시장치 및 그 구동방법 | |
KR100793579B1 (ko) | 구동회로 및 이를 이용한 유기전계발광표시장치 | |
KR100844768B1 (ko) | 구동회로 및 이를 이용한 유기전계발광표시장치 | |
KR20220094671A (ko) | 감마부 및 이를 포함하는 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130204 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |