JP2006303809A - デコード回路およびこれを用いた表示装置 - Google Patents
デコード回路およびこれを用いた表示装置 Download PDFInfo
- Publication number
- JP2006303809A JP2006303809A JP2005121370A JP2005121370A JP2006303809A JP 2006303809 A JP2006303809 A JP 2006303809A JP 2005121370 A JP2005121370 A JP 2005121370A JP 2005121370 A JP2005121370 A JP 2005121370A JP 2006303809 A JP2006303809 A JP 2006303809A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- sub
- circuit
- bit
- bit group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/04—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】 多ビット入力データ(DIN)を少なくとも第1のビット群(LBG)および第2のビット群(UBG)に分割し、第1のビット群に従って選択対象信号/電圧群(SIG0−SIGk)各々から、それぞれ第1サブデコード回路(SSD0−SSDk)により、1つの選択対象信号/電圧を選択する。次いで、第2のビット群(UBG)に従って、第1のサブデコード回路より選択された信号/電圧から1つの信号/電圧を選択して出力信号線(4)に伝達する。第2サブデコード回路を、それぞれ、1列のスイッチ列で形成し、1つのスイッチ列のみが導通状態となって出力信号線に、最終的に選択された信号/電圧を伝達する。
【選択図】 図1
Description
図1は、この発明の実施の形態1に従うデコード回路の構成を概略的に示す図である。図1において、デコード回路は、多ビットデータDINの下位ビット群LBGに従って、選択候補群SIG0−SIGkから各候補群毎に1つの候補を選択する第1デコード回路1と、多ビットデータDINの上位ビット群UBGに従って、第1デコード回路1の出力から1つの出力を選択して出力信号SOを生成する第2デコード回路2を含む。
したがって、出力信号線に付随する寄生容量を大幅に低減でき、被選択基準電圧の伝搬経路におけるRC時定数を大幅に低減でき、高速で、デコード動作に従って選択された階調に対応する基準電圧を出力信号線4に伝達することができる。
図7は、この発明の実施の形態2に従うデコード回路の構成を示す図である。この図7に示すデコード回路においては、4ビットデータD3−D0が用いられ、16個の基準電圧V0−V15のうちの1つを選択する。このデコード回路は、16階調表示を実現する画像表示装置のデジタル/アナログ変換部のデコード回路として利用されてもよい。最上位ビットMSBはビットD3であり、最下位ビットLSBはビットD0である。上位ビットD3およびD2に従って、最初のデコード動作が行なわれ、次いで下位ビット群に従って最終デコード動作が実行される。
この図7に示すデコード回路においても、最終サブデコード段のサブデコード回路各々が、1列のスイッチング素子列で構成され、それぞれが共通に出力信号線に接続される。この最終段のスイッチング列のうちの1つのスイッチング列が導通するだけであり、出力信号線には、他の1つのスイッチング素子列の最終段のスイッチング素子のオン容量が接続されるだけである。したがって、この場合においても、出力信号線の寄生容量としては、実施の形態1の場合と同様、2個のスイッチング素子のオン容量Conが余分に接続されるだけであり、寄生容量は十分に低減され、高速でデコード動作を行なってデコード結果に対応する基準電圧を出力信号線4に伝達することができる。
図9は、この発明の実施の形態3に従う表示装置の構成を概略的に示す図である。図9において、表示装置は、画素PXが行列状に配列される画素アレイ(表示パネル)20を含む。この画素アレイ20においては、画素PXの各行に対応してゲート線G0−Gmが配設され、画素PXの各列に対応してデータ線DLが配置される。図9においては、画素アレイ20のゲート線G0に接続される画素PXを代表的に示す。データ線DLはk本単位でグループ化される。これは、後に説明するように、各データ線の組ごとに、デコード動作(デジタル/アナログ変換動作)が行なわれるためである。
Claims (8)
- 多ビットデジタルデータをデコードし、デコード結果を示す電気信号を出力するデコード回路であって、
前記多ビットデジタルデータの複数ビットの第1のビット群に対応して配置され、前記第1のビット群をデコードする第1ビット群デコード回路を備え、前記第1ビット群デコード回路は、各々が複数の出力候補を含む複数の組各々に対応して配置される複数の第1サブデコード回路を備え、各前記第1サブデコード回路は、前記第1のビット群を共通に受けて対応の出力候補の組において1つの出力候補を選択し、
前記多ビットデジタル信号の複数ビットの第2のビット群に対応して配置され、前記第2のビット群をデコードして前記第1ビット群デコード回路の出力を選択して前記デコード結果を示す電気信号を出力する第2ビット群デコード回路を備え、前記第2ビット群デコード回路は、各前記第1サブデコード回路に対応して配置されかつ前記第2のビット群を共通に受けて対応の第1サブデコード回路の出力を選択して出力線に出力する複数の第2サブデコード回路を備え、各前記第2サブデコード回路は、各々が前記第2のビット群のビットに応答して選択的に導通する複数のスイッチング素子の直列体を備え、各前記直列体は前記出力線に共通に結合され、前記出力線に前記デコード結果を示す電気信号が出力される、デコード回路。 - 前記第1のビット群はMビットのデータビットを備え、前記出力候補の組各々は、2のM乗の出力候補を備え、前記Mは1以上の整数であり、かつ
前記第2のビット群はNビットのデータビットを備え、前記第1サブデコード回路は、2のN乗個設けられ、前記Nは1以上の整数であり、かつ前記第2サブデコード回路は、各前記第1サブデコード回路に対応して配置される、請求項1記載のデコード回路。 - 前記出力候補の組は、各々がレベルが固定されかつ電圧レベルが互いに異なる複数の基準電圧の組であり、各前記組毎に基準電圧のレベルが異なり、
前記多ビットデジタル信号が表現する値に対応するレベルの1つの基準電圧が選択されて前記出力線に伝達される、請求項1または2記載のデコード回路。 - 前記第1のビット群は前記多ビットデータの下位ビットの群であり、
前記第2のビット群は、前記多ビットデータの上位ビットの群である、請求項1記載のデコード回路。 - 前記出力候補は、大きさ順に順次配列されて所定数毎に前記組に分割され、
前記第2サブデコード回路は、前記上位ビット群の全ビットの表現する値の大きさ順に前記出力候補の組に対応するように前記第1サブデコード回路に対応して配置される、請求項4記載のデコード回路。 - 請求項1記載のデコード回路を含み、前記多ビットデジタル信号が表現する表示画素データをアナログ電圧に変換するデジタル/アナログ変換回路、
各々に複数の表示画素が結合される複数のデータ線、および
前記デジタル/アナログ変換回路の出力するアナログ電圧に従って前記データ線を駆動するデータ線駆動回路を備える、表示装置。 - 前記デジタル/アナログ変換回路は、前記複数のデータ線の所定数のデータ線の組毎に配置される、請求項6記載の表示装置。
- 各前記スイッチング素子は、相補MOSアナログスイッチで構成される、請求項1記載のデコード回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005121370A JP2006303809A (ja) | 2005-04-19 | 2005-04-19 | デコード回路およびこれを用いた表示装置 |
TW095108675A TW200641760A (en) | 2005-04-19 | 2006-03-15 | Decode circuitry and display device using the same |
US11/376,136 US7209057B2 (en) | 2005-04-19 | 2006-03-16 | Decode circuitry and a display device using the same |
CNB2006100751097A CN100524400C (zh) | 2005-04-19 | 2006-04-18 | 译码电路和使用该译码电路的显示装置 |
KR1020060035023A KR100841140B1 (ko) | 2005-04-19 | 2006-04-18 | 디코딩 회로 및 이것을 이용한 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005121370A JP2006303809A (ja) | 2005-04-19 | 2005-04-19 | デコード回路およびこれを用いた表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303809A true JP2006303809A (ja) | 2006-11-02 |
Family
ID=37108001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005121370A Pending JP2006303809A (ja) | 2005-04-19 | 2005-04-19 | デコード回路およびこれを用いた表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7209057B2 (ja) |
JP (1) | JP2006303809A (ja) |
KR (1) | KR100841140B1 (ja) |
CN (1) | CN100524400C (ja) |
TW (1) | TW200641760A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007279367A (ja) * | 2006-04-06 | 2007-10-25 | Mitsubishi Electric Corp | デコード回路および表示装置 |
JP2009212991A (ja) * | 2008-03-06 | 2009-09-17 | Rohm Co Ltd | 信号変換装置、負荷駆動装置、表示装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732833B1 (ko) * | 2006-06-05 | 2007-06-27 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
KR100815754B1 (ko) * | 2006-11-09 | 2008-03-20 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
KR100829777B1 (ko) * | 2007-05-21 | 2008-05-16 | 삼성전자주식회사 | 표시 장치의 계조 전압 디코더 및 이를 포함한 디지털아날로그 변환기 |
JP4540734B2 (ja) * | 2008-02-07 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路とデータドライバ及び表示装置 |
JP5373680B2 (ja) * | 2010-03-26 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路とデータドライバ及び表示装置 |
US8717215B2 (en) * | 2012-05-18 | 2014-05-06 | Tensorcom, Inc. | Method and apparatus for improving the performance of a DAC switch array |
US8704232B2 (en) | 2012-06-12 | 2014-04-22 | Apple Inc. | Thin film transistor with increased doping regions |
US9065077B2 (en) | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
US8987027B2 (en) | 2012-08-31 | 2015-03-24 | Apple Inc. | Two doping regions in lightly doped drain for thin film transistors and associated doping processes |
US9685557B2 (en) | 2012-08-31 | 2017-06-20 | Apple Inc. | Different lightly doped drain length control for self-align light drain doping process |
US8748320B2 (en) | 2012-09-27 | 2014-06-10 | Apple Inc. | Connection to first metal layer in thin film transistor process |
US8999771B2 (en) | 2012-09-28 | 2015-04-07 | Apple Inc. | Protection layer for halftone process of third metal |
US9201276B2 (en) | 2012-10-17 | 2015-12-01 | Apple Inc. | Process architecture for color filter array in active matrix liquid crystal display |
US9001297B2 (en) | 2013-01-29 | 2015-04-07 | Apple Inc. | Third metal layer for thin film transistor with reduced defects in liquid crystal display |
US9088003B2 (en) | 2013-03-06 | 2015-07-21 | Apple Inc. | Reducing sheet resistance for common electrode in top emission organic light emitting diode display |
JP6937331B2 (ja) * | 2019-03-12 | 2021-09-22 | ラピスセミコンダクタ株式会社 | デジタルアナログ変換回路及びデータドライバ |
CN113114264B (zh) * | 2020-01-10 | 2023-08-08 | 炬芯科技股份有限公司 | 温度计译码方法和电路 |
US11922887B1 (en) | 2020-08-28 | 2024-03-05 | Apple Inc. | Displays with reduced data line crosstalk |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1146143A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | D/a変換装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100506070B1 (ko) * | 1997-10-07 | 2005-09-30 | 삼성전자주식회사 | 고밀도데이터의기록/재생을위한부호화/복호화방법 |
JP4457416B2 (ja) | 1998-08-19 | 2010-04-28 | ソニー株式会社 | 液晶表示装置およびそのデータ線駆動回路 |
JP3506219B2 (ja) | 1998-12-16 | 2004-03-15 | シャープ株式会社 | Da変換器およびそれを用いた液晶駆動装置 |
JP4576648B2 (ja) | 1998-12-21 | 2010-11-10 | ソニー株式会社 | 液晶表示装置 |
JP3742260B2 (ja) | 1999-11-09 | 2006-02-01 | 凸版印刷株式会社 | 液晶ドライバ装置及び液晶表示装置 |
JP2003029687A (ja) | 2001-07-16 | 2003-01-31 | Sony Corp | Da変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末 |
JP2003241716A (ja) | 2002-02-14 | 2003-08-29 | Fujitsu Ltd | 液晶表示パネルの駆動回路 |
-
2005
- 2005-04-19 JP JP2005121370A patent/JP2006303809A/ja active Pending
-
2006
- 2006-03-15 TW TW095108675A patent/TW200641760A/zh unknown
- 2006-03-16 US US11/376,136 patent/US7209057B2/en not_active Expired - Fee Related
- 2006-04-18 KR KR1020060035023A patent/KR100841140B1/ko not_active IP Right Cessation
- 2006-04-18 CN CNB2006100751097A patent/CN100524400C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1146143A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | D/a変換装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007279367A (ja) * | 2006-04-06 | 2007-10-25 | Mitsubishi Electric Corp | デコード回路および表示装置 |
JP2009212991A (ja) * | 2008-03-06 | 2009-09-17 | Rohm Co Ltd | 信号変換装置、負荷駆動装置、表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US7209057B2 (en) | 2007-04-24 |
US20060232450A1 (en) | 2006-10-19 |
TW200641760A (en) | 2006-12-01 |
CN100524400C (zh) | 2009-08-05 |
CN1855185A (zh) | 2006-11-01 |
KR100841140B1 (ko) | 2008-06-24 |
KR20060110224A (ko) | 2006-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100841140B1 (ko) | 디코딩 회로 및 이것을 이용한 표시 장치 | |
JP5317392B2 (ja) | デコード回路および表示装置 | |
JP4923077B2 (ja) | データ駆動装置,及び発光表示装置 | |
US9224356B2 (en) | Digital to-analog-conversion circuit and data driver for display device | |
JP5508978B2 (ja) | デジタルアナログ変換回路及び表示ドライバ | |
US7423572B2 (en) | Digital-to-analog converter | |
US6999048B2 (en) | Integrated data driver structure used in a current-driving display device | |
JP2006310957A (ja) | デジタルアナログ回路とデータドライバ及び表示装置 | |
US8786479B2 (en) | Digital analog converter circuit, digital driver and display device | |
US20060077139A1 (en) | Data driver and light emitting display using the same | |
US8537090B2 (en) | Driving circuit and organic electroluminescence display thereof | |
KR100570627B1 (ko) | 유기 전계발광 표시 장치 | |
JP4764493B2 (ja) | 半導体装置及びそれを用いた表示装置のデータドライバ | |
US8599190B2 (en) | Voltage level selection circuit and display driver | |
JP4424946B2 (ja) | 表示装置 | |
TW202037230A (zh) | 用於驅動發光二極體陣列的發光二極體驅動設備 | |
JP5020602B2 (ja) | 駆動回路及びこれを利用した有機電界発光表示装置 | |
TW200409074A (en) | D/A converter for current-driven type source driving circuit in active-type matrix OLED | |
JP4133244B2 (ja) | 表示装置 | |
JP2010204296A (ja) | データドライバ回路およびそれを用いたディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |