JP4835237B2 - 電流源回路、およびこれを含むコンパレータ - Google Patents
電流源回路、およびこれを含むコンパレータ Download PDFInfo
- Publication number
- JP4835237B2 JP4835237B2 JP2006104179A JP2006104179A JP4835237B2 JP 4835237 B2 JP4835237 B2 JP 4835237B2 JP 2006104179 A JP2006104179 A JP 2006104179A JP 2006104179 A JP2006104179 A JP 2006104179A JP 4835237 B2 JP4835237 B2 JP 4835237B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- boost
- power supply
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Manipulation Of Pulses (AREA)
Description
この従来の電流源回路は、自励式で起動可能な定電流源回路において、起動回路自体に消費電流が流れず、安定した自動起動を可能とするものである。
さらに具体的には、従来の電流源回路は、2つのカレントミラー回路と、これら等カレントミラー回路の電流利得を定める抵抗とからなる定電流源回路において、その定電流源回路の出力ノードと低電源電位との間にダイオード接続のトランジスタを複数個直列に接続したものである。
このように、従来の電流源回路では、起動回路自体に消費電流が流れず、安定した自動起動が可能となる。
また、本発明の他の目的は、そのような電流源回路を含み、電源電圧の大きな変動時に、ゲインを増加させて、回路の応答速度を高めることができるコンパレータを提供することにある。
すなわち、第1の発明は、第1のカレントミラー回路と第2のカレントミラー回路とを含み、所定電流を発生する電流源回路であって、電源電圧の上昇時に所定以上の上昇を検出し、これを検出したときに、前記電流源回路に供給すべき所定のブースト電流を生成するブースト回路を備えている。
第4の発明は、第2または第3の発明において、前記充電回路は、電源電圧の上昇時にオンする充電用トランジスタと、前記充電用トランジスタと直列に接続され、その充電用トランジスタがオンのときに充電されるコンデンサと、からなる。
第6の発明は、第1カレントミラー回路と第2カレントミラー回路とを含み、所定電流を発生する電流源回路であって、電源電圧の低下時に所定以上の低下を検出し、これを検出したときに、前記電流源回路に供給すべき所定のブースト電流を生成するブースト回路を備えている。
第9の発明は、第7または第8の発明において、前記充放電回路は、自己に流れる電流を制限するリミッタを含んでいる。
このような構成からなる本発明の電流源回路によれば、電源電圧の大きな変動時に、その変動に直ちに応答して生成電流を一時的にブーストさせることができる。
(第1実施形態)
本発明の電流源回路の第1実施形態の構成について、図1を参照して説明する。
この第1実施形態に係る電流源回路は、図1に示すように、第1カレントミラー回路1と、第2カレントミラー回路2と、第1ブースト回路3と、第2ブースト回路4と、高電位側の電源端子5と、低電位側の電源端子6と、バイアス入力端子7と、を備えている。
第1カレントミラー回路1は、電源端子5から所定の電流を生成し、これを第2カレントミラー回路2に供給するようになっている。
第2カレントミラー回路2は、バイアス入力端子7に接続されて所定のバイアス電圧VBが供給され、所定の電流(バイアス電流)が流れるようになっている。また、第2カレントミラー回路2には、後述のように、第1ブースト回路3からブースト電流IB1が、また第2ブースト回路4からはブースト電流IB2が供給されるようになっている。
さらに具体的には、MOSトランジスタM1のゲートは、自己のドレインに接続されるとともに、MOSトランジスタM2のゲートに接続されている。MOSトランジスタM1のソースと基板端子は、電源端子5に接続されて電源電圧VDDが印加されるようになっている。
MOSトランジスタM1のドレインは、MOSトランジスタM3のドレインに接続されている。MOSトランジスタM2のドレインは、MOSトランジスタM4のドレインに接続されている。MOSトランジスタM3のゲートは、MOSトランジスタM4のゲートに接続されている。MOSトランジスタM3のソースと基板端子は、電源端子6に接続されている。
また、第2カレントミラー回路2を構成するMOSトランジスタ3、4の各ゲートは、バイアス入力端子7に接続され、任意のバイアス電圧VBが印加されるようになっている。このため、そのバイアス電圧VBの任意の設定により、第2カレントミラー回路2は、所望の電流を生成できるようになっている。
さらに、MOSトランジスタM4のドレインは、第2ブースト回路4を構成するMOSトランジスタM8のドレインと接続されている。このため、その第2ブースト電流生成回路4が生成するブースト電流IB2が、MOSトランジスタM4に供給されるようになっている。
このために、第1ブースト回路3は、図1に示すように、充電回路31と、ブーストスイッチ用のP型のMOSトランジスタM5と、放電用のP型のMOSトランジスタM6とを備えている。
MOSトランジスタM5は、その充電回路31の充電電圧でオンオフ制御され、オンするときにブースト電流IB1を生成し、この生成したブースト電流IB1を第2カレントミラー回路2に供給するようになっている。
さらに具体的には、MOSトランジスタM7のゲートは、第1カレントミラー回路1を構成するMOSトランジスタM1のドレインに接続されている。MOSトランジスタM7のソースおよび基板端子は、電源端子5に接続されて電源電圧VDDが印加されるようになっている。MOSトランジスタM7のドレインは、コンデンサC1を介して電源端子6に接続されている。
第2ブースト回路4は、電源電圧の低下時に所定以上の低下を検出し、例えば、電源電圧の立ち下がり時のように電源電圧の急激な低下を検出し、これを検出したときに、所定のブースト電流IB2を生成して第2カレントミラー回路2に供給するようになっている。
充放電回路41は、電源が投入中はほぼ電源電圧VDDまで充電されており、電源電圧VDDの立ち下がり時に、この立ち下がりに遅れて放電する回路であり、抵抗R2と、ダイオード接続されたN型のデプレッションMOSトランジスタM9と、コンデンサC2とが直列接続され、この直列回路が電源端子5と電源端子6との間に接続されている。
MOSトランジスタM8は、その充放電回路41の電圧でオンオフ制御され、オンするときにブースト電流IB2を生成し、この生成したブースト電流IB2を第2カレントミラー回路2に供給するようになっている。
この第1実施形態では、電源の投入時の場合のように、電源端子5に印加される電源電圧VDDが短時間(例えば、数〔mS〕〜数百〔mS〕)に上昇する場合には、第1ブースト回路3がブースト動作する。一方、電源のオフ時の場合のように、電源端子5に印加される電源電圧VDDが短時間に低下する場合において、第2ブースト回路4がブースト動作する。
いま、図2(C)に実線で示すように、電源電圧VDDが立ち上がりを開始すると、これに伴ってMOSトランジスタM7がオンするので、コンデンサC1がその電源電圧VDDによって充電を開始する。
電源電圧VDDの立ち上がり動作中は、コンデンサC1の充電電圧VC1は、2(C)の破線で示すように電源電圧VDDと同じような傾きで上昇していき、この充電電VC1がブースト用のMOSトランジスタM5のゲート電圧となる。
従って、電源電圧VDDの立ち上がり動作中には、その電位差(しきい値電圧)ΔV1によってMOSトランジスタM5がオンとなり、MOSトランジスタM5には比較的大きな電流が流れ、この電流は図1に示すブースト電流IB1を形成する。
次に、第2ブースト回路4の動作例について、図3を参照して説明する。
そして、電源電圧VDDが立ち下がりを開始すると、その電源電圧VDDは図3(C)に示すように急激に低下していく。MOSトランジスタM8は、そのゲートに電源電圧VDDが印加され、そのソースにコンデンサC2の充電電圧VC2が印加されている。
ところが、電源電圧VDDの立ち下がりが開始から時間が経過すると、充電電圧VC2と電源電圧VDDとの電位差が、MOSトランジスタM8をオンできる電位差ΔV2となる(図3(C)参照)。これにより、MOSトランジスタM8がオンすると、コンデンサC2の充電電荷がMOSトランジスタM8に流れ、この電流が図1のブースト電流IB2を形成する。
このブースト電流IB2は、例えば図3(B)に示すように急激に立ち上がる波形となり、MOSトランジスタM4に流れ込む。このため、このときに、MOSトランジスタM4に流れるバイアス電流I0は、第2カレントミラー回路2で規定される本来の電流の他に、ブースト電流IB2が加算された電流となり、その波形は例えば図3(A)に示すようになる。
この動作例は、電源電圧VDDが図4(B)に示すように立ち下がった場合の動作を示す。この場合には、第2ブースト回路4が動作してブースト電流IB2が供給され、これにより、第2カレントミラー回路2のMOSトランジスタM4に流れるバイアス電流I0が図4(A)に示すようになる。
すなわち、図4(A)からわかるように、MOSトランジスタM4に流れるバイアス電流I0は、ブースト回路4がない場合には破線のようになって一時的に立ち下がるが、ブースト回路4がある場合には実線のようになって大きなブースト電流が補充される。
また、この第2実施形態では、ブースト回路3、4は、電源電圧の大きな変動時にのみブースト電流を発生し、それ以外のときには定常電流が流れない構成を採用するので、消費電流を非常に小さくすることができる。
本発明の電流源回路の第2実施形態の構成について、図5を参照して説明する。
この第2実施形態に係る電流源回路は、図1に示す第1実施形態の構成を基本とし、図1の第1ブースト回路3を、図5の第1ブースト回路3Aに置き換えるようにしたものである。
すなわち、第1ブースト回路3Aは、図1に示す第1ブースト回路3の構成を基本とし、これにダイオード接続されたN型のデプレッションMOSトランジスタM10からなるリミッタを追加するようにしたものである。
この第2実施形態は、上記の第1ブースト回路3Aにリミッタを追加した点を除けば、第1実施形態の構成と基本的に共通するので、その共通部分については同一符号を付して説明を省略する。
従って、この第2実施形態によれば、第1実施形態と同様の作用効果を実現することができる。
本発明の電源装置の第3実施形態の構成について、図6を参照して説明する。
この第3実施形態に係る電流源回路は、図1に示す第1実施形態の構成を基本とし、図1の第2ブースト回路4を、図6の第2ブースト回路4Aに置き換えるようにしたものである。
すなわち、第2ブースト回路4Aは、図1に示す第2ブースト回路4の構成から、MOSトランジスタM9からなるリミッタを省略するようにしたものである。
このような構成からなる第3実施形態は、その動作は第1実施形態の動作と同様であるので、その説明は省略する。
従って、この第3実施形態によれば、第1実施形態と同様の作用効果を実現することができる。
次に、本発明のコンパレータについて説明する。
例えば、シリーズレギュレータなどの電源装置において、その電源電圧の立ち上がり時またはその立ち下がり時に(以下、電源電圧の大きな変動時に)、それを瞬時に検出するコンパレータを含むものが望まれる。そして、そのようなコンパレータは、差動増幅回路からなり、これを動作させるために本発明に係る電流源回路(電流バイアス回路)を含んでいる。
そこで、本発明のコンパレータは、電流源回路を含むコンパレータにおいて、その電流源回路として上記の各実施形態に係る電流源回路を使用するようにしたものである。
Claims (11)
- 第1のカレントミラー回路と第2のカレントミラー回路とを含み、所定電流を発生する電流源回路であって、
電源電圧の上昇時に所定以上の上昇を検出し、これを検出したときに、前記電流源回路に供給すべき所定のブースト電流を生成するブースト回路を備えていることを特徴とする電流源回路。 - 前記ブースト回路は、
電源電圧の上昇時に、この上昇に遅れて所定の時定数で充電する充電回路と、
前記充電回路の充電電圧と前記電源電圧との差の電圧を使用してオンし、オンのときに前記ブースト電流を生成し、この生成したブースト電流を前記第2のカレントミラー回路に供給するブースト用トランジスタと、
を備えていることを特徴とする請求項1に記載の電流源回路。 - 前記ブースト回路は、前記充電回路の充電電荷が電源電圧を上回る場合に、その電荷を放電する放電回路をさらに備えていることを特徴とする請求項2に記載の電流源回路。
- 前記充電回路は、
電源電圧の上昇時にオンする充電用トランジスタと、
前記充電用トランジスタと直列に接続され、その充電用トランジスタがオンのときに充電されるコンデンサと、
からなること特徴とする請求項2または請求項3に記載の電流源回路。 - 前記ブースト用トランジスタは、自己に流れる電流を制限するリミッタを含むことを特徴とする請求項2、請求項3または請求項4に記載の電流源回路。
- 第1カレントミラー回路と第2カレントミラー回路とを含み、所定電流を発生する電流源回路であって、
電源電圧の低下時に所定以上の低下を検出し、これを検出したときに、前記電流源回路に供給すべき所定のブースト電流を生成するブースト回路を備えていることを特徴とする電流源回路。 - 前記ブースト回路は、
電源電圧により充電され、前記電源電圧の低下時に、この低下に遅れて放電する充放電回路と、
前記充放電回路の電圧と前記電源電圧との差の電圧を使用してオンし、オンのときに前記ブースト電流を生成し、この生成したブースト電流を前記第2のカレントミラー回路に供給するブースト用トランジスタと、
を備えていることを特徴とする請求項6に記載の電流源回路。 - 前記充放電回路は、抵抗とコンデンサとの直列回路からなり、この直列回路が高電位の電源端子と低電位の電源端子との間に接続されていることを特徴とする請求項7に記載の電流源回路。
- 前記充放電回路は、自己に流れる電流を制限するリミッタを含むことを特徴とする請求項7または請求項8に記載の電流源回路。
- 第1カレントミラー回路と第2カレントミラー回路とを含み、所定電流を発生する電流源回路であって、
電源電圧の上昇時に所定以上の上昇を検出し、これを検出したときに、前記電流源回路に供給すべき所定の第1のブースト電流を生成する第1のブースト回路と、
電源電圧の低下時に所定以上の低下を検出し、これを検出したときに、前記電流源回路に供給すべき所定の第2のブースト電流を生成する第2のブースト回路と、
を備えていることを特徴とする電流源回路。 - 電流源回路を含み、この電流源回路で生成される電流によって動作するコンパレータにおいて、
前記電流源回路は、請求項1乃至請求項10のうちのいずれかの電流源回路から構成されることを特徴とするコンパレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006104179A JP4835237B2 (ja) | 2006-04-05 | 2006-04-05 | 電流源回路、およびこれを含むコンパレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006104179A JP4835237B2 (ja) | 2006-04-05 | 2006-04-05 | 電流源回路、およびこれを含むコンパレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007279957A JP2007279957A (ja) | 2007-10-25 |
JP4835237B2 true JP4835237B2 (ja) | 2011-12-14 |
Family
ID=38681355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006104179A Expired - Fee Related JP4835237B2 (ja) | 2006-04-05 | 2006-04-05 | 電流源回路、およびこれを含むコンパレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4835237B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6160110A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 充電回路 |
JPS6310215A (ja) * | 1986-07-02 | 1988-01-16 | Matsushita Electric Ind Co Ltd | 定電流回路 |
JPH07121255A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | 定電流源回路 |
JPH07122066A (ja) * | 1993-10-28 | 1995-05-12 | Sony Corp | ブースト回路 |
JPH09116399A (ja) * | 1995-10-23 | 1997-05-02 | Nec Corp | コンパレータ回路 |
JPH09252227A (ja) * | 1996-03-14 | 1997-09-22 | Fujitsu Ltd | コンパレータ回路及び発振回路並びに電圧検出回路 |
JP3147079B2 (ja) * | 1998-04-14 | 2001-03-19 | 日本電気株式会社 | 半導体回路 |
JP2001326535A (ja) * | 2000-05-16 | 2001-11-22 | New Japan Radio Co Ltd | バイアス回路 |
JP2003195958A (ja) * | 2001-12-27 | 2003-07-11 | Mitsumi Electric Co Ltd | 定電流源回路および集積回路 |
-
2006
- 2006-04-05 JP JP2006104179A patent/JP4835237B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007279957A (ja) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4257196B2 (ja) | 半導体装置および半導体装置の駆動方法 | |
US8018214B2 (en) | Regulator with soft-start using current source | |
US8044708B2 (en) | Reference voltage generator | |
US7453312B2 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
JP2012070333A (ja) | レベルシフト回路及びそれを用いたスイッチングレギュレータ | |
JP5852538B2 (ja) | 半導体装置 | |
JP4938439B2 (ja) | スイッチング制御回路 | |
KR100818105B1 (ko) | 내부 전압 발생 회로 | |
EP0433724B1 (en) | Voltage regulator with power boost system | |
JP5123679B2 (ja) | 基準電圧生成回路及びその起動制御方法 | |
US7859235B2 (en) | Constant voltage power supply circuit | |
JP2008262327A (ja) | ボルテージレギュレータ | |
JP4077429B2 (ja) | 昇圧回路 | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
JP5068631B2 (ja) | 定電圧回路 | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
US20160026200A1 (en) | Power supply circuit | |
JP4835237B2 (ja) | 電流源回路、およびこれを含むコンパレータ | |
JP2009290947A (ja) | スイッチングレギュレータおよび電子機器 | |
JP4412940B2 (ja) | チャージポンプの制御回路 | |
KR20080098572A (ko) | 반도체 메모리 장치의 내부 전원 전압 발생 회로 | |
JP2008152433A (ja) | ボルテージレギュレータ | |
JP6530226B2 (ja) | 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法 | |
JP2002258956A (ja) | 電圧制御回路 | |
JP2011186618A (ja) | 定電圧出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |