JPS61208134A - 情報処理装置におけるエラ−検出方式 - Google Patents
情報処理装置におけるエラ−検出方式Info
- Publication number
- JPS61208134A JPS61208134A JP4736385A JP4736385A JPS61208134A JP S61208134 A JPS61208134 A JP S61208134A JP 4736385 A JP4736385 A JP 4736385A JP 4736385 A JP4736385 A JP 4736385A JP S61208134 A JPS61208134 A JP S61208134A
- Authority
- JP
- Japan
- Prior art keywords
- data
- counter
- request
- contents
- data buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、複数のデータ処理装置を含む情報処理装置に
おいて、データ処理装置から送出される複数のリクエス
トに伴うデータの順序性に対して発生する誤シを検出す
るためのエラー検出方式に関する。
おいて、データ処理装置から送出される複数のリクエス
トに伴うデータの順序性に対して発生する誤シを検出す
るためのエラー検出方式に関する。
従来、この種の情報処理装置には、各データ処理装置間
のデータ転送の際に要求元データ処理装置からのデータ
を格納するデータバッファと、そのデータバッファのラ
イトアドレスを与える第１のカウンタと、上記データバ
ッファのリードアドレスを与える第２のカウンタとが設
けられている。
のデータ転送の際に要求元データ処理装置からのデータ
を格納するデータバッファと、そのデータバッファのラ
イトアドレスを与える第１のカウンタと、上記データバ
ッファのリードアドレスを与える第２のカウンタとが設
けられている。
そして、要求元データ処理装置からのリクエストに伴う
データは、第１のカウンタの与えるライトアドレスによ
ってデータバッファに書き込まれ。
データは、第１のカウンタの与えるライトアドレスによ
ってデータバッファに書き込まれ。
その後に第１のカウンタは更新される。それから。
第２のカウンタの与えるリードアドレスによって。
データバッファからデータが読み出され、第２のカウン
タは更新される。
タは更新される。
このような構成において２例えば、第１のカウンタが故
障し、ライトアドレスが固定的に°”０”になったとす
ると、以後の要求元データ処理装置からのリクエストに
伴うデータは同じアドレス（０番地）に書き込まれるこ
とになる。この状態になると、以後の第２のカウンタの
与えるリードアドレスによって、データバッファより読
み出されるデータは要求元データ処理装置からのリクエ
ストに伴うデータと一致しなくなってしまう。このよう
な障害発生時には、従来技術として実施されているよう
に、ハリティピットの付加されたデータに対してノぐリ
ティチェックを行なうような障害検出方式では、上記の
ような障害を検出することができないことは勿論、デー
タ化けを起こすことによって情報処理装置の信頼性を低
下させるという欠点があった。
障し、ライトアドレスが固定的に°”０”になったとす
ると、以後の要求元データ処理装置からのリクエストに
伴うデータは同じアドレス（０番地）に書き込まれるこ
とになる。この状態になると、以後の第２のカウンタの
与えるリードアドレスによって、データバッファより読
み出されるデータは要求元データ処理装置からのリクエ
ストに伴うデータと一致しなくなってしまう。このよう
な障害発生時には、従来技術として実施されているよう
に、ハリティピットの付加されたデータに対してノぐリ
ティチェックを行なうような障害検出方式では、上記の
ような障害を検出することができないことは勿論、デー
タ化けを起こすことによって情報処理装置の信頼性を低
下させるという欠点があった。
本発明の目的は、゛リクエストに伴うデータをデータバ
ッファに書き込む際に同時に識別情報を書き込み、リク
エストに対するデータのデータバッファからのデータ読
み出し時に、読み出された情報が処理しようとするリク
エストに対応した識別情報かどうかを判定することによ
り、データ化けを検出することのできる信頼性の高い情
報処理装置におけるエラー検出方式を提供することにあ
る。
ッファに書き込む際に同時に識別情報を書き込み、リク
エストに対するデータのデータバッファからのデータ読
み出し時に、読み出された情報が処理しようとするリク
エストに対応した識別情報かどうかを判定することによ
り、データ化けを検出することのできる信頼性の高い情
報処理装置におけるエラー検出方式を提供することにあ
る。
本発明によるエラー検出方式は、複数のデータ処理装置
を含む情報処理装置において、各データ処理装置間のデ
ータ転送の際に要求元データ処理装置からのリクエスト
受付回数をカウントする第１のカウンタと、前記要求元
データ処理装置からのリクエストに応じ、リクエストに
伴うデータと前記第１のカウンタの内容とを格納するデ
ータバッファと、前記リクエストに対するリクエスト実
行回数をカウントする第２のカウンタと、前記リクエス
ト実行時に前記データバッファから読み出された第１の
カウンタの内容と第２のカウンタの内容とを比較する比
較回路と、該比較回路によシ前記両者間の不一致を検出
したときに、該不一致信号をうけてエラー報告信号を送
出するエラー検出回路とを含むことを特徴とする。
を含む情報処理装置において、各データ処理装置間のデ
ータ転送の際に要求元データ処理装置からのリクエスト
受付回数をカウントする第１のカウンタと、前記要求元
データ処理装置からのリクエストに応じ、リクエストに
伴うデータと前記第１のカウンタの内容とを格納するデ
ータバッファと、前記リクエストに対するリクエスト実
行回数をカウントする第２のカウンタと、前記リクエス
ト実行時に前記データバッファから読み出された第１の
カウンタの内容と第２のカウンタの内容とを比較する比
較回路と、該比較回路によシ前記両者間の不一致を検出
したときに、該不一致信号をうけてエラー報告信号を送
出するエラー検出回路とを含むことを特徴とする。
次に９本発明によるエラー検出方式について実施例を挙
げ２図面を参照して詳細に説明する。
げ２図面を参照して詳細に説明する。
本発明の実施例を示す第１図において、この情報処理装
置は、要求元データ処理装置１と、要求元データ処理装
置ｌからのリクエスト受付回数をカウントする第１のカ
ウンタ３と、要求元データ処理装置１からのリクエスト
の際に、そのリクエストに伴って送出されるデータと上
記第１のカウンタ３の内容とを格納するデータバッファ
２と。
置は、要求元データ処理装置１と、要求元データ処理装
置ｌからのリクエスト受付回数をカウントする第１のカ
ウンタ３と、要求元データ処理装置１からのリクエスト
の際に、そのリクエストに伴って送出されるデータと上
記第１のカウンタ３の内容とを格納するデータバッファ
２と。
上記リクエストに対するリクエスト実行回数をカウント
する第２のカウンタ４と、上記リクエスト受付時にデー
タバッファ２から読み出された第１のカウンタ３の内容
と第２のカウンタ４の内容とを比較する比較回路５と、
比較回路５によシその両入力間に不一致を検出した場合
にエラー報告信号を発生するエラー検出回路６とから構
成されている。
する第２のカウンタ４と、上記リクエスト受付時にデー
タバッファ２から読み出された第１のカウンタ３の内容
と第２のカウンタ４の内容とを比較する比較回路５と、
比較回路５によシその両入力間に不一致を検出した場合
にエラー報告信号を発生するエラー検出回路６とから構
成されている。
通常の動作時において、要求元データ処理装置ｌからリ
クエスト線７にリクエ、ス）を送出すると。
クエスト線７にリクエ、ス）を送出すると。
データ線９のデータと第１のカウンタ３の出力線８の内
容とはデータバッファ２に書き込まれ、引き続いて第１
のカウンタ３は更新される。そして。
容とはデータバッファ２に書き込まれ、引き続いて第１
のカウンタ３は更新される。そして。
リクエスト実行時に、データバッファ２に格納されてい
る要求元データ処理装置のデータと第１のカウンタ３の
内容とが読み出される。一方、第２のカウンタ４はリク
エスト受付回路１５からのリクエスト実行指示信号によ
って更新される。このとき、データバッファ２からデー
タ線１４に読出されたデータとは別に、データ線１１に
読み出された第１のカウンタ３の内容と出力線１０に得
られた第２のカウンタ４の内容とは、比較回路５によっ
て比較される。両人力の内容が一致しないときは、出力
線１２に現われる不一致信号によシェラ−検出回路６に
通知される。エラー検出回路６は不一致信号をうけると
、エラーの検出を報告するために、出力線１３を介して
エラー報告信号を送出する。
る要求元データ処理装置のデータと第１のカウンタ３の
内容とが読み出される。一方、第２のカウンタ４はリク
エスト受付回路１５からのリクエスト実行指示信号によ
って更新される。このとき、データバッファ２からデー
タ線１４に読出されたデータとは別に、データ線１１に
読み出された第１のカウンタ３の内容と出力線１０に得
られた第２のカウンタ４の内容とは、比較回路５によっ
て比較される。両人力の内容が一致しないときは、出力
線１２に現われる不一致信号によシェラ−検出回路６に
通知される。エラー検出回路６は不一致信号をうけると
、エラーの検出を報告するために、出力線１３を介して
エラー報告信号を送出する。
第２図は、第１図における実施例の構成を更に詳細にブ
ロック図により示したものである。この第２図を参照し
て、その動作を説明すると、レジスタ１ａおよび１ｂは
要求元データ処理装置からのリフニス）ａおよびそれに
伴うデータｋをそれぞれ格納する。第１のカウンタ３は
レジスタ１ａの出力すをうけるごとに更新される。デー
タバッファ２は、レジスタ１ａの出力すをライトイネー
ブルとし、第１のカウンタ３の出力ｄをライトアドレス
としてレジスタ１ｂの出力ｔおよび第１のカウンタ３の
最上位ピット出力ｃｆ格納する。第２のカウンタ４は、
要求元データ処理装置からのリクエスト実行回数けたリ
クエスト受付回路１６からリクエスト実行指示信号りを
うけるごとに＋１更新される。レジスタλ７は第２のカ
ウンタ４の出力ｅをリードアドレスとするデータバッフ
ァ２から読み出されたデータｍを格納する。比較回路５
は、データバッファ２から読み出された第■のカウンタ
３の最上位ビット出力ｆと、第２のカウンタ４の最上位
ビット出力ｇとを比較し、不一致のときに不一致信号ｉ
を送出する。エラー検出回路６は、不一致信号ｉ’ｚう
けると、エラー報告信号ｊを送出する。
ロック図により示したものである。この第２図を参照し
て、その動作を説明すると、レジスタ１ａおよび１ｂは
要求元データ処理装置からのリフニス）ａおよびそれに
伴うデータｋをそれぞれ格納する。第１のカウンタ３は
レジスタ１ａの出力すをうけるごとに更新される。デー
タバッファ２は、レジスタ１ａの出力すをライトイネー
ブルとし、第１のカウンタ３の出力ｄをライトアドレス
としてレジスタ１ｂの出力ｔおよび第１のカウンタ３の
最上位ピット出力ｃｆ格納する。第２のカウンタ４は、
要求元データ処理装置からのリクエスト実行回数けたリ
クエスト受付回路１６からリクエスト実行指示信号りを
うけるごとに＋１更新される。レジスタλ７は第２のカ
ウンタ４の出力ｅをリードアドレスとするデータバッフ
ァ２から読み出されたデータｍを格納する。比較回路５
は、データバッファ２から読み出された第■のカウンタ
３の最上位ビット出力ｆと、第２のカウンタ４の最上位
ビット出力ｇとを比較し、不一致のときに不一致信号ｉ
を送出する。エラー検出回路６は、不一致信号ｉ’ｚう
けると、エラー報告信号ｊを送出する。
通常の動作時において、第１のカウンタ３は。
要求元データ処理装置からのリフニス）ａに伴うデータ
にとカウンタ自身の最上位ビットとがデータバッファ２
に書き込まれると同時に、＋１更新されて次のリクエス
トに伴うデータのライトアドレスを示す。リクエスト受
付回路１６によシリクニス）ｂが受付けられると、第２
のカウンタ４によってデータバッファ２からデータｍお
よび第１のカウンタ３の最上位ピッ）ｆが読み出される
。
にとカウンタ自身の最上位ビットとがデータバッファ２
に書き込まれると同時に、＋１更新されて次のリクエス
トに伴うデータのライトアドレスを示す。リクエスト受
付回路１６によシリクニス）ｂが受付けられると、第２
のカウンタ４によってデータバッファ２からデータｍお
よび第１のカウンタ３の最上位ピッ）ｆが読み出される
。
その後に、第２のカウンタ４はリクエスト実行指示信号
りによって更新され、データバッファ２の次のアドレス
のデータが読み出される。データバッファ２から読み出
された第１のカウンタ３の最上位ビット出力Ｃ（更新前
の値）と第２のカウンタ４の最上位ビット出力ｇとは９
通常一致している。
りによって更新され、データバッファ２の次のアドレス
のデータが読み出される。データバッファ２から読み出
された第１のカウンタ３の最上位ビット出力Ｃ（更新前
の値）と第２のカウンタ４の最上位ビット出力ｇとは９
通常一致している。
ところが、何らかの障害２例えば、第１のカウンタ３が
動作不良となり、カウンタの更新が行なわれなくなると
、データバッファ２へのライトアドレスは１例えば０番
地に固定されてしまう。そのために、以後のリフニス）
ａに伴うデータは、常に同一アドレス（０番地）に書き
込まれることになる。更に詳しく説明すると、第１のカ
ウンタ３の最上位ビット出力Ｃの値は常にＯとなり、か
つデータバッファ２のＯ番地にしかリクエストａに伴う
データｔを書き込まなくなってしまう。しかるに、第２
のカウンタ４は、リクエスト実行指示信号りに伴って正
常に更新されるので、第２のカウンタ４の最上位ビット
出力ｇとデータノぐツフ了２から読み出された第１のカ
ウンタ３の最上位ビット出力ｆとはデータバッファ２の
リードアドレスｅが２回目にＯになったときに一致しな
くなる。
動作不良となり、カウンタの更新が行なわれなくなると
、データバッファ２へのライトアドレスは１例えば０番
地に固定されてしまう。そのために、以後のリフニス）
ａに伴うデータは、常に同一アドレス（０番地）に書き
込まれることになる。更に詳しく説明すると、第１のカ
ウンタ３の最上位ビット出力Ｃの値は常にＯとなり、か
つデータバッファ２のＯ番地にしかリクエストａに伴う
データｔを書き込まなくなってしまう。しかるに、第２
のカウンタ４は、リクエスト実行指示信号りに伴って正
常に更新されるので、第２のカウンタ４の最上位ビット
出力ｇとデータノぐツフ了２から読み出された第１のカ
ウンタ３の最上位ビット出力ｆとはデータバッファ２の
リードアドレスｅが２回目にＯになったときに一致しな
くなる。
すなわち、０番地から読み出された最上位ビット出力ｆ
の値（常に“Ｏ”）と、リードアドレスが２回目にＯに
なったときの最上位ビット出力ｇの値（“１″５とが比
較回路５で比較され９両者の間に不一致が検出される。
の値（常に“Ｏ”）と、リードアドレスが２回目にＯに
なったときの最上位ビット出力ｇの値（“１″５とが比
較回路５で比較され９両者の間に不一致が検出される。
この不一致信号ｉはエラー検出回路６で検出され、エラ
ー報告信号ｎとして送出される。
ー報告信号ｎとして送出される。
以上の説明により明らかなように２本発明によれば、リ
クエストに伴うデータとともにデータバッファに格納さ
れたリクエスト受付回数に伴う識別情報と、データバッ
ファから読み出されたリクエスト実行回数に伴う識別情
報とを比較することにより、従来のパリティチェックに
よる方法では見付けることのできなかったデータ化けの
原因となる障害を発見することが可能となり、これによ
って信頼性を向上すべく得られる効果は大きい。
クエストに伴うデータとともにデータバッファに格納さ
れたリクエスト受付回数に伴う識別情報と、データバッ
ファから読み出されたリクエスト実行回数に伴う識別情
報とを比較することにより、従来のパリティチェックに
よる方法では見付けることのできなかったデータ化けの
原因となる障害を発見することが可能となり、これによ
って信頼性を向上すべく得られる効果は大きい。
第１図は本発明による実施例の構成を示すブロック図、
第２図は、第１図における実施例の構成を更に詳細に示
したブロック図である。 図において、１は要求元データ処理装置＃１１Ｌｌ１ｂ
はレジスタ、２はデータバッファ、３は第１のカウンタ
、４は第２のカウンタ、５は比較回路。 ６はエラー検出回路、１６はリクエスト受付回路。 １７はレジスタである。
第２図は、第１図における実施例の構成を更に詳細に示
したブロック図である。 図において、１は要求元データ処理装置＃１１Ｌｌ１ｂ
はレジスタ、２はデータバッファ、３は第１のカウンタ
、４は第２のカウンタ、５は比較回路。 ６はエラー検出回路、１６はリクエスト受付回路。 １７はレジスタである。
Claims (1)
- １、複数のデータ処理装置を含む情報処理装置において
、各データ処理装置間のデータ転送の際に要求元データ
処理装置からのリクエスト受付回数をカウントする第１
のカウンタと、前記要求元データ処理装置からのリクエ
ストに応じ、リクエストに伴うデータと前記第１のカウ
ンタの内容とを格納するデータバッファと、前記リクエ
ストに対するリクエスト実行回数をカウントする第２の
カウンタと、前記リクエスト実行時に前記データバッフ
ァから読み出された第１のカウンタの内容と第２のカウ
ンタの内容とを比較する比較回路と、該比較回路により
前記両者間の不一致を検出したときに、該不一致信号を
うけてエラー報告信号を送出するエラー検出回路とを含
むことを特徴とすエラー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4736385A JPS61208134A (ja) | 1985-03-12 | 1985-03-12 | 情報処理装置におけるエラ−検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4736385A JPS61208134A (ja) | 1985-03-12 | 1985-03-12 | 情報処理装置におけるエラ−検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208134A true JPS61208134A (ja) | 1986-09-16 |
Family
ID=12773025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4736385A Pending JPS61208134A (ja) | 1985-03-12 | 1985-03-12 | 情報処理装置におけるエラ−検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099584A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | エラー検出装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105719A (en) * | 1979-02-09 | 1980-08-13 | Hitachi Ltd | Buffer device |
| JPS6016400B2 (ja) * | 1978-04-24 | 1985-04-25 | 昭和電工株式会社 | コランダム粒の製造法 |
-
1985
- 1985-03-12 JP JP4736385A patent/JPS61208134A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016400B2 (ja) * | 1978-04-24 | 1985-04-25 | 昭和電工株式会社 | コランダム粒の製造法 |
| JPS55105719A (en) * | 1979-02-09 | 1980-08-13 | Hitachi Ltd | Buffer device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099584A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | エラー検出装置 |
| JP4834722B2 (ja) * | 2006-02-28 | 2011-12-14 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
| US8196028B2 (en) | 2006-02-28 | 2012-06-05 | Fujitsu Limited | Error detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4604751A (en) | Error logging memory system for avoiding miscorrection of triple errors | |
| US6823476B2 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| JPH0465411B2 (ja) | ||
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| JPS61208134A (ja) | 情報処理装置におけるエラ−検出方式 | |
| JPS6023379B2 (ja) | デ−タ処理システム | |
| JPS60200352A (ja) | メモリ装置診断方式 | |
| JPS61255441A (ja) | 情報処理装置 | |
| JPH01116747A (ja) | キャッシュｌｓｉ | |
| JP2646002B2 (ja) | 入出力装置の機番誤り検出方式 | |
| JPH02188852A (ja) | データ処理装置 | |
| JPS6320643A (ja) | 誤り検出回路 | |
| JPH0331953A (ja) | 情報処理装置 | |
| JPS61166654A (ja) | メモリパトロ−ル診断方式 | |
| JPH02297650A (ja) | 受信装置 | |
| JPS6017541A (ja) | エラ−チエツク機能のテスト制御方式 | |
| JPH0797324B2 (ja) | マイクロプログラムのエラー訂正回路 | |
| JPH0198033A (ja) | データ誤り検出回路 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH01205356A (ja) | メモリ読出誤り検出方式 | |
| JPS59213097A (ja) | デ−タ処理装置 | |
| JPS58169253A (ja) | 誤り検出方式 | |
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JPS58166600A (ja) | 障害検出記憶方式 | |
| JPH05298201A (ja) | 情報処理システムのシステムバスエラー処理方式 |