JP4814532B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4814532B2 JP4814532B2 JP2005051686A JP2005051686A JP4814532B2 JP 4814532 B2 JP4814532 B2 JP 4814532B2 JP 2005051686 A JP2005051686 A JP 2005051686A JP 2005051686 A JP2005051686 A JP 2005051686A JP 4814532 B2 JP4814532 B2 JP 4814532B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- metal layer
- schottky
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
しかし、金属層をスパッタリングによって成膜すると、大抵の場合、その金属層は、繊維状粒または柱状粒のような柱状に成長した柱状金属結晶からなる多結晶構造を有することになる。そのため、シンター時に、ショットキ金属層上に形成されたボンディングメタル層の材料が、ショットキ金属層を構成する結晶粒界に沿って半導体基板表面にまで拡散して到達し、ショットキ界面(ショットキ金属層と半導体基板との界面)を劣化させるという問題があった。これにより、ショットキダイオード等のショットキデバイスの特性の劣化につながっていた。
また、この発明では、多結晶金属層の表面に当該金属の窒化物または酸化物が形成されており、また、当該多結晶金属層を形成する金属結晶粒界が当該金属の窒化物または酸化物で埋められている。これにより、ボンディングメタル層がショットキ界面にまで拡散して到達することを抑制または防止できる。
ショットキ金属層は、前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層のみで構成されていてもよいし、これらに金属層(金属窒化物または金属酸化物を実質的に含まない層)が積層されてショットキ金属層が構成されていてもよい。むろん、ショットキ金属層は、金属窒化物含有多結晶金属層と金属酸化物含有多結晶金属層との両方を含んでいてもよいし、金属窒化物および金属酸化物の両方が表面および粒界に形成された多結晶金属層を含む構成とすることもできる。
この発明において、前記多結晶金属層は、柱状成長した金属結晶粒で構成されている。たとえば、スパッタリングによってSiCまたはSiからなる半導体基板上に金属層を堆積させると、この金属層は、柱状の結晶粒で構成された多結晶金属層となる。このような場合に、その表面および粒界に当該金属の窒化物層または酸化物層を形成しておくことにより、ボンディングメタル層の材料がショットキ界面にまで拡散して到達することを効果的に抑制または防止できる。
前記多結晶金属層を構成する金属は、Mo、W、Ti、Hf、Zr、Cr、Ni、Fe、NbおよびTaからなる群から選択した1つ以上の金属(単体または合金)であってもよい。
また、前記金属窒化物層または金属酸化物層は、シンター処理時の温度(たとえば400℃)よりも高い(より好ましくは、ボンディングメタル層の構成金属がSiCまたはSiからなる半導体基板に拡散し始める温度よりも高い)融点を有する高融点金属の窒化物または酸化物からなることが好ましい。ボンディングメタル層がAlで構成される場合に、前記金属群の構成金属は、このような条件を満たす高融点金属である。
この方法により、ボンディングメタル層の材料の拡散が、ショットキ金属層に含まれる金属窒化物層または金属酸化物層によって抑制または防止されるので、ショットキ界面の劣化を抑制し、デバイス特性を改善できる。
図1は、この発明の一実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。ショットキダイオード1は、たとえばCu(銅)からなるフレーム2にカソード側がダイボンディングされるとともにアノード側が同じくCuなどからなるフレーム3にボンディングワイヤ(たとえばAl(アルミニウム)からなるもの)4を介して接続され、これら全体の構成が、図示しない封止樹脂によって封止されて用いられる。
オーミック金属層19は、たとえばNi(ニッケル)層で構成され、熱処理によってその界面がSiC基板11の材料とともに合金化されている。この場合に、裏メタル層20は、たとえばオーミック金属層19側から順に、Ti(チタン)層21、Ni層22およびAg(銀)層23を積層した積層金属膜からなっていてもよい。Ag層23は、ショットキダイオード1をフレーム2上に半田5を用いてダイボンディングするときの密着性を改善するための金属層である。Ni層22は、Ag層23と半田5とが共晶するときのバリア層として機能する。Ti層21は、接着層であって、合金化されたオーミック金属層19とNi層22との接着を担っている。
金属窒化物含有多結晶金属層32は、たとえば、金属層31の形成に引き続き、この金属層31の構成金属と同じ金属(たとえばMo金属)のスパッタリングを窒素を含む雰囲気中で実行することによって形成される。このとき、やはり柱状の金属結晶粒が成長するが、この金属結晶粒の表面に当該金属の窒化物層32bが形成されていく。その結果、金属窒化物含有多結晶金属層32は、多結晶金属層32aと、この多結晶金属層32aの表面を覆うとともにその粒界を埋め込む金属窒化物層32bとを含む緻密な膜を形成することになる。
次いで、たとえばスパッタリングによってNiからなるオーミック金属層19がSiC半導体基板10の裏面に堆積させられ、次いで、熱処理(たとえば1000℃、2分)を施すことにより、オーミック金属層19が合金化されて、ニッケルシリサイドとなる(図3(c))。
次に、たとえばMo金属をターゲットとして用いたスパッタリングによって、ショットキ金属層15が、コンタクトホール17aを含む領域に堆積させられる(図3(e))。このショットキ金属層15の形成工程では、SiC半導体基板10を配置した処理チャンバ内の雰囲気は、当初はAr(アルゴン)ガス100%の雰囲気とされるが、所定時間経過後に当該処理チャンバにN2(窒素)ガスが導入されてArガスおよびN2ガスの混合ガス雰囲気(たとえば、Arガス50%、N2ガス50%)とされる。これによって、図2に示すような金属層31および金属窒化物含有多結晶金属層32の積層構造を有するショットキ金属層15が形成されることになる。
その後は、SiC半導体基板10を処理チャンバ内に配置し、ターゲットをTi、NiおよびAgに順に切り換えながら連続スパッタリングを行うことで、SiC半導体基板10の裏面側のオーミック金属層19上にTi層21、Ni層22およびAg層23の積層構造膜からなる裏メタル層20が形成される。この状態が、図3(h)に示されている。
以上のように、この実施形態によれば、ショットキ金属層15には金属窒化物含有多結晶金属層32が備えられており、この金属窒化物含有多結晶金属層32の働きによって、ボンディングメタル層16の構成金属がショットキ界面14に到達することを抑制または防止することができる。その結果、ショットキ界面の劣化を効果的に抑制または防止でき、ショットキダイオード1のデバイス特性を従来のデバイス特性に比較して著しく改善することができる。
金属窒化物層32bによって金属結晶粒の表面および粒界が埋められた構成のショットキ金属層15は、ボンディングメタル層16の構成材料が拡散してショットキ界面14に至ることを防止し、このショットキ界面14の劣化を抑制または防止することにより、デバイス特性の改善に寄与する。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 フレーム
3 フレーム
4 ボンディングワイヤ
5 半田
10 SiC半導体基板
11 SiC基板
12 SiCエピタキシャル層
14 ショットキ界面
15 ショットキ金属層
16 ボンディングメタル層
17 酸化膜
17a コンタクトホール
18 ガードリング
19 オーミック金属層
20 裏メタル層
21 Ti層
22 Ni層
23 Ag層
31 金属層
32 金属窒化物含有多結晶金属層
32a 多結晶金属層
32b 金属窒化物層
40 レジスト
Claims (3)
- SiCまたはSiからなる半導体基板と、
この半導体基板にショットキ接触するとともに、金属窒化物層または金属酸化物層を含むショットキ金属層と、
前記ショットキ金属層上に形成されたボンディングメタル層とを含み、
前記ショットキ金属層は、
金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の窒化物からなる前記金属窒化物層とを含む金属窒化物含有多結晶金属層、または
金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の酸化物からなる前記金属酸化物層とを含む金属酸化物含有多結晶金属層
を含み、
前記多結晶金属層は、柱状成長した金属結晶粒で構成されている
ことを特徴とする半導体装置。 - 前記金属窒化物層は、Mo、W、Ti、Hf、Zr、Cr、Ni、Fe、NbおよびTaからなる金属群から選択した1つ以上の金属の窒化物を含む層であり、前記金属酸化物層は、前記金属群から選択した1つ以上の金属の酸化物を含む層であることを特徴とする請求項1記載の半導体装置。
- SiCまたはSiからなる半導体基板の表面にショットキ接触し、金属窒化物層または金属酸化物層を含むショットキ金属層を形成する工程と、
前記ショットキ金属層上にボンディングメタル層を堆積させる工程とを含み、
前記ショットキ金属層を形成する工程は、
多結晶構造を有する多結晶金属層を前記半導体基板上に堆積する工程と、
前記多結晶金属層の表面および粒界に前記多結晶金属層の構成金属の窒化物または酸化物の層を形成することにより、前記多結晶金属層と、前記金属窒化物層または金属酸化物層とを含む金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程とを含み、
前記多結晶金属層を堆積する工程、および前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程は、
窒素または酸素を含む雰囲気中におけるスパッタリングによって、多結晶金属層を前記半導体基板上に堆積させると同時に当該多結晶金属層を構成する金属結晶粒の表面および粒界に当該金属の窒化物または酸化物の層を成長させる工程によって並行して行われる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051686A JP4814532B2 (ja) | 2005-02-25 | 2005-02-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051686A JP4814532B2 (ja) | 2005-02-25 | 2005-02-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237393A JP2006237393A (ja) | 2006-09-07 |
JP4814532B2 true JP4814532B2 (ja) | 2011-11-16 |
Family
ID=37044696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005051686A Active JP4814532B2 (ja) | 2005-02-25 | 2005-02-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4814532B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5367332B2 (ja) * | 2008-09-29 | 2013-12-11 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
JP2013038319A (ja) * | 2011-08-10 | 2013-02-21 | Showa Denko Kk | 炭化珪素半導体装置及びその製造方法 |
US20160013276A1 (en) * | 2013-04-12 | 2016-01-14 | Sharp Kabushiki Kaisha | Nitride semiconductor device |
JP6584880B2 (ja) * | 2015-09-11 | 2019-10-02 | 株式会社東芝 | 半導体装置 |
JP6584879B2 (ja) * | 2015-09-11 | 2019-10-02 | 株式会社東芝 | 半導体装置 |
DE102017100109A1 (de) * | 2017-01-04 | 2018-07-05 | Infineon Technologies Ag | Halbleitervorrichtung und verfahren zum herstellen derselben |
JP7259609B2 (ja) * | 2019-07-17 | 2023-04-18 | 株式会社デンソー | 半導体装置 |
EP4131342A4 (en) * | 2020-03-27 | 2024-04-17 | Shindengen Electric Manufacturing Co., Ltd. | WIDE BAND GAP SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING WIDE BAND GAIN SEMICONDUCTOR DEVICE |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04206741A (ja) * | 1990-11-30 | 1992-07-28 | Toshiba Corp | ショットキ接合の形成方法 |
JPH0541379A (ja) * | 1991-08-05 | 1993-02-19 | Hitachi Ltd | 成膜装置 |
JP2000174293A (ja) * | 1998-12-03 | 2000-06-23 | Global Alliance Kk | ショットキーバリア半導体装置及びその製造方法 |
JP3512659B2 (ja) * | 1998-12-28 | 2004-03-31 | シャープ株式会社 | 窒化物系iii−v族化合物半導体装置 |
-
2005
- 2005-02-25 JP JP2005051686A patent/JP4814532B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006237393A (ja) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4814533B2 (ja) | 半導体装置およびその製造方法 | |
JP4814532B2 (ja) | 半導体装置およびその製造方法 | |
EP1349202B1 (en) | Semiconductor device and method of manufacturing the same | |
JP4858791B2 (ja) | 半導体装置およびその製造方法 | |
US8105927B2 (en) | Method for manufacturing ion implantation mask, and method for manufacturing silicon carbide semiconductor device | |
JP3890311B2 (ja) | 半導体装置およびその製造方法 | |
EP1962347A1 (en) | Schottky barrier diode and method for using the same | |
US20140252376A1 (en) | Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device | |
JP2006024880A (ja) | 半導体装置及びその製造方法 | |
WO2013150889A1 (ja) | 炭化珪素半導体装置の製造方法 | |
US9768260B2 (en) | Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby | |
US9269579B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5401356B2 (ja) | 半導体装置の製造方法 | |
JP4379305B2 (ja) | 半導体装置 | |
JP2010129585A (ja) | 半導体装置の製造方法 | |
JP2008147294A (ja) | 電子デバイス | |
JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP5709333B2 (ja) | 半導体装置 | |
JP5419922B2 (ja) | 半導体装置 | |
JP2015198131A (ja) | 炭化珪素半導体装置の製造方法 | |
JPH0864800A (ja) | 炭化珪素半導体素子 | |
JP6648574B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5324076B2 (ja) | 窒化物半導体用ショットキー電極および窒化物半導体装置 | |
JP5562211B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2011176183A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4814532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |