JP4810898B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4810898B2 JP4810898B2 JP2005189112A JP2005189112A JP4810898B2 JP 4810898 B2 JP4810898 B2 JP 4810898B2 JP 2005189112 A JP2005189112 A JP 2005189112A JP 2005189112 A JP2005189112 A JP 2005189112A JP 4810898 B2 JP4810898 B2 JP 4810898B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- conductor pattern
- pattern
- insulating substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
ここで、パワー半導体モジュールの一般的なパッケージ構造を図5に示す。図において、1はモジュールの支持板を兼ねた放熱用金属ベース、2はアルミナなどのセラミック板3の表,裏両面に導体パターン(銅箔)4,5を形成して前記金属ベース1に載置接合した絶縁基板(例えばDirect Copper Bonding基板)、6は絶縁基板2の主面側に形成した導体パターン(回路パターン)4にマウントした半導体チップ(例えばIGBT(Insulated Gate-Bipolar Transistor))、7は半導体チップ6の上面側電極(エミッタ,ゲート)とこれに対応する主面側の回路パターンとの間に配線したワイヤリード、8は外囲樹脂ケース、9はヒートシンク(放熱フィン)であり、通電に伴い半導体チップ6に生じた発熱は絶縁基板2,金属ベース1を伝熱経路としてヒートシンク9に伝熱して系外に放熱される。
西村,望月,高橋,「新絶縁基板を用いた次世代IGBTモジュール技術」,富士時報,富士電機ホールディングス株式会社,平成16年9月10日,第77巻,第5号,p.321−325
これに対し、現状では半導体モジュールのパッケージ小形化の要求から絶縁基板の外形サイズが制約されることに加えて、従来構造の絶縁基板は主面側の導体パターン4が、半導体チップ6をマウントするパターンとワイヤ7を接続するパターンとに分けてセラミック板3の面上に分散形成されていることから、半導体チップに生じた熱流束の面方向への広がりが制限を受けるようになる。
ここで、絶縁基板2の主面側に形成した導体パターンは、図示のように上アームと下アームのIGBT6a,FWD6bを組別に分けてマウントするパターン4a,4bと、前記の各端子に対応するリード接続用の配線用パターン4c,4d,4eと切り離してセラミック板3の面上にパターン形成されている。
このために、半導体チップ(IGBT6a,FWD6b)からの熱流束は、パターン4a,4bの投影面積,輪郭形状に規制されて絶縁基板2の面方向へ十分に広がることができず、このままでは非特許文献1に述べられている熱抵抗の低減,熱放散性の向上効果を十分に発揮させることが困難となる。
(1)前記各項の半導体装置において、前記主面導体パターンと導電接続する配線用パターンは、その絶縁層に形成したスルーホールを介して前記主面導体パターンに接続されている(請求項2)。
また、本発明によれば、セラミック基板の両面に、このセラミック基板より厚い主面導体パターンおよび導体パターンが形成されてなり、この主面導体パターンにIGBTがマウントされた絶縁基板と、前記IGBTの上面電極とリード配線されている、前記主面導体パターン上に絶縁層を介して層設された複数の配線用パターンと、を備え、全ての前記配線用パターンが前記主面導体パターン上に層設されていることを特徴とする半導体装置とする(請求項3)。
また、配線用パターンはセラミック絶縁層を介して絶縁基板の主面側に層設することで、そのセラミック絶縁層が補強材の役目を果たして絶縁基板の剛性,強度を高めることができてパッケージの信頼性が向上する。
加えて、前記の絶縁層を噴射成膜法(エアロゾルデポジッション法)により形成することで、基板との一体性を高めて信頼性,放熱性がより一層向上する。
さらに、前記の配線用パターンを導体箔として絶縁層の上面からはみ出すように延長して形成し、この延長部分を外部端子として使用するようにしたことで、外囲ケースの外部端子が不要となって部品点数の削減とともに、パッケージをコンパクトに構成できる。
ここで、前記の配線用パターン4c〜4eは、絶縁基板2と同様な工法でセラミック絶縁層11の上面にあらかじめ成膜しておき、このセラミック絶縁層11を半導体モジュールの組立工程に合わせて次記のような接合方法で絶縁基板2の主面に層設することができる。すなわち、セラミック絶縁層11の裏面には、あらかじめ絶縁基板2の裏面側導体パターン5と同様な工法で銅箔を成膜するか、もしくはメタライズしておき、絶縁基板2の主面に半導体チップをマウントする工程で、同時にセラミック絶縁層11をろう付けする。あるいは、絶縁基板2の製造工程でセラミック絶縁層11を接合する。
また、図1に戻って、図示実施例では配線用パターン4fをセラミック絶縁層11とともに主面導体パターン4aと4bの間に跨がって層設した上で、セラミック絶縁層11に形成したスルーホール12を介して配線用パターン4fを下アーム(図6(b)の等価回路参照)に対応する主面導体パターン4bに導電接続するようにしている。
図4(a),(b)において、絶縁基板2に対してその主面側にはセラミック基板3の面域に主面導体パターン(銅箔)4aが形成され、その導体パターン4aの中央には半導体チップとしてIGBT6aがマウントされている。また、導体パターン4aの周縁部には半導体チップの上面電極(半導体チップがIGBTの場合はエミッタ電極,ゲート電極、半導体チップがFWDである場合にはカソード)に対応する配線用パターン4d,4eがセラミック絶縁層11を介して層設されている。ここで、配線用パターン4d,4eはIGBT6aを中央にしてその左右両側に対向する辺に振り分けて平行に設けられており、外部端子10(E,C,G)は配線用パターン4d,4eのパターンエンドと対向する絶縁基板2の上辺側に一列に並べて設けられている。そして、各配線用パターン4d,4eとIGBT6aの上面電極(エミッタ電極,ゲート電極)との間にワイヤリード7を配線している。
なお、配線用パターン4d,4eの形成方法,および外囲ケース8(図5参照)への組み付け等については実施例1と同様であって説明を省略する。また、配線用パターン4d,4eを実施例3と同様に導体箔(銅箔あるいはアルミ箔)として絶縁層11の上面から側方へはみ出すように延長して形成し、この導体箔のはみ出し延長部分を上方に起立させて外部端子として使用することも可能である。
また、上述の各実施例は、いずれも図4で述べた構成の半導体モジュール(半導体チップをマウントした絶縁基板2を放熱用金属ベース1に載置)への適用について述べたが、これに限定されるものではなく、例えば半導体チップをリードフレームにマウントしてその周域を樹脂で封止した上で、放熱フィンに直付けするようにした樹脂封止型パッケージに適用しても同様な効果を奏することができる。
2 絶縁基板
3 セラミック板
4 主面側導体パターン
4a,4b 主面導体パターン
4c〜4f 配線用パターン
6 半導体チップ
6a IGBT
6b FWD
7 リードワイヤ
8 外囲ケース
10 外部端子
11 セラミック絶縁層
12 スルーホール
13 リボン状リード
Claims (3)
- 半導体チップがマウントされた主面導体パターンを有する絶縁基板と、
前記半導体チップの上面電極とリード配線されている、前記主面導体パターン上に絶縁層を介して層設された複数の配線用パターンと、を備え、
全ての前記配線用パターンが、それぞれセラミック絶縁層の上面に形成され、該セラミック絶縁層のメタライズされた裏面を前記主面導体パターンにろう付けして層設されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記主面導体パターンと導電接続する配線用パターンは、その絶縁層に形成したスルーホールを介して前記主面導体パターンに接続されていることを特徴とする半導体装置。
- セラミック基板の両面に、このセラミック基板より厚い主面導体パターンおよび導体パターンが形成されてなり、この主面導体パターンにIGBTがマウントされた絶縁基板と、
前記IGBTの上面電極とリード配線されている、前記主面導体パターン上に絶縁層を介して層設された複数の配線用パターンと、を備え、
全ての前記配線用パターンが前記主面導体パターン上に層設されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189112A JP4810898B2 (ja) | 2005-06-29 | 2005-06-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189112A JP4810898B2 (ja) | 2005-06-29 | 2005-06-29 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010112826A Division JP5477157B2 (ja) | 2010-05-17 | 2010-05-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007012726A JP2007012726A (ja) | 2007-01-18 |
JP4810898B2 true JP4810898B2 (ja) | 2011-11-09 |
Family
ID=37750871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005189112A Active JP4810898B2 (ja) | 2005-06-29 | 2005-06-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4810898B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179205A1 (en) * | 2012-05-29 | 2013-12-05 | Visic Technologies Ltd. | Semiconductor die package |
JP7054429B2 (ja) * | 2019-03-13 | 2022-04-14 | 日亜化学工業株式会社 | 発光装置、発光モジュール及びその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2502306B2 (ja) * | 1987-04-14 | 1996-05-29 | 住友電気工業株式会社 | 集積回路パツケ−ジ |
JPH01212455A (ja) * | 1988-02-19 | 1989-08-25 | Fujitsu Ltd | 電子部品用基体 |
JPH0281459A (ja) * | 1988-09-16 | 1990-03-22 | Sumitomo Electric Ind Ltd | Icパッケージ |
JP2682307B2 (ja) * | 1991-11-13 | 1997-11-26 | 日本電気株式会社 | 半導体集積回路の実装方法 |
JP2656416B2 (ja) * | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
JP2725954B2 (ja) * | 1992-07-21 | 1998-03-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH0878619A (ja) * | 1994-09-07 | 1996-03-22 | Hitachi Ltd | 電力用半導体装置 |
JPH08125117A (ja) * | 1994-10-19 | 1996-05-17 | Sanyo Electric Co Ltd | 混成集積回路装置およびその製造方法 |
JP3429921B2 (ja) * | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
JP3784185B2 (ja) * | 1999-01-08 | 2006-06-07 | 京セラ株式会社 | 電子部品搭載用配線基板 |
JP2003023137A (ja) * | 2001-07-09 | 2003-01-24 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
JP3941728B2 (ja) * | 2003-04-07 | 2007-07-04 | 富士電機ホールディングス株式会社 | 電力用半導体装置 |
JP4491214B2 (ja) * | 2003-09-29 | 2010-06-30 | 富士通株式会社 | キャパシタ素子 |
-
2005
- 2005-06-29 JP JP2005189112A patent/JP4810898B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007012726A (ja) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5975180B2 (ja) | 半導体モジュール | |
US8324726B2 (en) | Semiconductor device, electrode member and electrode member fabrication method | |
EP3107120B1 (en) | Power semiconductor module | |
KR101388737B1 (ko) | 반도체 패키지, 반도체 모듈, 및 그 실장 구조 | |
JP6120704B2 (ja) | 半導体装置 | |
JP5369798B2 (ja) | 半導体装置およびその製造方法 | |
JP5136343B2 (ja) | 半導体装置 | |
JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
JP2010129867A (ja) | 電力用半導体装置 | |
JP6862896B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2019071412A (ja) | チップパッケージ | |
KR102228945B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
JP5477157B2 (ja) | 半導体装置 | |
JP6948855B2 (ja) | パワー半導体装置及びそれを用いた電力変換装置 | |
JP5857468B2 (ja) | 半導体装置 | |
JP4810898B2 (ja) | 半導体装置 | |
JP2008300627A (ja) | 半導体装置 | |
JP5429413B2 (ja) | 半導体装置 | |
JP5177174B2 (ja) | 半導体装置 | |
JP5682511B2 (ja) | 半導体モジュール | |
KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
JP2004048084A (ja) | 半導体パワーモジュール | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP2006294729A (ja) | 半導体装置 | |
JP2003347507A (ja) | 半導体パワーデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4810898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |