KR101388737B1 - 반도체 패키지, 반도체 모듈, 및 그 실장 구조 - Google Patents

반도체 패키지, 반도체 모듈, 및 그 실장 구조 Download PDF

Info

Publication number
KR101388737B1
KR101388737B1 KR1020120037745A KR20120037745A KR101388737B1 KR 101388737 B1 KR101388737 B1 KR 101388737B1 KR 1020120037745 A KR1020120037745 A KR 1020120037745A KR 20120037745 A KR20120037745 A KR 20120037745A KR 101388737 B1 KR101388737 B1 KR 101388737B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
connection terminal
terminal
connection terminals
bonded
Prior art date
Application number
KR1020120037745A
Other languages
English (en)
Other versions
KR20130115456A (ko
Inventor
김광수
이영기
서범석
엄기주
이석호
곽영훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120037745A priority Critical patent/KR101388737B1/ko
Priority to CN2012102152226A priority patent/CN103378048A/zh
Priority to US13/550,067 priority patent/US20130270689A1/en
Publication of KR20130115456A publication Critical patent/KR20130115456A/ko
Application granted granted Critical
Publication of KR101388737B1 publication Critical patent/KR101388737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/414—Connecting portions
    • H01L2224/4141—Connecting portions the connecting portions being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 발열로 인해 집적화가 어려운 전력 반도체 소자들의 패키지화 및 모듈화할 수 있는 반도체 패키지와 이를 이용한 반도체 패키지 모듈, 및 그 기판에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 반도체 패키지는, 편평한 판 형태로 형성되는 공통 접속 단자; 상기 공통 단자의 양면에 각각 접합되는 제1, 제2 전자 소자; 편평한 판 형태로 형성되어 상기 제1 전자 소자에 접합되는 제1, 제2 접속 단자; 및 편평한 판 형태로 형성되고 상기 제2 전자 소자에 접합되는 제3 접속 단자;를 포함할 수 있다.

Description

반도체 패키지, 반도체 모듈, 및 그 실장 구조{SEMICONDUCTOR PACKAGE, SEMICONDUCTOR MODULE, AND MOUNTING STRUCTURE THEREOF}
본 발명은 반도체 패키지와 이를 이용한 반도체 패키지 모듈, 및 그 실장 구조에 관한 것으로, 더욱 상세하게는 발열로 인해 집적화가 어려운 전력 반도체 소자들의 패키지화 및 모듈화가 가능한 반도체 패키지와 이를 이용한 반도체 패키지 모듈, 및 그 실장 구조에 관한 것이다.
최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다.
이에 따라 전자 소자 자체의 크기를 줄이는 방법 외에도 최대한 많은 소자와 도선을 정해진 공간 내에 설치하는 방법이 반도체 패키지 설계에 있어 중요한 과제가 되고 있다.
한편, 전력용 반도체 소자의 경우, 구동 시 대량의 열이 발생한다. 이러한 고열은 전자 제품의 수명과 작동에 영향을 주기 때문에 패키지의 방열 문제 또한 중요한 이슈가 되고 있다.
이를 위해 종래의 전력 반도체 패키지는 전력소자와 제어소자를 회로기판의 일면에 모두 실장하고 회로기판의 타면에는 열을 방출하기 위한 방열판을 배치하는 구조를 이용하고 있다.
그러나 이러한 종래의 전력 반도체 패키지는 다음과 같은 문제점이 있었다.
먼저 패키지 소형화에 따라 동일한 공간에 배치된 반도체 소자의 수가 늘어나 패키지의 내부에서 대량의 열이 발생하게 되는데, 방열판이 패키지의 하부에만 배치되는 구조이어서 방열이 효율적으로 이루어질 수 없었다.
또한, 종래의 전력 반도체 패키지는 소자들이 기판의 일면에 평면적으로 배치되기 때문에, 패키지의 크기가 커진다는 단점이 있다.
더하여, 종래의 경우 반도체 패키지 내에 구비되는 소자들 간이나, 각 소자들과 외부 전속 단자와의 배선은 일반적으로 와이어 본딩(wire bonding) 방식으로 이루어지고 있다. 따라서 반도체 패키지를 몰딩하는 과정에서 본딩 와이어에 가해지는 물리적인 압력에 의해 본딩 와이어가 변형되거나 파손되는 경우가 발생되고 있다. 또한 반도체 패키지 구동 시 발생되는 열에 의해 본딩 와이어와 소자 사이의 접합 부분에 박리가 발생될 수 있어 장기적인 사용 시 신뢰성에 문제가 있다.
따라서 작은 크기를 가지면서도 방열 특성이 좋은 반도체 패키지가 요구되고 있다.
한국특허공개공보 제1998-0043254호
본 발명은 소형이면서도 방열 특성이 좋은 반도체 패키지와 이를 이용한 반도체 패키지 모듈, 및 그 실장 구조를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 본딩 와이어를 이용하지 않는 반도체 패키지와 이를 이용한 반도체 패키지 모듈, 및 그 실장 구조를 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따른 반도체 패키지는, 편평한 판 형태로 형성되는 공통 접속 단자; 상기 공통 단자의 양면에 각각 접합되는 제1, 제2 전자 소자; 편평한 판 형태로 형성되어 상기 제1 전자 소자에 접합되는 제1, 제2 접속 단자; 및 편평한 판 형태로 형성되고 상기 제2 전자 소자에 접합되는 제3 접속 단자;를 포함하며, 상기 제1, 제2 접속 단자의 외측과 상기 제3 접속 단자의 외측 중 적어도 어느 한 곳에는 방열을 위한 베이스 기판이 배치되고, 상기 베이스 기판과 상기 접속 단자들 사이에는 절연층이 개재될 수 있다.
본 실시예에 있어서 상기 제1 전자 소자는 전력 반도체 소자이고, 상기 제2 전자 소자는 다이오드 소자일 수 있다.
본 실시예에 있어서 상기 공통 접속 단자는 컬렉터 단자이고, 상기 제1 접속 단자는 게이트 단자, 상기 제2 접속 단자는 에미터 단자, 상기 제3 접속 단자는 애노드 단자일 수 있다.
본 실시예에 있어서 상기 공통 접속 단자, 상기 제1 접속 단자, 상기 제2 접속 단자, 및 상기 제3 접속 단자는 서로 나란하게 배치될 수 있다.
본 실시예에 있어서 상기 공통 접속 단자, 상기 제1 접속 단자, 상기 제2 접속 단자, 및 상기 제3 접속 단자는 모두 동일한 방향을 따라 돌출되도록 배치될 수 있다.
삭제
삭제
본 실시예에 따른 반도체 패키지는, 상기 제1, 제2 전자 소자들을 밀봉하는 몰딩부를 더 포함하는 반도체 패키지.
본 실시예에 있어서 상기 베이스 기판은, 적어도 한 면이 상기 몰딩부의 외부로 노출될 수 있다.
또한 본 발명의 실시예에 따른 반도체 패키지는, 상호 적층되는 제1, 제2 전자 소자; 상기 제1, 제2 전자 소자 사이에 개재되어 상기 제1, 제2 전자 소자와 전기적으로 연결되는 공통 접속 단자; 상기 제1, 제2 전자 소자의 외측에 접합되는 다수의 개별 접속 단자;를 포함하며, 상기 공통 접속 단자와 상기 다수의 개별 접속 단자들은, 편평한 판 형태로 형성되어 서로 나란하게 배치되고, 상기 개별 접속 단자들의 외측 중 적어도 어느 한 곳에는 방열을 위한 베이스 기판이 배치되며, 상기 베이스 기판과 상기 개별 접속 단자들 사이에는 절연층이 개재될 수 있다.
본 실시예에 있어서 상기 공통 접속 단자와 상기 다수의 개별 접속 단자들은, 모두 동일한 방향을 따라 돌출되도록 배치될 수 있다.
삭제
또한 본 발명의 실시예에 따른 반도체 패키지는, 상호 적층되는 제1, 제2 전자 소자; 상기 제1, 제2 전자 소자의 사이 및 상기 제1, 제2 전자 소자의 외측에 접합되는 다수의 외부 접속 단자들; 상기 외부 접속 단자들의 외측 중 적어도 어느 한 곳에 배치되는 베이스 기판; 및 상기 베이스 기판과 상기 외부 접속 단자들 사이에 개재되는 절연층;을 포함하며, 상기 외부 접속 단자들은 편평한 판 형태로 형성되어 적어도 한 면이 상기 전자 소자들의 전극에 면접촉하며 접합될 수 있다.
또한 본 발명의 실시예에 따른 반도체 패키지 실장 구조는, 편평한 판 형태로 형성되는 공통 접속 단자, 상기 공통 단자의 양면에 각각 접합되는 제1, 제2 전자 소자, 편평한 판 형태로 형성되어 상기 제1 전자 소자에 접합되는 제1, 제2 접속 단자, 및 편평한 판 형태로 형성되고 상기 제2 전자 소자에 접합되는 제3 접속 단자를 포함하는 적어도 하나의 반도체 패키지; 및 상기 제1, 제2, 제3, 접속 단자와 상기 공통 접속 단자가 각각 접합되는 제1, 제2, 제3 전극 패드와 공통 전극 패드 및 상기 제2 전극 패드와 상기 제3 전극 패드를 전기적으로 연결하는 연결 패드를 구비하는 기판;을 포함하며, 상기 반도체 패키지의 상기 제2 접속 단자와 상기 제3 접속 단자는 상기 기판의 상기 연결 패드에 의해 전기적으로 연결될 수 있다.
또한 본 발명의 실시예에 따른 반도체 패키지 모듈은, 상기한 적어도 하나의 반도체 패키지; 및 상기 반도체 패키지의 양면에 배치되어 상기 반도체 패키지와 면접촉하는 방열 부재;를 포함할 수 있다.
본 실시예에 있어서 상기 반도체 패키지는 상기 접속 단자들의 외측 중 적어도 어느 한 곳에는 방열을 위한 베이스 기판이 배치되고, 상기 방열 부재는 상기 베이스 기판과 면접촉하도록 배치될 수 있다.
본 실시예에 있어서 상기 방열 부재는, 히트 싱크일 수 있다.
본 실시예에 있어서 상기 방열 부재는, 내부에 유로가 형성된 수냉식 쿨링 부재일 수 있다.
본 발명에 따른 반도체 패키지는 본딩 와이어를 이용하지 않고, 판 형태의 외부 접속 단자가 소자의 전극에 면접촉하며 접합된다. 따라서, 본딩 와이어를 이용하는 종래에 비해 접합 신뢰성을 확보할 수 있으며, 몰딩부를 형성하는 과정 등에서 본딩 와이어의 형태가 변형되는 등의 문제를 해소할 수 있으므로 제조 과정에서 불량이 발생하는 것을 최소화할 수 있다.
또한 본 발명에 따른 반도체 패키지는 종래와 같이 에미터(emitter) 단자와 애노드(anode) 단자를 전기적으로 연결하기 위한 부가적인 구성을 포함하지 않으며, 전자 소자와 외부 접속 단자들을 반복적으로 적층하는 공정만으로 제조가 가능하다. 따라서 종래에 비해 제조가 용이하고, 제조 시간과 제조 비용을 최소화할 수 있다.
또한 본 발명에 따른 반도체 패키지는 적층된 소자들의 양면에 베이스 기판이 배치되는 양면 방열 구조가 적용된다. 그리고 열 전도도가 매우 높은 재료를 사용하여 전자 소자와 베이스 기판 간의 열 전달 경로를 구성한다. 또한 외부 접속 단자 상에 직접 베이스 기판이 배치되므로 전자 소자와 베이스 기판 간의 거리를 최소화할 수 있다. 그리고 방열 부재를 이용하여 다수의 반도체 패키지들을 하나의 모듈로 구성할 수 있다.
따라서 종래에 비해 매우 향상된 방열 특성을 얻을 수 있으므로 반도체 패키지의 장기적인 신뢰성을 확보할 수 있다.
더하여, 본 발명에 따른 반도체 패키지는 전자 소자들을 하나의 평면상에 배치하는 구조가 아닌, 순차적으로 적층하여 배치하는 구조로 구성된다. 그리고 종래와 같이 소자들과 외부 접속 단자를 전기적으로 연결하기 위한 본딩 와이어 등이 생략되므로 패키지의 크기를 보다 작게 형성할 수 있다.
따라서, 소자의 실장 면적이 최소화할 수 있으므로 소형화/고집적화가 요구되는 다양한 전자 기기에 용이하게 적용될 수 있다.
도 1a는 본 발명의 실시예에 따른 반도체 패키지를 개략적으로 나타내는 사시도.
도 1b는 도 1a에 도시된 반도체 패키지를 투시하여 도시한 사시도.
도 2는 도 1의 A-A'에 따른 단면도.
도 3은 도 1의 B-B'에 따른 단면도.
도 4는 도 1의 분해 사시도.
도 5는 본 실시예에 따른 기판을 개략적으로 도시한 사시도.
도 6은 본 실시예에 따른 반도체 패키지와 기판을 도시한 사시도.
도 7은 도 6의 반도체 패키지와 기판이 결합된 상태를 도시한 사시도.
도 8은 본 발명의 실시예에 따른 반도체 패키지 모듈을 개략적으로 나타내는 사시도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1a는 본 발명의 실시예에 따른 반도체 패키지를 개략적으로 나타내는 사시도이고, 도 1b는 도 1a에 도시된 반도체 패키지를 투시하여 도시한 사시도이다. 또한 도 2는 도 1의 A-A'에 따른 단면도이고, 도 3은 도 1의 B-B'에 따른 단면도이며, 도 4는 도 1의 분해 사시도이다.
도 1a 내지 도 4를 참조하면, 본 실시예에 따른 반도체 패키지(100)는 전자 소자(10), 외부 접속 단자(20), 베이스 기판(60), 및 몰딩부(70)를 포함하여 구성될 수 있다.
전자 소자(10)는 수동 소자와 능동 소자 등과 같은 다양한 소자들을 포함할 수 있다. 특히 본 실시예에 따른 전자 소자(10)는 제1 전자 소자(12, 예컨대 전력 반도체 소자)와 제2 전자 소자(14, 예컨대 다이오드 소자)를 포함할 수 있다. 여기서 제1 전자 소자(12)인 전력 반도체 소자(12)는 절연된 게이트 바이폴라 트랜지스터(Insulated - gate bipolar Transistor; IGBT)일 수 있으며, 제2 전자 소자(14)인 다이오드는 고속 회복 다이오드(Fast Recovery Diode; FRD)일 수 있다.
즉, 본 실시예에 따른 반도체 패키지(100)는 전력 반도체 소자(12)와, 전력 반도체 소자(12)의 전류 입력 전극 및 전류 출력 전극간에 접속되는 다이오드 소자(14)를 구비하는 전력 반도체 패키지(100)일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
또한 본 실시예에 따른 전자 소자(10)에는 각각 다수의 전극이 형성될 수 있다. 구체적으로, 전력 반도체 소자(12)는 일면에 게이트(gate) 전극(12a)과 에미터(emitter) 전극(12b)이 형성되고 타면에 컬렉터(collector) 전극(12c)이 형성될 수 있다. 또한 다이오드 소자(14)는 일면에 캐소드(cathode) 전극(14a)이 형성되고, 타면에 애노드(anode) 전극(14b)이 형성될 수 있다.
특히 본 실시예에 따른 전자 소자들(10)은 상호 적층되는 형태로 배치된다. 즉, 본 실시예에 따른 반도체 패키지(100)는 평면상에 전자 소자들(10)이 배치되지 않고, 전력 반도체 소자(12)의 타면에 다이오드 소자(14)의 일면이 대향하도록 적층되며 배치된다.
이때, 전력 반도체 소자(12)와 다이오드 소자(14)는 후술되는 공통 접속 단자인 컬렉터 접속 단자(28)의 양면에 각각 접합되며 적층된다.
외부 접속 단자(20)는 다수개가 구비되며, 모두 편평한 판 형상의 금속 플레이트로 형성될 수 있다. 따라서, 본 실시예에 따른 외부 접속 단자(20)는 각 전자 소자들(10)의 양면에 면접촉하며 각 전자 소자들(10)의 전극(12a~12c, 14a~14b)에 접합될 수 있다.
본 실시예에 따른 외부 접속 단자(20)는 개별 접속 단자인 제1, 제2, 제3 접속 단자(22, 24, 26)와, 공통 접속 단자(28)를 포함할 수 있다. 여기서 제1 접속 단자(22)는 게이트 전극(12a)에 연결되는 게이트 접속 단자(22)일 수 있고, 제2 접속 단자(24)는 에미터 전극(12b)에 연결되는 에미터 접속 단자(24)일 수 있으며, 제3 접속 단자(26)는 애노드 전극(14b)에 연결되는 애노드 접속 단자(26)일 수 있다. 또한 공통 접속 단자(28)는 컬렉터 전극(12c)에 연결되는 컬렉터 접속 단자(28)일 수 있다.
또한, 컬렉터 접속 단자(28)는 일면이 전력 반도체 소자(12)의 컬렉터 전극(12c)에 접합되고, 타면이 다이오드 소자(14)의 캐소드 전극(14a)에 접합된다. 즉 컬렉터 접속 단자(28)는 전력 반도체 소자(12)와 다이오드 소자(14) 사이에 개재되는 형태로 배치되며 접합된다.
이에 따라, 전력 반도체 소자(12)의 컬렉터 전극(12c)과 다이오드 소자(14)의 캐소드 전극(14a)은 컬렉터 접속 단자(28)에 의해 서로 전기적으로 연결되고, 컬렉터 접속 단자(28)를 공유하며 외부와 전기적으로 연결된다.
외부 접속 단자(20)들은 다수개가 편평한 판 형태로 형성되어 서로 나란하게 배치될 수 있다. 또한 도면에 도시된 바와 같이 본 실시예에서는 공통 접속 단자(28)와 다수의 개별 접속 단자들(22, 24, 26)이 모두 동일한 방향을 따라 돌출되도록 배치되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 외부 접속 단자(20)들 상호 간에 소정의 각도를 갖도록 배치하거나, 서로 다른 방향으로 돌출되도록 배치하는 등 편평한 판 형태의 외부 접속 단자(20)들이 전자 소자들(10)과 면접촉하며 전자 소자들(10)과 접합될 수만 있다면 필요에 따라 다양한 형태로 배치될 수 있다.
외부 접속 단자(20)는 구리(Cu)나 알루미늄(Al) 등의 재질로 형성될 수 있으나, 본 발명이 이이 한정되는 것은 아니다.
베이스 기판(60)은 개별 접속 단자들(22, 24, 26)의 외측 중 적어도 어느 한 곳에 배치되어 전자 소자들(10)로부터 발생되는 열을 외부로 방출한다.
베이스 기판(60)은 열을 효과적으로 외부로 방출하기 위해 금속 재질로 형성될 수 있다. 여기서, 베이스 기판(60)으로는 비교적 저가로 손쉽게 이용할 수 있을 뿐만 아니라 열전도 특성이 우수한 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 그라파이트(graphite) 등과 같이 금속이 아니더라도 열 전도 특성이 우수한 재질이라면 다양하게 이용될 수 있다.
또한 본 실시예에 따른 반도체 패키지(100)는, 베이스 기판(60)과 외부 접속 단자(20)들이 전기적으로 연결되어 단락되는 것을 방지하기 위해 베이스 기판(60)과 외부 접속 단자(20)들 사이에는 절연층(65)이 개재될 수 있다.
절연층(65)은 열 전도도가 높고, 베이스 기판(60)과 외부 접속 단자(20)들을 상호 접합하여 견고하게 고정시킴과 동시에, 상호 간에 전기적으로 절연시킬 수 있는 재질이라면 다양하게 이용될 수 있다. 예컨대 절연층(65)은 에폭시 수지 등과 같은 절연성의 접착제에 의해 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
몰딩부(70)는 전자 소자들(10)과, 소자들(10)에 접합된 외부 접속 단자(20)들의 일부를 덮으며 밀봉하는 형태로 형성되어 외부 환경으로부터 전자 소자들(10)을 보호한다. 또한 전자 소자들(10)을 외부에서 둘러싸며 전자 소자들(10)을 고정시킴으로써 외부의 충격으로부터 전자 소자들(10)을 안전하게 보호한다.
이러한 본 실시예에 따른 몰딩부(70)는 베이스 기판(60)의 적어도 일면이 외부에 노출되도록 형성된다. 즉, 베이스 기판(60)의 전체가 아닌, 일부분을 덮는 형태로 형성될 수 있다.
이로 인해, 본 실시예에 따른 반도체 패키지(100)는, 몰딩부(70)에 의해 대략 직육면체 형상으로 형성되며, 직육면체의 적어도 두 면에는 방열 기판(80)이 외부로 노출될 수 있다.
이러한 몰딩부(70)는 절연성 재료로 형성될 수 있다. 특히 열 전도도가 높은 실리콘 겔(Silicone Gel)이나 열전도성 에폭시(Epoxy), 폴리이미드(ployimide) 등의 재료가 이용될 수 있다.
다음으로 본 실시예에 따른 반도체 패키지(100)의 제조 방법을 설명하기로 한다. 본 실시예에 따른 제조 방법은 도 4를 참조하여 도 4에 도시된 방향을 기준으로 설명하기로 한다.
본 실시예에 따른 반도체 패키지(100) 제조 방법은 먼저 게이트 접속 단자(22)와 에미터 접속 단자(24)를 배치하는 단계가 수행된다.
여기서 게이트 접속 단자(22)와 에미터 접속 단자(24)는 별도의 편평한 바닥(예컨대 지그 등)에 배치될 수 있다. 또한 게이트 접속 단자(22)와 에미터 접속 단자(24)는 외측에 베이스 기판(60)이 부착된 상태로 준비될 수도 있다.
다음으로, 전력 반도체 소자(12)를 플립 칩 본딩(Flip Chip bonding) 방식으로 게이트 접속 단자(22)와 에미터 접속 단자(24) 상에 배치하는 단계가 수행된다.
다음으로 전력 반도체 소자(12) 상에 컬렉터 접속 단자(28)를 배치하는 단계가 수행된다.
다음으로 다이오드 소자(14)의 캐소드 전극(14a)이 컬렉터 접속 단자(28)를 향하도록 다이오드 소자(14)를 컬렉터 접속 단자(28) 상에 배치하는 단계가 수행된다.
다음으로, 다이오드 소자(14)의 상부에 애노드 접속 단자(26)를 배치하는 단계가 수행된다. 이때, 애노드 접속 단자(26)는 외측에 베이스 기판(60)이 접합된 상태로 배치될 수 있다. 그러나 베이스 기판(60) 없이 애노드 접속 단자(26)만이 준비되는 경우, 애노드 접속 단자(또는 게이트, 에미터 접속 단자)의 외측에 베이스 기판(60)을 접합하는 단계가 더 수행될 수 있다.
다음으로, 전자 소자들(10)과 외부 접속 단자(20)들을 접합하는 단계가 수행될 수 있다. 이때 전자 소자들(10)의 각 전극과 각 외부 접속 단자(20)들은 솔더(Solder)나 전기 전도성을 갖는 에폭시 등에 의해 물리적, 전기적으로 접합될 수 있다.
즉 상기한 각각의 단계에서, 전자 소자(10)의 전극들과 각 외부 접속 단자들(20) 사이에 솔더나 전도성 에폭시를 개재 또는 도포한 후, 본 단계에서 이를 일괄적으로 경화시킴으로써 전자 소자들(10)과 외부 접속 단자(20)들을 접합시킬 수 있다.
또한, 소결(Sintering) 등의 방법을 통해 전자 소자들(10)과 외부 접속 단자(20)들을 접합하는 것도 가능하다.
한편, 본 실시예에서는 접합 단계가 최종적으로 한번만 수행되고, 이를 통해 모든 외부 접속 단자(20)들을 일괄적으로 전자 소자들(10)에 접합되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 각 외부 접속 단자(20)가 전자 소자(10)에 배치되는 각 단계에서 접합까지 수행되도록 구성하는 등 필요에 따라 다양하게 적용될 수 있다.
이와 같은 순서로 전자 소자들(10)과 외부 접속 단자(20)들, 및 베이스 기판(60)이 모두 결합되면, 마지막으로 몰딩부(70)를 형성하는 단계가 수행된다.
몰딩부(70)는 외부 접속 단자(20)들과 베이스 기판(60)이 결합된 전자 소자(10)를 금형 내에 배치하고 몰딩 수지 등을 금형 내에 주입하여 형성할 수 있다.
이에 본 실시예에 따른 반도체 패키지(100)를 완성하게 된다.
한편 본 실시예에서는 전력 반도체 소자(12)를 먼저 배치하는 경우를 예로 들었으나, 본 발명이 이에 한정되는 것은 아니며, 다이오드 소자(14)를 먼저 배치하는 것도 가능하다. 이 경우 애노드 접속 단자(26)를 배치하는 단계가 우선적으로 수행될 수 있다.
또한 본 발명에 따른 반도체 패키지 제조 방법은, 전술한 바와 같이 순차적으로 적층하는 방법이 아닌 전력 반도체 소자(12)에 게이트 접속 단자(22)와 에미터 접속 단자(24)를 접합시키는 공정과, 다이오드 소자(14)에 애노드 소자를 접합시키는 공정을 각각 개별적으로 수행한 후, 이들을 컬렉터 접속 단자(28)의 양면에 각각 접합하는 방법을 이용하는 등 다양한 응용이 가능하다.
이상과 같이 구성되는 본 실시예에 따른 반도체 패키지(100)는 다이오드 소자(14)의 애노드 전극(14b)과 전력 반도체 소자(12)의 에미터 전극(12b)이 서로 전기적으로 연결되어야 정상적으로 동작할 수 있다.
이를 위해 종래의 경우, 일반적으로 반도체 패키지의 내부에 애노드 전극(14b)과 에미터 전극(12b)을 서로 전기적으로 연결하기 위한 구성이 부가되었다.
그러나 본 실시예에 따른 반도체 패키지(100)는 패키지 내부에서 애노드 전극(14b)과 에미터 전극(12b)을 서로 연결하지 않고, 반도체 패키지(100)가 실장되는 기판에서 애노드 전극(14b)과 에미터 전극(12b)을 연결하도록 구성된다. 이에 따라 본 실시예에 따른 반도체 패키지(100)는 총 4개의 외부 접속 단자(20)가 외부로 배치된다.
도 5는 본 실시예에 따른 기판을 개략적으로 도시한 사시도이고, 도 6은 본 실시예에 따른 반도체 패키지와 기판을 도시한 사시도이며, 도 7은 도 6의 반도체 패키지와 기판이 결합된 상태를 도시한 사시도이다.
도 5 내지 도 7을 함께 참조하면, 본 실시예에 따른 반도체 패키지(100)가 실장되는 기판(80)은 각각의 외부 접속 단자(20)들이 접합되기 위한 다수의 전극 패드(81)가 형성된다. 구체적으로 전극 패드(81)는 제1, 제2, 제3 전극 패드(82, 84, 86)와 공통 전극 패드(88)를 포함할 수 있다.
본 실시예에서 제1 전극 패드(82)는 제1 접속 단자(22)인 게이트 접속 단자(22)가 접합되는 게이트 전극 패드(82)일 수 있고, 제2 전극 패드(84)는 제2 접속 단자(27)인 에미터 접속 단자(24)가 접합되는 에미터 전극 패드(84)일 수 있으며, 제3 전극 패드(86)는 제3 접속 단자(26)인 애노드 접속 단자(26)가 접합되는 애노드 전극 패드(86)일 수 있다.
또한, 공통 전극 패드(88)는 공통 접속 단자(28)인 컬렉터 접속 단자(28)가 접합되는 컬렉터 전극 패드(88)일 수 있다.
또한 본 실시예에 따른 전극 패드(81)는 제2 전극 패드(84)와 제3 전극 패드(86) 즉 에미터 전극 패드(84)와 애노드 전극 패드(86)를 전기적으로 연결하는 연결 패턴(89)을 포함한다.
이에 따라 기판(80)에 반도체 패키지(100)가 실장되면, 반도체 패키지(100)의 에미터 접속 단자(24)와 애노드 접속 단자(26)는 기판(80)의 연결 패턴(89)에 의해 상호 간에 전기적으로 연결되어 반도체 패키지(100)의 전체 회로를 완성하게 된다.
따라서 본 실시예에 따른 반도체 패키지(100)는 본 실시예에 따른 기판(80)에 실장됨에 따라 정상적으로 동작될 수 있다.
본 실시예에서는 연결 패턴(89)이 기판(80)의 일면에 형성되는 경우를 예로 들었으나 본 발명이 이에 한정되는 것은 아니다. 즉, 다층 기판을 이용하여 기판 내부에 형성된 배선 패턴을 통해 연결 패턴을 형성하거나 기판의 타면을 통해 연결 패턴을 형성하는 등 다양한 응용이 가능하다.
한편 본 실시예에서는 기판(80)의 전극 패드(81) 상에 각 외부 접속 단자(20)들이 접합되며 반도체 패키지(100)가 기판(80)에 실장되는 경우를 예로 들고 있다. 이 경우 솔더 등에 의해 상호 접합될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 응용이 가능하다.
예를 들어, 기판(80)의 각 전극 패드(81) 내에 관통 구멍이나 홈을 형성하고, 반도체 패키지(100)의 외부 접속 단자(20) 끝단이 상기한 관통 구멍이나 홈에 끼워지며 결합되도록 구성할 수도 있다.
또한 기판(80)의 연결 패턴(89)을 생략하고, 별도의 연결 부재(도전성 와이어나 클램프 등)를 이용하여 에미터 접속 단자(24)와 애노드 접속 단자(26)를 전기적으로 연결하도록 구성하는 것도 가능하다.
이상과 같이 구성되는 본 실시예에 따른 반도체 패키지(100)는 본딩 와이어를 이용하지 않고, 판 형태의 외부 접속 단자(20)가 소자(10)의 전극에 면접촉하며 접합된다. 따라서, 본딩 와이어를 이용하는 종래에 비해 접합 신뢰성을 확보할 수 있으며, 몰딩부(70)를 형성하는 과정 등에서 본딩 와이어의 형태가 변형되는 등의 문제를 해소할 수 있으므로 제조 과정에서 불량의 발생을 최소화할 수 있다.
또한 본 실시예에 따른 반도체 패키지(100)는 종래와 같이 에미터 접속 단자(24)와 애노드 접속 단자(26)를 전기적으로 연결하기 위한 부가적인 구성을 포함하지 않으며, 전자 소자(10)와 외부 접속 단자(20)들을 반복적으로 적층하는 공정만으로 제조가 가능하다. 따라서 종래에 비해 제조가 용이하고, 제조 시간과 제조 비용을 최소화할 수 있다.
또한 본 실시예에 따른 반도체 패키지(100)는 적층된 전자 소자(10)의 양면에 베이스 기판(60)이 배치되는 양면 방열 구조가 적용된다. 그리고 열 전도도가 높은 재료를 사용하여 전자 소자(10)와 베이스 기판(60)간의 열 전달 경로를 구성하며, 외부 접속 단자(20) 상에 직접 베이스 기판(60)이 배치되므로 전자 소자(10)와 베이스 기판(60)간의 거리를 최소화할 수 있다.
이에 따라 종래에 비해 매우 향상된 방열 특성을 얻을 수 있으며, 이에 반도체 패키지(100)의 장기적인 신뢰성을 확보할 수 있다.
더하여, 본 실시예에 따른 반도체 패키지(100)는 전자 소자들(10)을 하나의 평면상에 배치하는 구조가 아닌, 순차적으로 적층하여 배치하는 구조로 구성된다. 그리고 종래와 같이 전자 소자들(10)과 외부 접속 단자(20)를 전기적으로 연결하기 위한 본딩 와이어 등이 생략되므로 반도체 패키지(100)의 크기를 보다 작게 형성할 수 있다.
따라서, 소자의 실장 면적이 최소화할 수 있으므로 소형화/고집적화가 요구되는 다양한 전자 기기에 용이하게 적용될 수 있다.
한편, 본 실시예에 따른 반도체 패키지(100)는 단독으로 사용될 수 있으며, 다수 개가 결합되어 하나의 모듈로 이용될 수도 있다.
도 8은 본 발명의 실시예에 따른 반도체 패키지 모듈을 개략적으로 나타내는 사시도로, 반도체 패키지 모듈(200)이 실장되는 기판(80)을 함께 도시하고 있다.
도 8을 참조하면, 본 실시예에 따른 반도체 패키지 모듈(200)은 반도체 패키지(100) 양면에 배치되는 방열 부재(90)를 포함할 수 있다.
방열 부재(90)는 반도체 패키지(100)와 면접촉하도록 배치될 수 있다. 특히, 본 실시예에 따른 방열 부재(90)는 2개로 구성되어 반도체 패키지(100)의 양면에 각각 배치될 수 있다. 이에 2개의 방열 부재(90) 사이에는 하나 이상의 반도체 패키지(100)가 배치될 수 있다.
특히 본 실시예에 따른 방열 부재(90)는 반도체 패키지(100)의 베이스 기판(60)과 접촉하도록 배치될 수 있다. 즉, 반도체 패키지(100)의 외부로 노출된 베이스 기판(60)과, 방열 부재(90)의 내부면은 서로 면접촉하도록 결합된다.
이로 인해, 전자 소자(10)로부터 베이스 기판(60)으로 전달되는 열은 용이하게 방열 부재(90)로 전달되어 외부로 방출될 수 있다.
이러한 방열 부재(90)는 베이스 기판(60) 또는 반도체 패키지(100)로부터 전달되는 열을 외부로 용이하게 방출할 수만 있다면 다양한 형태로 형성될 수 있다.
예를 들어 방열 부재(90)는 공기 중으로 열을 방출하는 히트 싱크(heat sink)일 수 있다. 이 경우 방열 부재(90)의 외부면은 다수의 돌기(예컨대 방열 핀)이나 요철 등이 형성되어 공기와의 접촉 면적을 확장할 수 있다. 또한 방열 부재(90)는 내부에 유로가 형성되고 유로에 흐르는 냉매가 열을 흡수하는 수냉식 쿨링(cooling) 부재일 수 있다. 또한 이들이 복합적으로 적용된 방열 시스템일 수 있다.
한편, 본 실시예에 따른 기판(80)은 반도체 패키지(100)와 대응하는 위치에 각각 연결 패턴(89)을 포함하는 전극 패드들(81)이 다수 개 배치된다. 따라서, 반도체 패키지 모듈(200)이 기판(80)에 실장되는 경우, 다수의 반도체 패키지(100)들이 일괄적으로 기판(80)에 실장될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 반도체 패키지 모듈(200)은 방열 부재(90)를 통해 반도체 패키지(100)의 열을 보다 효과적으로 방출할 수 있다는 이점이 있다. 또한 다수의 반도체 패키지들(100)을 모듈화하여 이용할 수 있으므로 제조 및 이용이 용이하다.
이상에서 설명한 본 실시예들에 따른 반도체 패키지는 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다. 예를 들어, 전술한 실시예들에서는 반도체 패키지가 전체적으로 직육면체 형상으로 형성되는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않는다. 즉, 원통형이나 다각 기둥 형태로 형성하는 등 필요에 따라 다양한 형상으로 형성할 수 있다.
또한, 전술된 실시예들에서는 전력 반도체 패키지의 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 적어도 하나의 전자 소자들이 패키징되는 전자 부품이라면 다양하게 적용될 수 있다.
100: 반도체 패키지
10: 전기 소자
12: 전력 반도체 소자 14: 다이오드 소자
20: 외부 접속 단자
60: 베이스 기판
70: 몰딩부
80: 기판 81: 전극 패드
90: 방열 부재

Claims (18)

  1. 편평한 판 형태로 형성되는 공통 접속 단자;
    상기 공통 단자의 양면에 각각 접합되는 제1, 제2 전자 소자;
    편평한 판 형태로 형성되어 상기 제1 전자 소자에 접합되는 제1, 제2 접속 단자; 및
    편평한 판 형태로 형성되고 상기 제2 전자 소자에 접합되는 제3 접속 단자;
    를 포함하며,
    상기 제1, 제2 접속 단자의 외측과 상기 제3 접속 단자의 외측 중 적어도 어느 한 곳에는 방열을 위한 베이스 기판이 배치되고, 상기 베이스 기판과 상기 접속 단자들 사이에는 절연층이 개재되는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제1 전자 소자는 전력 반도체 소자이고, 상기 제2 전자 소자는 다이오드 소자인 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 공통 접속 단자는 컬렉터 단자이고, 상기 제1 접속 단자는 게이트 단자, 상기 제2 접속 단자는 에미터 단자, 상기 제3 접속 단자는 애노드 단자인 반도체 패키지.
  4. 제 1 항에 있어서, 상기 공통 접속 단자, 상기 제1 접속 단자, 상기 제2 접속 단자, 및 상기 제3 접속 단자는 서로 나란하게 배치되는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 공통 접속 단자, 상기 제1 접속 단자, 상기 제2 접속 단자, 및 상기 제3 접속 단자는 모두 동일한 방향을 따라 돌출되도록 배치되는 반도체 패키지.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 제1, 제2 전자 소자들을 밀봉하는 몰딩부를 더 포함하는 반도체 패키지.
  9. 제 8 항에 있어서, 상기 베이스 기판은,
    적어도 한 면이 상기 몰딩부의 외부로 노출되는 반도체 패키지.
  10. 상호 적층되는 제1, 제2 전자 소자;
    상기 제1, 제2 전자 소자 사이에 개재되어 상기 제1, 제2 전자 소자와 전기적으로 연결되는 공통 접속 단자;
    상기 제1, 제2 전자 소자의 외측에 접합되는 다수의 개별 접속 단자;
    를 포함하며,
    상기 공통 접속 단자와 상기 다수의 개별 접속 단자들은,
    편평한 판 형태로 형성되어 서로 나란하게 배치되고,
    상기 개별 접속 단자의 외측 중 적어도 어느 한 곳에는 방열을 위한 베이스 기판이 배치되며, 상기 베이스 기판과 상기 개별 접속 단자들 사이에는 절연층이 개재되는 반도체 패키지.
  11. 제 10 항에 있어서, 상기 공통 접속 단자와 상기 다수의 개별 접속 단자들은,
    모두 동일한 방향을 따라 돌출되도록 배치되는 반도체 패키지.
  12. 삭제
  13. 상호 적층되는 제1, 제2 전자 소자;
    상기 제1, 제2 전자 소자의 사이 및 상기 제1, 제2 전자 소자의 외측에 접합되는 다수의 외부 접속 단자들;
    상기 외부 접속 단자들의 외측 중 적어도 어느 한 곳에 배치되는 베이스 기판; 및
    상기 베이스 기판과 상기 외부 접속 단자들 사이에 개재되는 절연층;
    을 포함하며,
    상기 외부 접속 단자들은 편평한 판 형태로 형성되어 적어도 한 면이 상기 전자 소자들의 전극에 면접촉하며 접합되는 반도체 패키지.
  14. 편평한 판 형태로 형성되는 공통 접속 단자, 상기 공통 단자의 양면에 각각 접합되는 제1, 제2 전자 소자, 편평한 판 형태로 형성되어 상기 제1 전자 소자에 접합되는 제1, 제2 접속 단자, 및 편평한 판 형태로 형성되고 상기 제2 전자 소자에 접합되는 제3 접속 단자를 포함하는 적어도 하나의 반도체 패키지; 및
    상기 제1, 제2, 제3, 접속 단자와 상기 공통 접속 단자가 각각 접합되는 제1, 제2, 제3 전극 패드와 공통 전극 패드 및 상기 제2 전극 패드와 상기 제3 전극 패드를 전기적으로 연결하는 연결 패드를 구비하는 기판;
    을 포함하며,
    상기 반도체 패키지의 상기 제2 접속 단자와 상기 제3, 접속 단자는 상기 기판의 상기 연결 패드에 의해 전기적으로 연결되는 반도체 패키지 실장 구조.
  15. 제 1 항에 기재된 적어도 하나의 반도체 패키지; 및
    상기 반도체 패키지의 양면에 배치되어 상기 반도체 패키지와 면접촉하는 방열 부재;
    를 포함하는 반도체 패키지 모듈.
  16. 제 15 항에 있어서,
    상기 반도체 패키지는 상기 접속 단자들의 외측 중 적어도 어느 한 곳에는 방열을 위한 베이스 기판이 배치되고, 상기 방열 부재는 상기 베이스 기판과 면접촉하도록 배치되는 반도체 패키지 모듈.
  17. 제 15 항에 있어서, 상기 방열 부재는,
    히트 싱크인 반도체 패키지 모듈.
  18. 제 15 항에 있어서, 상기 방열 부재는,
    내부에 유로가 형성된 수냉식 쿨링 부재인 반도체 패키지 모듈.
KR1020120037745A 2012-04-12 2012-04-12 반도체 패키지, 반도체 모듈, 및 그 실장 구조 KR101388737B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120037745A KR101388737B1 (ko) 2012-04-12 2012-04-12 반도체 패키지, 반도체 모듈, 및 그 실장 구조
CN2012102152226A CN103378048A (zh) 2012-04-12 2012-06-26 半导体封装件、安装结构及半导体封装模块
US13/550,067 US20130270689A1 (en) 2012-04-12 2012-07-16 Semiconductor package, semiconductor module, and mounting structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120037745A KR101388737B1 (ko) 2012-04-12 2012-04-12 반도체 패키지, 반도체 모듈, 및 그 실장 구조

Publications (2)

Publication Number Publication Date
KR20130115456A KR20130115456A (ko) 2013-10-22
KR101388737B1 true KR101388737B1 (ko) 2014-04-25

Family

ID=49324342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037745A KR101388737B1 (ko) 2012-04-12 2012-04-12 반도체 패키지, 반도체 모듈, 및 그 실장 구조

Country Status (3)

Country Link
US (1) US20130270689A1 (ko)
KR (1) KR101388737B1 (ko)
CN (1) CN103378048A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089150B2 (en) * 2006-11-14 2012-01-03 Rinehart Lawrence E Structurally robust power switching assembly
CN104769720B (zh) * 2012-10-23 2018-02-13 奥林巴斯株式会社 摄像装置、内窥镜、半导体装置以及半导体装置的制造方法
KR101890119B1 (ko) 2015-08-17 2018-08-22 주식회사 이노테크 하스트 겸용 오토클레이브 장치
KR101897639B1 (ko) * 2016-08-25 2018-09-12 현대오트론 주식회사 파워 모듈
US10373895B2 (en) 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
KR102008209B1 (ko) * 2018-01-22 2019-08-07 제엠제코(주) 가압형 반도체 패키지
KR102048478B1 (ko) * 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
KR102552077B1 (ko) * 2018-04-23 2023-07-06 현대자동차주식회사 적층형 파워 모듈 및 이의 제조 방법
EP3739624A1 (en) * 2019-05-13 2020-11-18 Infineon Technologies Austria AG Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
US11894347B2 (en) 2019-08-02 2024-02-06 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11462515B2 (en) * 2019-08-02 2022-10-04 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
KR102152014B1 (ko) 2020-03-03 2020-09-04 제엠제코(주) 가압형 반도체 패키지 및 이의 제조방법
CN111739846B (zh) * 2020-05-28 2021-11-16 佛山市国星光电股份有限公司 一种功率模块及功率器件
CN113421862B (zh) * 2021-08-24 2021-11-02 捷捷半导体有限公司 一种芯片封装结构及其制作方法
WO2024053837A1 (ko) * 2022-09-05 2024-03-14 삼성전자주식회사 방열판을 포함하는 전자 장치 및 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP3847676B2 (ja) * 2002-07-15 2006-11-22 三菱電機株式会社 パワー半導体装置
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP2005175163A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュールの冷却構造
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2009043820A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 高効率モジュール
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8987777B2 (en) * 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
DE112012003296B4 (de) * 2011-08-10 2020-03-05 Denso Corporation Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
KR101343199B1 (ko) * 2011-12-07 2013-12-19 삼성전기주식회사 반도체 패키지
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置

Also Published As

Publication number Publication date
KR20130115456A (ko) 2013-10-22
CN103378048A (zh) 2013-10-30
US20130270689A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
EP3107120B1 (en) Power semiconductor module
US20140029201A1 (en) Power package module and manufacturing method thereof
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
US8779603B2 (en) Stacked semiconductor device with heat dissipation
US20090194859A1 (en) Semiconductor package and methods of fabricating the same
JP2019071412A (ja) チップパッケージ
KR20100120006A (ko) 전력 모듈 패키지
KR101388779B1 (ko) 반도체 패키지 모듈
KR101343199B1 (ko) 반도체 패키지
KR20130069108A (ko) 반도체 패키지
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP6248803B2 (ja) パワー半導体モジュール
JP5477157B2 (ja) 半導体装置
KR102362724B1 (ko) 전력 모듈 및 그 제조 방법
JP5987635B2 (ja) パワー半導体モジュール
JP5429413B2 (ja) 半導体装置
CN210379025U (zh) 功率器件封装结构
JP5177174B2 (ja) 半導体装置
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
JP2009231685A (ja) パワー半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP4810898B2 (ja) 半導体装置
CN112397472A (zh) 半导体装置
KR101897304B1 (ko) 파워 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee