JPH01119096A - シールド板内蔵の回路基板 - Google Patents
シールド板内蔵の回路基板Info
- Publication number
- JPH01119096A JPH01119096A JP62276453A JP27645387A JPH01119096A JP H01119096 A JPH01119096 A JP H01119096A JP 62276453 A JP62276453 A JP 62276453A JP 27645387 A JP27645387 A JP 27645387A JP H01119096 A JPH01119096 A JP H01119096A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- ceramic
- shielding electrode
- substrate
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000000919 ceramic Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000007747 plating Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052802 copper Inorganic materials 0.000 abstract description 11
- 239000010949 copper Substances 0.000 abstract description 11
- 238000005260 corrosion Methods 0.000 abstract description 2
- 230000007797 corrosion Effects 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000002452 interceptive effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- NMFHJNAPXOMSRX-PUPDPRJKSA-N [(1r)-3-(3,4-dimethoxyphenyl)-1-[3-(2-morpholin-4-ylethoxy)phenyl]propyl] (2s)-1-[(2s)-2-(3,4,5-trimethoxyphenyl)butanoyl]piperidine-2-carboxylate Chemical compound C([C@@H](OC(=O)[C@@H]1CCCCN1C(=O)[C@@H](CC)C=1C=C(OC)C(OC)=C(OC)C=1)C=1C=C(OCCN2CCOCC2)C=CC=1)CC1=CC=C(OC)C(OC)=C1 NMFHJNAPXOMSRX-PUPDPRJKSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、チューナやＶＴＲ等の電子機器で使用され
る回路基板に関するものであり１時に、信号の漏洩を防
止する為のシールド板内蔵の回路基板に関するものであ
る。
る回路基板に関するものであり１時に、信号の漏洩を防
止する為のシールド板内蔵の回路基板に関するものであ
る。
〔従来の技術及び発明が解決しようとする問題点〕従来
の電子機器の回路基板を８８図に於て説明する。ケース
（転）の内側に回路基板（ロ）が設けられており、様々
な電気部品（転）（ロ）・・・が取付けられている。
の電子機器の回路基板を８８図に於て説明する。ケース
（転）の内側に回路基板（ロ）が設けられており、様々
な電気部品（転）（ロ）・・・が取付けられている。
そして１例えば見損回路■を初めとする高周波を発生す
るよへな回路では、他の回路へ信号が漏洩しないように
金属性のシールド板（２４を立設して他の回路と遮蔽す
る必要がある。然し、近年電子機器の小型化に伴い回路
基板が多層化されることが多くなり、該多層基板の上部
基板と下部基板との間の信号の漏洩が問題視されるよう
になってきた。
るよへな回路では、他の回路へ信号が漏洩しないように
金属性のシールド板（２４を立設して他の回路と遮蔽す
る必要がある。然し、近年電子機器の小型化に伴い回路
基板が多層化されることが多くなり、該多層基板の上部
基板と下部基板との間の信号の漏洩が問題視されるよう
になってきた。
特にセラミックは誘電体であり、これを素材としたセラ
ミック回路基板（以下ｒｃｃｐ基板」と略す）は、ＰＣ
基板と比較して２〜３倍高い誘電性を有するので、−１
鳴シールド°効果を高めなくてはならない。そこで、前
記上部基板と下部基板との夫々の信号が漏洩し干渉しな
いようにする為に解決せられるべき技術的問題点が生じ
てくるのである。
ミック回路基板（以下ｒｃｃｐ基板」と略す）は、ＰＣ
基板と比較して２〜３倍高い誘電性を有するので、−１
鳴シールド°効果を高めなくてはならない。そこで、前
記上部基板と下部基板との夫々の信号が漏洩し干渉しな
いようにする為に解決せられるべき技術的問題点が生じ
てくるのである。
この発明は、上記問題点に鑑入とれを解決するために提
案せられたものであり、セラミック基板上にメッキによ
り被膜された導電層を形成し、該導電層をエツチングす
ることによりｔ極部及び配線部を設けたＣＣＰ基板に於
て、前記ＣＣＰ基板を複数枚積層して多層基板を形成し
、そのｆｆｌ’！された適宜接合面ヘシールド電極層を
設け、更に。
案せられたものであり、セラミック基板上にメッキによ
り被膜された導電層を形成し、該導電層をエツチングす
ることによりｔ極部及び配線部を設けたＣＣＰ基板に於
て、前記ＣＣＰ基板を複数枚積層して多層基板を形成し
、そのｆｆｌ’！された適宜接合面ヘシールド電極層を
設け、更に。
前記セラミック回路基板のスルーホールを介して該シー
ルド電極層とアース端子とを接続したことを特徴とする
シールド板内蔵の［！ｌ！回路基板を提供せんとするも
のである。
ルド電極層とアース端子とを接続したことを特徴とする
シールド板内蔵の［！ｌ！回路基板を提供せんとするも
のである。
この発明は、ｃｃｐ基板を複数枚積層して多層基板を形
成し、その接合面へシールド電極層を設けである。この
シールド電極層は１例えば前記ＣＣＰ基板と同様にメッ
キにて導＃ＩＪＮＪを形成やることもでき、更にスルー
ホールを介して前記ＣＣＰ基板の何れかの面のアース端
子へ接続されている。
成し、その接合面へシールド電極層を設けである。この
シールド電極層は１例えば前記ＣＣＰ基板と同様にメッ
キにて導＃ＩＪＮＪを形成やることもでき、更にスルー
ホールを介して前記ＣＣＰ基板の何れかの面のアース端
子へ接続されている。
依って、前記多層基板の内部にシールド板を内蔵して上
部基板と下部基板とを遮蔽することができ、信号の漏洩
を防止しＳ／Ｎ比を改善することができる。而も−ＣＣ
Ｐ基板であるためスルーホールの形成が容易であり一安
価にシールド電極層を設けることが可能である。
部基板と下部基板とを遮蔽することができ、信号の漏洩
を防止しＳ／Ｎ比を改善することができる。而も−ＣＣ
Ｐ基板であるためスルーホールの形成が容易であり一安
価にシールド電極層を設けることが可能である。
以下、この発明の一実施例を別紙添付図面に従って詳述
する。第１図は本考案の回路基板を示した縦断面図であ
り一複数枚のセラミック基板（１ａ）（１ｂ）が積層さ
れ、夫々の面へメッキを施し導電層（２ａ）（２ｂ）を
設けてｃｃｐ基板（３）を形成している。
する。第１図は本考案の回路基板を示した縦断面図であ
り一複数枚のセラミック基板（１ａ）（１ｂ）が積層さ
れ、夫々の面へメッキを施し導電層（２ａ）（２ｂ）を
設けてｃｃｐ基板（３）を形成している。
前記導電層（２ａ）（２ｂ）は、導電性及び耐蝕性１価
格等を考え銅を使用するを町とし、更にエツチングによ
って各々の回路パターンを設け、必要に応じスルーホー
ル（４）を介して上面の導電層（２ａ）と下面の導電層
（２ｂ）とを導通させている。又、前記セラミック基板
（ｌａ）（ｌｂ）間にはシールド電極層（５）が挾持さ
れて設けである。このシールド電極層（５）は。
格等を考え銅を使用するを町とし、更にエツチングによ
って各々の回路パターンを設け、必要に応じスルーホー
ル（４）を介して上面の導電層（２ａ）と下面の導電層
（２ｂ）とを導通させている。又、前記セラミック基板
（ｌａ）（ｌｂ）間にはシールド電極層（５）が挾持さ
れて設けである。このシールド電極層（５）は。
前記スルーホール（４）及びその近傍を除いてセラミッ
ク基板（ｌａ） （ｌｂ）間の略全面に亘って埋設され
。
ク基板（ｌａ） （ｌｂ）間の略全面に亘って埋設され
。
更に、該セラミック基板（ｌａ） （Ｉｂ）に開穿され
たスルーホール（６）（６）・・・を介して、前記上面
の導電層（２ａ）及び下面の導電層（２ｂ）のアース電
極（７１（力・・・へ導通されている。
たスルーホール（６）（６）・・・を介して、前記上面
の導電層（２ａ）及び下面の導電層（２ｂ）のアース電
極（７１（力・・・へ導通されている。
内に、第２図乃至第４図に従って本考案のＣＣＰ基板（
３）の形成手段を説明する。尚、第１図と対応する構成
は同一符号を使用する。第２図はセラミック基板（１ａ
）を示したものであり、適宜位置くスルーホール（４ａ
７（６）が開穿されている。第３図はセラミック基板（
１ｂ）を示したものであり、第３図（Ｎに図示された上
面個の適宜位置に複数の円柱状の突起＋８）（８）・・
・を立設しである。この突起（８）＋８）・・・の大き
さは特に限定されるべきではないが、本′：Ａ施例く於
ては直径１■前後で高さは０．２ ＊ｔｘ程度に形成す
るを可とし、形状は円柱に限らず三角柱、四角柱等であ
ってもよい。そして、該セラミック基板（Ｉｂ）上であ
って前記セラミック基板（１ａ）のスルーホール（４ａ
）に対応する位置に円柱（８ａ）を設け、この円柱（８
ａ）の中心にスルーホール（４ｂ）を開穿すると共に、
更に、該セラミック基板（１ｂ）上の適宜位置へスルー
ホール（６）（６）・・・を開穿する。而して、第２図
に示したセラミック基板（１ａ）の下面と、第３図に示
したセラミック基板（１ｂ）の上面とを接合し一体化す
る。この接合手段としでは各セラミック基板（ｌａ）
（ｌｂ）を焼成後、前記円柱状の突起＋８＋＋８）・・
・へ絶縁性の接着剤を塗布して接着するか、或は各セラ
ミック基板（ｌａ）（ｌｂ）を焼結して一体化する等の
手段がある。＠４図は各セラミック基板（１ａＸ１ｂ）
を絶縁性の接着剤（９）にて接合した状態を示すもので
あり、前記スルーホール（４ａ）と（４ｂ）は同一位置
で合致しスルーホール（４）を形成している。そして。
３）の形成手段を説明する。尚、第１図と対応する構成
は同一符号を使用する。第２図はセラミック基板（１ａ
）を示したものであり、適宜位置くスルーホール（４ａ
７（６）が開穿されている。第３図はセラミック基板（
１ｂ）を示したものであり、第３図（Ｎに図示された上
面個の適宜位置に複数の円柱状の突起＋８）（８）・・
・を立設しである。この突起（８）＋８）・・・の大き
さは特に限定されるべきではないが、本′：Ａ施例く於
ては直径１■前後で高さは０．２ ＊ｔｘ程度に形成す
るを可とし、形状は円柱に限らず三角柱、四角柱等であ
ってもよい。そして、該セラミック基板（Ｉｂ）上であ
って前記セラミック基板（１ａ）のスルーホール（４ａ
）に対応する位置に円柱（８ａ）を設け、この円柱（８
ａ）の中心にスルーホール（４ｂ）を開穿すると共に、
更に、該セラミック基板（１ｂ）上の適宜位置へスルー
ホール（６）（６）・・・を開穿する。而して、第２図
に示したセラミック基板（１ａ）の下面と、第３図に示
したセラミック基板（１ｂ）の上面とを接合し一体化す
る。この接合手段としでは各セラミック基板（ｌａ）
（ｌｂ）を焼成後、前記円柱状の突起＋８＋＋８）・・
・へ絶縁性の接着剤を塗布して接着するか、或は各セラ
ミック基板（ｌａ）（ｌｂ）を焼結して一体化する等の
手段がある。＠４図は各セラミック基板（１ａＸ１ｂ）
を絶縁性の接着剤（９）にて接合した状態を示すもので
あり、前記スルーホール（４ａ）と（４ｂ）は同一位置
で合致しスルーホール（４）を形成している。そして。
第４図に示した基板に銅メッキ処理を施すと第５図に示
−ｔＶａ＜、夫々のスルーホール（４）及び＋６）（６
）・・・円に銅の被膜ができ、且つ、セラミック基板（
１ａ）（］Ｉｂの接合面の隙間にも導電層ができシール
ド電極層（５）が形成される。更に、前記セラミック基
板（ｌａ） （ｊｂ）の夫々の面に導電層（２ａ） （
２ｂ）が形成サレ。
−ｔＶａ＜、夫々のスルーホール（４）及び＋６）（６
）・・・円に銅の被膜ができ、且つ、セラミック基板（
１ａ）（］Ｉｂの接合面の隙間にも導電層ができシール
ド電極層（５）が形成される。更に、前記セラミック基
板（ｌａ） （ｊｂ）の夫々の面に導電層（２ａ） （
２ｂ）が形成サレ。
該導電層（２ａ） （２ｂ）をエツチングすることによ
って回路パターンが設けられる。斯くして一スルーホー
ル（６）（６）・・・を介してシールド電極層（５）と
アース電極（７）（力・・・とが導通されるのである。
って回路パターンが設けられる。斯くして一スルーホー
ル（６）（６）・・・を介してシールド電極層（５）と
アース電極（７）（力・・・とが導通されるのである。
而して１本実施例ではセラミック基板（ｌａ） （ｌｂ
）へ予め突起（Ｉｓ）（ｓ）・・・及びスルーホール（
４） 、 （６１（６）・・・を設げておき、夫々のセ
ラミック基板（ｌａ） （Ｉｈ）ヲ接合した後、メッキ
により接合部へシールド°電極１―（５）を形成してい
る。従って、該シールド電極ｒｆＩ（５）によってセラ
ミック基板（］ａ）及び（１ｂ）間を電気的に遮蔽する
ことができ、一方の回路からの信号が他方の回路へ漏洩
することを防止できる。又、導電層（２ａ）（２ｂ）間
の導通も−スルーホール（４ａ）と前記円柱（８ａ）に
開穿されたスルーホール（４ｂ）とを合致すせてスルー
ホール（４）を設けることができ、上下基板間の導通も
極めて容易である。
）へ予め突起（Ｉｓ）（ｓ）・・・及びスルーホール（
４） 、 （６１（６）・・・を設げておき、夫々のセ
ラミック基板（ｌａ） （Ｉｈ）ヲ接合した後、メッキ
により接合部へシールド°電極１―（５）を形成してい
る。従って、該シールド電極ｒｆＩ（５）によってセラ
ミック基板（］ａ）及び（１ｂ）間を電気的に遮蔽する
ことができ、一方の回路からの信号が他方の回路へ漏洩
することを防止できる。又、導電層（２ａ）（２ｂ）間
の導通も−スルーホール（４ａ）と前記円柱（８ａ）に
開穿されたスルーホール（４ｂ）とを合致すせてスルー
ホール（４）を設けることができ、上下基板間の導通も
極めて容易である。
又、他の実施例を第６図及び第７図に従って説明する。
第６回国及び（Ｂｌは、スルーホール（６）（６）・・
・を有したセラミック基板（ｌａ）及び（１ｂ）に、メ
ッキくよって導電層（２ａ） （２ｂ） （５ａ） （
５ｂ）を形成したｃｃｐ基板（３ａ） （３ｂ）を示し
たものである。導電層（２ａＸ２ｂ）はエツチングによ
って回路パターンが形成されており、導１層（５ａ）
（５ｂ）は略全面に亘って設けられている。そして第６
図（Ｃ１に示すように、該導電層（５ａ）（５ｂ）に導
電性の接着剤０Ｉを塗布し、前記ｃｃｐ基Ｗ （３Ｘ１
） （３１′））を接合する。而して、該導Ｎ、層（５
ａ）（５ｂ）が接合してシールド電唖（５）が形成され
るのである。８ｇ６図に示した手段では、導電性の接着
剤ａ１にてＣＣＰ＆板（３ａ） （３ｈ）を接合する為
、極めて安価にシールド板内蔵の回路基板を形成やるこ
とができる。
・を有したセラミック基板（ｌａ）及び（１ｂ）に、メ
ッキくよって導電層（２ａ） （２ｂ） （５ａ） （
５ｂ）を形成したｃｃｐ基板（３ａ） （３ｂ）を示し
たものである。導電層（２ａＸ２ｂ）はエツチングによ
って回路パターンが形成されており、導１層（５ａ）
（５ｂ）は略全面に亘って設けられている。そして第６
図（Ｃ１に示すように、該導電層（５ａ）（５ｂ）に導
電性の接着剤０Ｉを塗布し、前記ｃｃｐ基Ｗ （３Ｘ１
） （３１′））を接合する。而して、該導Ｎ、層（５
ａ）（５ｂ）が接合してシールド電唖（５）が形成され
るのである。８ｇ６図に示した手段では、導電性の接着
剤ａ１にてＣＣＰ＆板（３ａ） （３ｈ）を接合する為
、極めて安価にシールド板内蔵の回路基板を形成やるこ
とができる。
次に第７同国は、スルーホール（６）（６）・・・を有
したセラミック基板（１ａ）及び（１ｂ）間に、銅板０
υを導電性の接着剤α１にて接合した状態を示すもので
あり。
したセラミック基板（１ａ）及び（１ｂ）間に、銅板０
υを導電性の接着剤α１にて接合した状態を示すもので
あり。
この基板に銅メッキ処理を施せばセラミック基板（１ａ
）及び（１ｂ）に夫々導電層（２３）（２ｂ）が形成さ
れＣＣＰ基板（３）を形成することができる。そして、
前記銅板０υは導電性の接着剤＜ＩＩを介してスルーホ
ール（６）（６）・・・と導通しており一更に導電層（
２ａ）（２ｂ）のアース電極（力（７）・・・へ接続さ
れる。依って、前記銅板ａυがシールド電極層（５）と
なり、上部基板の回路と下部基板の回路との夫々の信号
が干渉し合うのを防止できる。
）及び（１ｂ）に夫々導電層（２３）（２ｂ）が形成さ
れＣＣＰ基板（３）を形成することができる。そして、
前記銅板０υは導電性の接着剤＜ＩＩを介してスルーホ
ール（６）（６）・・・と導通しており一更に導電層（
２ａ）（２ｂ）のアース電極（力（７）・・・へ接続さ
れる。依って、前記銅板ａυがシールド電極層（５）と
なり、上部基板の回路と下部基板の回路との夫々の信号
が干渉し合うのを防止できる。
尚、この発明の実施例は叙述せる如きＳ成を有するもの
であるが、この発明の精神を逸脱しない範囲に於て種々
の改変を為すことができ、そしてこの発明がそれに及ぶ
ことは可法である。
であるが、この発明の精神を逸脱しない範囲に於て種々
の改変を為すことができ、そしてこの発明がそれに及ぶ
ことは可法である。
この発明は、上記一実施例に詳述したように−ＣＣＰ基
板を多層化してその適宜接合面へシールド１！極層を設
けたことにより、上部側の回路と下部側の回路とをシー
ルド塗ることができる。依って、一方の回路の信号が他
方の回路へ漏洩し干渉することを防止でき、電子機器の
Ｓ／Ｎ比を改善することができる。又、ＣＣＰ基板であ
る為、スルーホールの形成が容易であり一回路基板を更
に多層化するに肖ってもシールド電極層を設けることが
でき、ｉＥ電子機器小型化に貢献できる発明である。
板を多層化してその適宜接合面へシールド１！極層を設
けたことにより、上部側の回路と下部側の回路とをシー
ルド塗ることができる。依って、一方の回路の信号が他
方の回路へ漏洩し干渉することを防止でき、電子機器の
Ｓ／Ｎ比を改善することができる。又、ＣＣＰ基板であ
る為、スルーホールの形成が容易であり一回路基板を更
に多層化するに肖ってもシールド電極層を設けることが
でき、ｉＥ電子機器小型化に貢献できる発明である。
第１図乃至第５図は本発明の一実施例を示したものであ
る。埋１図はシールド板内蔵の回路基板の縦断側面図、
第２図面は上部側のセラミック基板の平面図、第２図ｔ
Ｂｌは第２図面のＡ−Ａ線断面図、第３図（Ａｌは下部
側のセラミック基板の平面図−第３図ｆ８１は第３図＋
ＡｔのＢ−Ｂ線断面図、第４図は上下夫々のセラミック
基板を接合した状態を示す縦断ゴロ１面図、第５図（Ａ
ｔは充放されたシールド板内蔵の回路基板の縦断面図、
第５図（８１は＠５図（Ｎのｃ−ｃ、１断面図である６
第６図及び８ｇ７図は他の実施例を示すものであり、＠
６図（Ｎ乃至（Ｃ１は夫々接着による手段を解説した縦
断側面図、第７図（Ａｌ及び（Ｂｌは夫々銅板を埋設す
る手段を解決した縦断側面図である。第８図は従来例を
示したものであり、回路基板の平面図である。 符号説明 （ｌａ）（ｌｂ）・・・・・・セラミック基板（２ａ）
（２ｂ）・・・・・・導電層 （３） （３ａ３（３ｂ） ・・・・・−ＣＣＰ基板（
４） （４ａ）（４ｂ／） （Ｇ）−・−・−・スルー
ホール（５）・・・・・・シールド電極層 （力・・・・・・アース１極 特許 出 願人 ミツミを機株式会社（＋１）（ｌｂ
）・−・セラミック基板（６）・・・スルーホール 第６図 ＣＢ） ｂ Ｏｂ
る。埋１図はシールド板内蔵の回路基板の縦断側面図、
第２図面は上部側のセラミック基板の平面図、第２図ｔ
Ｂｌは第２図面のＡ−Ａ線断面図、第３図（Ａｌは下部
側のセラミック基板の平面図−第３図ｆ８１は第３図＋
ＡｔのＢ−Ｂ線断面図、第４図は上下夫々のセラミック
基板を接合した状態を示す縦断ゴロ１面図、第５図（Ａ
ｔは充放されたシールド板内蔵の回路基板の縦断面図、
第５図（８１は＠５図（Ｎのｃ−ｃ、１断面図である６
第６図及び８ｇ７図は他の実施例を示すものであり、＠
６図（Ｎ乃至（Ｃ１は夫々接着による手段を解説した縦
断側面図、第７図（Ａｌ及び（Ｂｌは夫々銅板を埋設す
る手段を解決した縦断側面図である。第８図は従来例を
示したものであり、回路基板の平面図である。 符号説明 （ｌａ）（ｌｂ）・・・・・・セラミック基板（２ａ）
（２ｂ）・・・・・・導電層 （３） （３ａ３（３ｂ） ・・・・・−ＣＣＰ基板（
４） （４ａ）（４ｂ／） （Ｇ）−・−・−・スルー
ホール（５）・・・・・・シールド電極層 （力・・・・・・アース１極 特許 出 願人 ミツミを機株式会社（＋１）（ｌｂ
）・−・セラミック基板（６）・・・スルーホール 第６図 ＣＢ） ｂ Ｏｂ
Claims (1)
- セラミック基板上にメッキにより被膜された導電層を
形成し、該導電層をエツチングすることにより電極部及
び配線部を設けたセラミック回路基板に於て、前記セラ
ミック回路基板を複数枚積層して多層基板を形成し、そ
の積層された適宜接合面へシールド電極層を設け、更に
前記セラミック回路基板のスルーホールを介して、該シ
ールド電極層とアース端子とを接続したことを特徴とす
るシールド板内蔵の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276453A JPH01119096A (ja) | 1987-10-31 | 1987-10-31 | シールド板内蔵の回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276453A JPH01119096A (ja) | 1987-10-31 | 1987-10-31 | シールド板内蔵の回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01119096A true JPH01119096A (ja) | 1989-05-11 |
Family
ID=17569648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62276453A Pending JPH01119096A (ja) | 1987-10-31 | 1987-10-31 | シールド板内蔵の回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01119096A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206678A (ja) * | 1992-01-28 | 1993-08-13 | Nec Corp | 多層配線基板 |
| JP2009141326A (ja) * | 2007-12-07 | 2009-06-25 | Samsung Electro Mech Co Ltd | 電磁気バンドギャップ構造物及び印刷回路基板 |
| JP2009176791A (ja) * | 2008-01-22 | 2009-08-06 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| US8101266B2 (en) | 2007-10-31 | 2012-01-24 | Zhen Ding Technology Co., Ltd. | Multilayer printed circuit board |
-
1987
- 1987-10-31 JP JP62276453A patent/JPH01119096A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206678A (ja) * | 1992-01-28 | 1993-08-13 | Nec Corp | 多層配線基板 |
| US8101266B2 (en) | 2007-10-31 | 2012-01-24 | Zhen Ding Technology Co., Ltd. | Multilayer printed circuit board |
| JP2009141326A (ja) * | 2007-12-07 | 2009-06-25 | Samsung Electro Mech Co Ltd | 電磁気バンドギャップ構造物及び印刷回路基板 |
| JP2009176791A (ja) * | 2008-01-22 | 2009-08-06 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| US5574630A (en) | Laminated electronic package including a power/ground assembly | |
| US6661638B2 (en) | Capacitor employing both fringe and plate capacitance and method of manufacture thereof | |
| US5530288A (en) | Passive interposer including at least one passive electronic component | |
| EP0271692A2 (en) | A miniature hearing aid having a multilayer circuit arrangement | |
| US20060281343A1 (en) | Printed wiring board connection structure | |
| JPH06334279A (ja) | 多層フレキシブル電装基板 | |
| CN1123513A (zh) | 具有电容器的可层叠的电路板结构 | |
| KR20070108258A (ko) | 프린트 배선판 | |
| JPS5819160B2 (ja) | 多層プリント回路板 | |
| JPS63211692A (ja) | 両面配線基板 | |
| JPH06260368A (ja) | コンデンサおよびシールドケース | |
| CN108024441A (zh) | 布线基板以及使用了该布线基板的电子装置 | |
| US6545227B2 (en) | Pocket mounted chip having microstrip line | |
| JPH01119096A (ja) | シールド板内蔵の回路基板 | |
| JPH0754874B2 (ja) | 多層プリント配線板 | |
| JP2630293B2 (ja) | 多層配線基板 | |
| JP2006344887A (ja) | プリント配線板およびその製造方法 | |
| US7958626B1 (en) | Embedded passive component network substrate fabrication method | |
| JPH06224587A (ja) | シ−ルド層を有する可撓性回路基板 | |
| JPH088417B2 (ja) | 多層プリント配線板 | |
| US5763060A (en) | Printed wiring board | |
| KR20200116415A (ko) | 다층구조의 인터포저 및 그 제조방법 | |
| JPH01216591A (ja) | プリント基板 | |
| US20020166697A1 (en) | Circuit board construction |