JP4991296B2 - 多層印刷回路基板用バイア伝送線路 - Google Patents

多層印刷回路基板用バイア伝送線路 Download PDF

Info

Publication number
JP4991296B2
JP4991296B2 JP2006527792A JP2006527792A JP4991296B2 JP 4991296 B2 JP4991296 B2 JP 4991296B2 JP 2006527792 A JP2006527792 A JP 2006527792A JP 2006527792 A JP2006527792 A JP 2006527792A JP 4991296 B2 JP4991296 B2 JP 4991296B2
Authority
JP
Japan
Prior art keywords
ground
transmission line
vias
multilayer pcb
via transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006527792A
Other languages
English (en)
Other versions
JP2007528589A (ja
Inventor
クシュタ タラス
薫 成田
弘和 遠矢
貴範 佐伯
伴行 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2006527792A priority Critical patent/JP4991296B2/ja
Publication of JP2007528589A publication Critical patent/JP2007528589A/ja
Application granted granted Critical
Publication of JP4991296B2 publication Critical patent/JP4991296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Description

本発明は、内側の導電性境界としての1つの信号バイアまたは多数の組み合わされている信号バイアと、外側の導電性境界としての多層PCBの複数の導体層から延びている複数のグランドバイアおよびグランド層と、バイア伝送線路の内側の導電性境界と外側の導電性境界とを絶縁しているクリアランスホールとによって構成されている複数の広帯域遮蔽バイア伝送線路として構成されている多層印刷回路基板(PCB)の平坦な複数の層の間の複数の移行部分に関する。伝送線路の広帯域動作は、クリアランスホールの所定の形態と寸法とによって実現される。伝送線路の遮蔽特性は、複数のグランドバイアと複数のグランドプレートとによって構成されているバイア伝送線路の外側の境界によってもたらされる。特性インピーダンス制御は、一様な内側と外側の導電性境界を備えている対応する同軸導波器の公式から得られる、バイア伝送線路の内側と外側の導電性境界の適切な寸法の決定によって実施される。
多層印刷回路基板(PCB)は、通常、グランド用平面と電源用平面、および複数の導体層がある材料によって絶縁されている複数の平坦な信号用相互接続回路の構成に使用される多数の導体層からなる。複数の信号層の位置にある複数の平坦な相互接続回路は、高性能な平坦回路の構築を可能とする反射損失と漏れ損失が通常低く平坦な伝送線路(たとえば、様々なマイクロストリップ線、ストリップ線、同一平面線、スロット線)から構築することができる。
しかし、バイア構造によって多層PCBの様々な信号層間の接続を実現する移行部分は、多層PCB内に埋め込まれている複数の相互接続回路全体の電気的性能を最終的に悪化させるのに通常十分に高い反射損失と漏れ損失を有している。
そのため、本発明の主要な目的は、複数のグランドバイアに囲まれている1つの信号バイアまたは多数の信号バイアからなるバイア移行部分の広い周波数帯域での高性能と、多層PCB内でのバイア移行部分の絶縁特性とを実現することである。
前述の、そして他の目的は、多層PCB内の平坦な伝送線路と同様に、広い周波数帯域で導波特性を有している多層PCB内のバイア伝送線路を構成することによって達成される。このバイア伝送線路は、バイア伝送線路の内側の導電性境界を構成している1つの信号バイアまたは多数の信号バイアと、1つの信号バイアまたは複数の信号バイアを囲んでおり、バイア伝送線路の外側の導電性境界を構成している多層PCBの複数の導体層から延びているグランドバイアと複数のグランドプレートとのアセンブリと、内側と外側の導電性境界を絶縁している円柱状のクリアランスホールからなる。バイア伝送線路の導波通路は、バイア伝送線路の内側と外側の導電性境界の間に配置されている。複数のグランドプレートと共に外側の導電性境界を構成している複数のグランドバイアは、バイア伝送線路の高い絶縁特性をもたらしている。PCB絶縁材料からなるクリアランスホールは、適切な形状と断面寸法とによってバイア伝送線路の広帯域動作を実現している。クリアランスホールの形状は、バイア伝送線路の外側の導電性境界内の複数のグランドバイアの配置に対応して定められている。
たとえば、この方法によれば、バイア伝送線路の外側の導電性境界内の複数のグランドバイアの正方形、長方形、または円形の配置によって、クリアランスホールの断面がそれぞれ正方形、長方形、または円形となる。クリアランスホールの断面寸法は、同時に満たすことが必要な以下の2つの主要な点に基づいて決定される。
1)バイア伝送線路の外側の導電性境界の遮蔽特性を、複数のグランドバイアと複数のグランドプレートとの接続によって実現する。
2)周波数に依存しない反射損失を実現可能なバイア伝送線路内の導波通路の複数のグランドプレートの寸法を最小にする。
好ましい実施形態の以下の説明は、1つのバイア伝送線路を主に対象としているが、そのような用途には当然限定されておらず、複雑な高密度バイア構成を形成しているものを含む多層PCB内の任意の数のバイア伝送線路に対して使用することが可能で、また、これらのバイア伝送線路は、多層PCB内に埋め込まれている複数の平坦な伝送線路、同軸ケーブル、大規模集積回路(LCI)チップパッケージのピンなどの任意の種類の相互接続回路に結合することができる。
図面を参照すると、複数のグランド平面105、複数の電源平面106、複数の信号層107、および絶縁材料108からなる多層PCB構造の単なる例である12導体層PCB内のバイア伝送線路を図1Aと1Bに示している(複数の導体層の番号付けを図1Bに示す)。バイア伝送線路は、内側の導電性境界を構成している信号バイア101(中心導体)と、外側の導電性境界を構成し、また絶縁特性を実現している導体層から延びている複数のグランドプレート104と、内側の導電性境界を外側の導電性境界から絶縁しており、また、バイア伝送線路の長さ方向に広帯域動作を実現するために本明細書で説明する方法によって決定された所定の形態と寸法とを有しているクリアランスホール103とからなる。
まず、複数のバイア伝送線路の前述の例を使用して、バイア伝送線路を構成するクリアランスホールの役割を説明する。バイア伝送線路の外側の導電性境界は、信号バイア101から複数のグランドバイア102まで横断方向に延びているバイア伝送線路の導波通路内の複数のグランドバイア102と複数のグランドプレート104とから構成されている。対象とする例では、複数のグランドプレート104と複数のグランドバイア102の導電性の部分は、図1Cに示しているように波形の導電性表面によってほぼ表すことができる。
バイア伝送線路の外側の導電性境界の上述の種類の波形部分の効果は、以下のように近似的に求めることができるこの境界の表面インピーダンスによって特徴づけることができる。
Figure 0004991296
ここで、Zsは波形部分の表面の表面インピーダンス、dは波形部分の深さであって、バイア伝送線路についてはdrgr−rcle−rrod、rgrは信号バイア101の中心から対応するグランドバイア102の中心までの距離(図1Aと1Bにおいて、rgrはrgr1=dgr1/2またはrgr2=dgr2/2とされる)、rcleはクリアランスホール103の特性寸法(図1Aと1Bにおいて、rcleはrcle1=dcle1/2またはrcle2=dcle2/2とされる)、rrod=drod/2はグランドバイアロッドの外側の半径、fは周波数、cは自由空間中の光速、μはPCB絶縁材料の比透磁率、εは比誘電率である。式1はhi,i+1<<λに対して成立し、ここでhi,i+1は図1Cに示しているようにバイア伝送線路の外側の導電性境界を構成する多層PCBの隣接するi導体層とi+1導体層との間の距離、λは所定の周波数範囲での多層PCBの絶縁材料中の最短の波長である。
式1は、内側の導電性境界としての信号バイアと、複数の外側の導電性境界としての多層PCBの複数の導体から延びている複数のグランドバイアおよび複数のグランドプレートとから構成されているそのような種類の波形部分がバイア移行部分に存在しており、波形部分が十分に深い場合、バイア移行部分の外側の導電性境界の表面インピーダンスが周波数に大きく依存していることを特に示している。この状態は、高速信号の伝搬に対する周波数に依存した反射損失と挿入損失につながることは明らかである。実用上の観点からすれば、これは、すべての相互接続経路で通常ほぼ一定の(周波数非依存)特性インピーダンス、たとえば50オーム、を有している相互接続構造において、広帯域整合を実現することが困難なことを意味している。したがって、バイア移行部分において広帯域動作を実現した結果として、外側の導電性境界の前述の波形部分をできるだけ小さく、つまりdが0に近づくようにしなければならない。この条件が満たされると、表面インピーダンスの近似式は以下のように書くことができる。
s≒0 (2)
式2は、多層PCBの複数の導体層から延びる複数のグランドプレートから形作られているバイア移行部分の外側の導電性境界の波形部分が原因となる周波数に対する依存性がなく、バイア伝送線路をこの式が満たされていることに基づいて構成することができることを示している。複数の平坦な伝送線路と同様の特性を備えている、つまり反射損失と漏れ損失が低い多層PCBの垂直方向の相互接続構造を構成できるため、前述の複数のバイア移行部分を「バイア伝送線路」と呼ぶ。
式2は、バイア移行部分の外側の導電性境界が連続しているという条件の下で得られた。しかし、この条件は、バイア移行部分の外側の導電性境界の複数のグランドバイアが分離されているため、多層PCB内に形成されているバイア移行部分では通常満たすことができないことは明らかである。このように分離されていることは、この境界が開放されている、つまり、そのような種類の導電性境界を通した電磁波の漏れが存在し得ることを意味している。この漏れは、クロストーク効果、そして最終的には多層PCB内に埋め込まれている相互接続回路の電気性能に影響する非常に重要な要因である。これが、ほぼ閉じた(連続した)境界の特性を示すバイア伝送線路の外側の導電性境界を形成することが必要となる理由である。これは特に、
1)隣接しているグランドバイア間の距離λを多層PCB内の絶縁材料の所定の周波数範囲での最短の波長としたときに、λ/8未満に維持する、
2)バイア伝送線路の外側の導電性境界の構成時に多層PCBの複数の導体層から延びている複数のグランドプレートを使用し、またこれらの複数のグランドプレートを複数のグランドバイアに接続する場合に可能である。
結論として、バイア伝送線路は、内側の導電性境界としての1つの信号バイア(または多数の信号バイア)と、外側の導電性境界としての多層PCBの導体層から延びている複数のグランドバイアおよび複数のグランドプレートと、内側と外側の導電性境界を分離するだけでなく、外側の円柱状の境界の特定の断面形態と寸法とを有しており外側の導電性境界に接触するクリアランスホールとによって構成することができる。式2を満たすことに基づいて、クリアランスホールの外側の境界の断面形態をバイア伝送線路の外側の導体境界の複数のグランドバイアの構成に対応するように定めることができる。この方法によって、バイア伝送線路の外側の導電性境界内の複数のグランドバイアの正方形の配置によってクリアランスホールの断面が正方形になったり、複数のグランドバイアの円形の配置によってクリアランスホールの断面が円形になったり、複数のグランドバイアの楕円形の配置によって、クリアランスホールが楕円形になったりする。
バイア伝送線路のクリアランスホールの断面寸法は、式2を満たすことと、バイア伝送線路の外側の導電性境界の形成位置で複数のグランドバイアの導体プレートへの接続を保証することに基づいて決定される。発明者らの考察によれば、バイア伝送線路のクリアランスホールの特性断面寸法は以下の方法によって定めることができる。
波形部分の深さd(式1を参照)をdt0とすると、クリアランスホールの特性断面寸法の定義の公式は以下のように書くことができる。
cle=rgr−rrod (3)
ほとんどの実際の用途では、グランドバイア製造技術の寸法公差を考慮して、クリアランスホールの断面寸法の決定には他の方法を使用したほうが便利である。この場合、波形部分の深さは、クリアランスホールの特性断面寸法を定める以下の式となるようにゼロに等しくならないように考慮しなければならない。
cle=rgr−rpad (4)
ここで、rpadは、グランドバイアの多層PCBの複数の導体層から延びているグランドプレートへの接続を実現するように使用されるバイア製造技術の寸法公差によって定まるグランドバイアのパッド半径である。
外側の導電性境界の複数のグランドバイア102が楕円形に配置されている多層PCBのバイア伝送線路と、信号バイア101の中心位置を示している図1Aと1Bの構造に戻る。このバイア伝送線路のクリアランスホール103は、以下のように構成された。クリアランスホール103の断面形状は、外側の導電性境界内の複数のグランドバイア102に対応している楕円断面となるように選択されている。クリアランスホール103の楕円形の配置の寸法は、バイア伝送線路の導波通路内の波形部分を最小に維持するように式4に基づいて決定され、これは、複数のグランドバイア102と多層PCBの複数の導体層から延びている複数のグランドプレート104との接続を実現するために必要である。したがって、dcle1とdcle2(図1Aと1Bを参照)のような楕円形状のクリアランスホール103を定める2つの特性寸法は、以下のように定義される。
cle1=dgr1−dpad (5)
cle2=dgr2−dpad (6)
ここで、drad=2rpadは、グランドバイア102とグランドプレート104との接続を実現するために多層PCBのバイア製造に適用される技術の寸法公差によって定まるグランドバイアパッドの直径である。
図2は、中心の信号バイア201を備えているバイア伝送線路の外側の導電性境界の複数のグランドバイア202の同じ構成を示している。しかし、クリアランスホール203の寸法は、バイア伝送線路の導波通路でd0を実現し、複数のグランドバイア202の複数のグランドプレート204への接続を維持するように式3に従って選択されている。つまり、
cle,1=dgr,1−drod (7)
cle,2=dgr,2−drod (8)
図3に、複数のグランドバイア302の楕円形の配置と中心の信号バイア301とを備えているバイア伝送線路の広帯域動作を実現する他の種類のクリアランスホール303を示している。楕円形の形状を有しているこのクリアランスホール303は、式3を満たすことに主に基づいて構築されているが、さらに、寸法公差によって定まる複数のグランドバイア302の複数のパッドによって、複数のグランドバイア302の複数のグランドプレート304への接続が予測される。
円形の断面形態のクリアランスホールも、バイア伝送線路の広帯域動作の実現に使用することができる。その場合、そのような種類のクリアランスホールの断面の半径は、式3から以下のように定義することができる。
cle,c=rgr,c−rrod (9)
ここでrgr,cは信号バイア301の中心から、バイア伝送線路の外側の導電性境界の最も近いグランドバイア302までの距離である。
または、式4に基づいて、多層PCB内のバイア伝送線路の円形のクリアランスホール303の半径は、以下のように求めることができる。
cle,c=rgr,c−rpad (10)
このアプローチによって構築された多層PCB内のバイア伝送線路を図4に示している。この図では、楕円形に配置されている複数のグランドバイア402と中心の信号バイア401とを備えたバイア伝送線路を示している。円形の断面形状のクリアランスホール403は、式9を使用して決定された。
外側の導電性境界の楕円形に配置されている複数のグランドバイア502と中心の信号バイア501とを備えている多層PCB内のバイア伝送線路を図5に示している。このバイア伝送線路では、円形のクリアランスホール503が式10に従って構成されている。
バイア伝送線路の前述の例は1つの信号バイアを有している。しかし、1つの信号バイアだけではなく多数の信号バイアを、多層PCBのバイア伝送線路を構築するために、内側の導電性境界として使用することができる。図6では、バイア伝送線路の実用上の観点から重要な場合を示しており、差動信号伝達用のバイア構造を実現している。図に示しているように、バイア伝送線路は、1対の信号バイア601と、楕円形に配置されている複数のグランドバイア602と、多層PCBの複数の導体層から延びている複数のグランドプレート604と、対応する楕円形の断面形状と、式5と6によって得られた寸法を有しているクリアランスホール603とを有している。
外側の導電性境界内に正方形に配置されている複数のグランドバイア702と、複数のグランドプレート704と、中心の信号バイア701とを備えている多層PCB内のバイア伝送線路を図7に示している。広帯域動作を実現するように、クリアランスホール703は、対応する正方形の断面形状を有しており、このクリアランスホール703の断面寸法は式3に基づいて定められた。したがって、クリアランスホール703の側部は、以下の式によって求められる。
cle,sq=dgr,sq−drod (11)
ここで、dgr,sqは、図7に示しているように外側の導電性境界の2つのグランドバイア702の中心間の距離である。
図8では、バイア伝送線路の導電性境界の複数のグランドバイア802の正方形の配置と、複数のグランドプレート804と、中心の信号バイア801とを示している。しかし、クリアランスホール803の寸法は、複数のグランドバイア802とグランドプレート804との接続のための寸法公差を実現するように式4に基づいて決定される。つまり、
cle,sq=dgr,sq−dpad (12)
また、多層PCBのバイア伝送線路の外側の導電性境界の複数のグランドバイア902の正方形の配置と、複数のグランドプレート904と、中心の信号バイア901を図9に示している。このバイア伝送線路については、正方形のクリアランスホール903の寸法は式11に従って決定される。さらに、直径がdpadのパッドが、バイア製造技術の寸法公差を考慮して、複数のグランドバイア902と複数のグランドプレート904との接続のために、各バイアの周囲に形成されている。
図10では、多層PCBのバイア伝送線路の外側の導電性境界の複数のグランドバイア1002の正方形の配置と、複数のグランドプレート1004と、中心の信号バイア1001とを示している。しかし、バイア伝送線路のクリアランスホール1003の断面形状は円形であり、このクリアランスホール1003の半径は、対象としている種類のクリアランスホール1003の形状のバイア伝送線路で、波形効果が最小になるように、式9に従って決定される。
多層PCBの伝送線路の外側の導電性境界の複数のグランドバイア1102の正方形の配置と、複数のグランドプレート1104と、中心の信号バイア1101を図11に示している。この種類のバイア伝送線路では、円形のクリアランスホール1103の半径は、グランドバイア1102とグランドプレート1104との接続の寸法公差を予測して式10に従って決定される。
外側の導電性境界の正方形に配置されている複数のグランドバイア1202と、複数のグランドプレート1204と、中心の信号バイア1201とを備えている多層PCB内のバイア伝送線路を図12に示している。円形のクリアランスホール1203は、式9に従って定められており、さらに、バイア製造技術の寸法公差を考慮して複数のグランドバイア1202と複数のグランドプレート1204との接続のために複数のグランドバイア1202の周囲に円柱状のパッドが形成されている。
多層PCBに埋め込まれている複数のグランドバイア伝送線路の外側の導電性境界の複数のグランドバイアの1種類の配置を考える。
図13では、多層PCB(10導体層PCBをPCB構造の単なる例として示している)内の複数のグランドバイア1302の円形の配置と、複数のグランドプレート1304と、中心の信号バイア1301とを備えているバイア伝送線路を示している。このグランドバイア構成によって、クリアランスホール1303が対応する円形となる。クリアランスホール1303の半径は、複数のグランドバイア1302と複数のグランドプレート1304との接続と、バイア伝送線路の広帯域動作のための寸法公差を実現するように式10によって定められている。
複数のグランドバイア1402の円形の配置と、複数のグランドプレート1404と、中心の信号バイア1401とを有している多層PCB内のバイア伝送線路を図14に示している。バイア伝送線路内のクリアランスホール1403の半径は、バイア伝送線路の広帯域動作を実現するように式9によって定められている。
図15では、多層PCB内のバイア伝送線路を示している。このバイア伝送線路は、円形配置の複数のグランドバイア1502と、複数のグランドプレート1504と、中心の信号バイア1501と、式9に従って半径が決定された円形のクリアランスホール1503とからなり、さらに、複数のグランドバイア1502に周囲の複数の円柱状のパッドが、バイア製造技術の寸法公差を考慮して複数のグランドバイア1502と複数のグランドプレート1504との接続のために予測されている。
外側の導電性境界内の複数のグランドバイアの楕円形、正方形、そして円形の配置の複数のバイア伝送線路の構築に適用され、また、式2をほぼ満たすこと(これが重要な点である)に基づいている前述の方法は、多層PCB内のバイア伝送線路の高性能で広帯域の動作を実現することを強調しておく必要がある。これらの方法は、バイア伝送線路の外側の導電性境界内の複数のグランドバイアのその他の配置を備えているバイア伝送線路の構築に適用可能である。
多層PCB内のバイア伝送線路は、多層PCB内に埋め込まれている平坦な伝送線路(たとえば、様々なマイクロストリップ線、ストリップ線、同一平面状の導波器、スロット線)、同軸ケーブル、ボンドワイヤ、大規模集積回路(LSI)チップパッケージのピンなどのさまざまな相互接続回路の結合に使用することができる。
例として、12導体層PCB内のバイア伝送線路からストリップ線としての平坦な伝送線路への移行部分を図16に示している。この図では、バイア伝送線路は、内側の導電性境界として信号バイア1601と、外側の導電性境界としての正方形の配置の複数のグランドバイア1602およびPCBの複数の導体層から延びている複数のグランドプレート1604と、グランドバイア1602の配置と複数のグランドバイア1602と複数のグランドプレート1604との接続のための寸法公差を実現するための式12による断面寸法とに対応している正方形の断面形状を有しているクリアランスホール1603とによって構成されている。バイア伝送線路は、円柱状のパッドによってPCBの10番目の導体層の位置でストリップ線1609に接続されている。
他の例としての12導体層PCB内のバイア伝送線路から、マイクロストリップ線としての平坦な伝送線路への移行部分を図17に示している。この図では、バイア伝送線路は、内側の導電性境界として信号バイア1701と、外側の導電性境界としての円形の配置の複数のグランドバイア1702およびPCBの複数の導体層から延びている複数のグランドプレート1704と、外側の導電性境界のグランドバイア1702の配置と、移行部分の広帯域動作を実現するように式9によって決定された半径とに対応している円形の断面形態を有しているクリアランスホール1703とによって構成されている。バイア伝送線路は、PCBの12番目の導体層の位置でマイクロストリップ線1710に接続されている。
図18では、バイア伝送線路と組み合わされている1対のストリップ線を有している多層PCB内の差動信号伝送用のある種類の移行部分を示している。このバイア伝送線路は、内側の導電性境界としての1対の信号バイア1801と、バイア伝送線路の外側の導電性境界を構成している複数のグランドプレート1804に接続されている正方形配置の複数のグランドバイア1802と、外側の導電性境界のグランドバイア配置に対応している正方形の断面形状を有しているクリアランスホール1803とからなる。クリアランスホール1803の幅と長さは式5と6とによって決定され、図18に示しているようにdgr,1=2dgrおよびdgr,2=2dgr+dsigである。バイア伝送線路は、PCBの10番目の導体層の位置で1対のストリップ線1809に接続されている。
多層PCB内のバイア伝送線路の応用の例を図19に示しており、コネクタ、例としてサブミニチュアAタイプ(SMA)コネクタ、の下のバイア構造を示している。コネクタの下のバイア構造は、信号バイア1901と複数のグランドバイア1911とを有している。図において、バイア1901から8番目の導体層の位置のストリップ線1909(例として平坦な伝送線路)への移行部分も示している。そのような種類のバイア構造の広周波数帯域での高性能を実現するには、バイア伝送線路を有している進歩したバイア構造を使用することができる。この場合のバイア伝送線路は、内側の導電性境界としての信号バイア1901と、円形の配置の複数のグランドバイア1902(バイア伝送線路の外側の導電性境界内のバイアの配置の例として)と、外側の導電性境界としての複数のグランドプレート1904と、複数のグランドバイア1902の配置および式10によって決定された半径とに対応した円形の断面を有しているクリアランスホール1903とによって構成することができる。ただし、バイア伝送線路の特性インピーダンスは、ストリップ線1909の特性インピーダンスに整合させるために使用可能な、バイア伝送線路の外側の導電性境界への距離によって設定することができる。
信号バイア2001と複数のグランドバイア2011とを有しており、ストリップ線2009に結合されているSMAコネクタの下の同じ種類のバイア構造を図20に示している。しかし、この場合、SMAコネクタの下のバイア構造の電気的性能を改善するために、外側の導電性境界内に他の種類のグランドバイア配置を備えたバイア伝送線路が形成されている。多層PCBに埋め込まれているこのバイア伝送線路は、信号線2001と、正方形配置の複数のグランドバイア2002と、多層PCBの複数の導体層から延びている複数のグランドプレート2004と、複数のグランドバイア2002の配置に対応している正方形の断面形状と式12によって決定されるクリアランスホールの寸法を有しているクリアランスホール2003とからなる。
説明したバイア伝送線路は、信号バイアとして、メッキスルーホールに基づいて構築された。しかし、バイア伝送線路を構成する同じ方法をブラインドバイア、埋め込みバイア、またはカウンタボアドバイアなどの他の信号バイア構造に適用することができる。
図21では、多層PCB内の信号ブラインドバイア2101からストリップ線2109への移行部分を示している。移行部分用のバイア伝送線路は、内側の導電性境界としてのブラインド信号バイア2101と、グランドプレート2104と共に、バイア伝送電の外側の導電性境界を構成している正方形の配置の複数のグランドバイア2102とによって構成されている。バイア伝送線路内のクリアランスホール2103の断面形状は、外側の導電性境界内の複数のグランドバイア2102の正方形の配置に対応して正方形であり、クリアランスホール2103の寸法は、グランドバイア2102とグランドプレート2104との接続のために式12に従って決定された。
図22では、多層PCBの異なる2つの信号導体層の位置に配置されている2つのストリップ線2209を接続している埋め込み信号バイア2201を有している多層PCB内のバイア伝送線路を示している。バイア伝送線路は、内側の導電性境界としての埋め込み信号バイア2201と、外側の導電性境界として円形に配置されている複数のグランドバイア2202および複数のグランドバイア2202に接続されている複数のグランドプレート2204と、複数のグランドバイア2202の配置に対応した円形の断面形状と、式9に従って決定された半径とを有しているクリアランスホール2203とによって構成されている。
バイア伝送線路の電気的性能の利点を示すために、バイア構造内での高速信号伝搬のシミュレーションによる結果を示す。結果には、3次元相互接続回路を特徴づけるための最も正確な数値的方法の1つである時間領域差分法(FDTD)アルゴリズムによって計算された周波数に対するSパラメータの大きさと漏れ損失とが含まれている。
図23Aと23Bでは、PCBの最上層の位置の50オーム同軸ケーブルからPCBの最下層の位置にある他の50オーム同軸ケーブルへの12導体層PCB内のバイア構造による移行部分のSパラメータの大きさを15GHzまでの周波数帯域において示している。このバイア構造として、1つの信号バイアと、信号バイアと複数のグランドバイアとからなる複雑なバイア構造と、バイア伝送線路とを順に使用した。
バイア伝送線路は、信号バイア(中心導体)と、正方形に配置された8つのグランドバイアと、複数のグランド層から延びている複数のプレートと、複数のグランドバイアの配置に従って定まる対応する正方形の形状と式11に従って定まる寸法とを有しているクリアランスホールとから構成されている。シミュレーションで使用したバイア伝送線路と12導体層PCBの形状寸法を図7に示している。シミュレーションにおける信号バイアと8つのグランドバイアは以下のとおりである。信号バイアとグランドバイアロッドの直径は0.5mm、グランドバイア間の距離dgr,sqは2.557mm、信号バイアのパッドの直径は0.8mmに等しい。バイア伝送線路の正方形のクリアランスホールの側部dcle,sqは2.057mmであった。12導体層PCB(図7を参照)は、比誘電率が4.2のFR−4絶縁誘電体(シミュレーションでは誘電体は非損失の誘電体とした)が充填されている厚さが2.5mmであった。
移行部分に使用した複雑なバイア構造は、1つの信号バイアおよび複数のグランドバイアについてはバイア伝送線路と同じ構成と寸法とを有していたが、断面形状とクリアランスホールの寸法がバイア伝送線路とは異なっていた。複雑なバイア構造の場合、クリアランスホールは、直径dcle,c=0.95mmの円形の断面であった。
計算に使用した1つの信号バイアは、上述の構造の信号バイアと同じ寸法を有していたが、この1つの信号バイアのバイア構造からは複数のグランドバイアが取り除かれており、円形のクリアランスホールの直径は次のようであった:dcle,c=0.95mm。
また、図23Cは、これら3つのバイア構造に対するパーセント表示の漏れ損失を示している。漏れ損失は、以下の公式に従って、Sパラメータによって計算された。
漏れ損失、[%]=100(1−|S11|2−|S21|2) (13)
図23A、23B、および23Cは、対象とした複数のバイア構造は電気的性能において特徴的に異なっていることを示している。バイア伝送線路は、反射損失が低いため、その他の2種類のバイア構造よりも明らかに好ましい。
図24Aと24Bは、同じ12導体層PCB内の他の種類の相互接続回路のSパラメータの大きさを示している。この種類の相互接続回路は、PCBの最上(第1)層の位置の50オーム同軸ケーブルからPCBの10番目の導体層の位置に配置されている50オームストリップ線へのバイア構造による移行部分からなる。同様に、このバイア構造として、1つの信号バイアと、信号バイアとグランドバイアとからなる複雑なバイア構造と、バイア伝送線路とを順に使用した。
バイア伝送線路は、信号バイア(中心導体)と、正方形に配置された7つのグランドバイアと、複数のグランド層から延びている複数のプレートと、複数のグランドバイアの配置に従って定まる対応する正方形の形状と、式12に従って定まり、グランドバイアパッドの直径がグランドバイア製造の寸法公差を考慮して0.7mmとされた寸法とを有しているクリアランスホールとから構成されている。12導体層PCB内のバイア伝送線路とそのストリップ線との接続は、図16のバイア伝送線路とストリップ線との接続と同様である。バイア伝送線路のすべての寸法は、図23A、23B、および23Cと同じである。
同軸ケーブルからストリップ線への移行部分に使用されるクリアランスホールが円形断面で半径がdcle,c=0.95mmである複雑なバイア構造は、信号バイアと複数のグランドバイアの構成と寸法とがバイア伝送線路と同じであった。
複雑なバイア構造のように同軸ケーブルからストリップ線への移行部分にクリアランスホールを備えている1つの信号バイアは、バイア伝送線路内の信号バイアおよび複雑なバイア構造と同じ寸法を有していたが、1つの信号バイアのバイア構造については複数のグランドバイアだけが取り除かれていた。
図24Cは、これら3種類の相互接続構造のパーセント表示の漏れ損失を示している。
図23A、23B、および23Cのように、図24A、24B、および24Cはバイア伝送線路の他の2種類のバイア構造に対する明白な優位性を示している。
結論として、バイア伝送線路は、多層PCBに基づいて構築された相互接続回路の電気的性能を相当に改善することができる。
また、バイア伝送線路を多層PCB内の複雑な高密度バイア構造の構築に使用可能なことを強調しておく必要がある。
バイア伝送線路の外側の導電性境界の楕円形配置の複数のグランドバイアと、グランドバイア製造技術の寸法公差を考慮した寸法を有している対応する楕円形の断面形状のクリアランスホールとを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の楕円形配置の複数のグランドバイアと、グランドバイア製造技術の寸法公差を考慮した寸法を有している対応する楕円形の断面形状のクリアランスホールとを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界のモデルとしての波形表面の図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する楕円形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する楕円形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する楕円形の断面形状とを有している多層PCB内のバイア伝送線路と、さらに、多層PCBのバイア製造技術の寸法公差を考慮して、複数のグランドバイアの周囲に形成されている複数の円柱状のバイアパッドの上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する楕円形の断面形状とを有している多層PCBのバイア伝送線路と、さらに、多層PCBのバイア製造技術の寸法公差を考慮して、複数のグランドバイアの周囲に形成されている複数の円柱状のバイアパッドの断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの円形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの円形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの中心からバイア製造技術の寸法公差によって定まるグランドバイア用の円柱状パッドの半径を引いたものまで直接延びている寸法を有しているクリアランスホールの円形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの中心からバイア製造技術の寸法公差によって定まるグランドバイア用の円柱状パッドの半径を引いたものまで直接延びている寸法を有しているクリアランスホールの円形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 多層PCBの差動信号伝達用の1対の信号バイアと、バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、グランドバイア製造技術の寸法公差を考慮した寸法を有しているクリアランスホールの対応する楕円形の断面形状とを有しているバイア伝送線路の上面図である。 多層PCBの差動信号伝達用の1対の信号バイアと、バイア伝送線路の外側の導電性境界の複数のグランドバイアの楕円形配置と、グランドバイア製造技術の寸法公差を考慮した寸法を有しているクリアランスホールの対応する楕円形の断面形状とを有しているバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する正方形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する正方形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、グランドバイア製造技術の寸法公差を考慮した寸法を有しているクリアランスホールの対応する正方形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、グランドバイア製造技術の寸法公差を考慮した寸法を有しているクリアランスホールの対応する正方形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の正方形配置の複数のグランドバイアと、最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する正方形の断面形状とを有している多層PCBのバイア伝送線路と、さらに、バイア製造技術の寸法公差を考慮して形成されている複数の円形のグランドバイアパッドの上面図である。 バイア伝送線路の外側の導電性境界の正方形配置の複数のグランドバイアと、最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する正方形の断面形状とを有している多層PCBのバイア伝送線路と、さらに、バイア製造技術の寸法公差を考慮して形成されている複数の円形のグランドバイアパッドの断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの円形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの円形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの中心からバイア製造技術の寸法公差によって定まるグランドバイア用の円柱状パッドの半径を引いたものまで直接延びている寸法を有しているクリアランスホールの円形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの中心からバイア製造技術の寸法公差によって定まるグランドバイア用の円柱状パッドの半径を引いたものまで直接延びている寸法を有しているクリアランスホールの円形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの円形の断面形状と、を有している多層PCBのバイア伝送線路と、さらに、バイア製造技術の寸法公差を考慮して複数のグランドバイアの周囲に形成されている複数の円柱状のグランドバイアパッドの上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの正方形配置と、バイア伝送線路の信号バイアに最も近い複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの円形の断面形状と、を有している多層PCBのバイア伝送線路と、さらに、バイア製造技術の寸法公差を考慮して複数のグランドバイアの周囲に形成されている複数の円柱状のグランドバイアパッドの断面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの円形配置と、グランドバイア製造技術の寸法公差を考慮した寸法を有しているクリアランスホールの対応する円形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の複数のグランドバイアの円形配置と、グランドバイア製造技術の寸法公差を考慮した寸法を有しているクリアランスホールの対応する円形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の円形配置の複数のグランドバイアと、複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する円形の断面形状とを有している多層PCBのバイア伝送線路の上面図である。 バイア伝送線路の外側の導電性境界の円形配置の複数のグランドバイアと、複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する円形の断面形状とを有している多層PCBのバイア伝送線路の断面図である。 バイア伝送線路の外側の導電性境界の円形配置の複数のグランドバイアと、複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する円形の断面形状と、を有している多層PCBのバイア伝送線路と、さらに、バイア製造技術の寸法公差を考慮して、複数のグランドバイアの周囲に形成されている複数の円柱状のバイアパッドの上面図である。 バイア伝送線路の外側の導電性境界の円形配置の複数のグランドバイアと、複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法を有しているクリアランスホールの対応する円形の断面形状と、を有している多層PCBのバイア伝送線路と、さらに、バイア製造技術の寸法公差を考慮して、複数のグランドバイアの周囲に形成されている複数の円柱状のバイアパッドの断面図である。 複数のグランドバイアの正方形の配置とクリアランスホールの対応する正方形の断面形状とを有しているバイア伝送線路からストリップ線への多層PCB内の移行部分の上面図である。 複数のグランドバイアの正方形の配置とクリアランスホールの対応する正方形の断面形状とを有しているバイア伝送線路からストリップ線への多層PCB内の移行部分の断面図である。 複数のグランドバイアの円形の配置とクリアランスホールの対応する円形の断面形状とを有しているバイア伝送線路からマイクロストリップ線への多層PCB内の移行部分の上面図である。 複数のグランドバイアの円形の配置とクリアランスホールの対応する円形の断面形状とを有しているバイア伝送線路からマイクロストリップ線への多層PCB内の移行部分の断面図である。 組み合わされている1対の信号バイアと、複数のグランドバイアの正方形の配置を有している複数のグランドバイアと、対応する正方形のクリアランスホールとからなるバイア伝送線路から組み合わされた1対のストリップ線への多層PCB内の移行部分の上面図である。 組み合わされている1対の信号バイアと、複数のグランドバイアの正方形の配置を有している複数のグランドバイアと、対応する正方形のクリアランスホールとからなるバイア伝送線路から組み合わされた1対のストリップ線への多層PCB内の移行部分の断面図である。 サブミニチュアAタイプ(SMA)コネクタ下の、複数のグランドバイアの円形配置とクリアランスホールの対応する円形の断面形状とを有しているバイア伝送線路を有しているバイア構造から、ストリップ線への多層PCB内の移行部分の上面図である。 サブミニチュアAタイプ(SMA)コネクタ下の、複数のグランドバイアの円形配置とクリアランスホールの対応する円形の断面形状とを有しているバイア伝送線路を有しているバイア構造から、ストリップ線への多層PCB内の移行部分の断面図である。 サブミニチュアAタイプ(SMA)コネクタ下の、複数のグランドバイアの正方形配置とクリアランスホールの対応する正方形の断面形状とを有しているバイア伝送線路を有しているバイア構造から、ストリップ線への多層PCB内の移行部分の上面図である。 サブミニチュアAタイプ(SMA)コネクタ下の、複数のグランドバイアの正方形配置とクリアランスホールの対応する正方形の断面形状とを有しているバイア伝送線路を有しているバイア構造から、ストリップ線への多層PCB内の移行部分の断面図である。 信号ブラインドバイアを有しているバイア伝送線路からストリップ線への多層PCB内の移行部分の上面図である。 信号ブラインドバイアを有しているバイア伝送線路からストリップ線への多層PCB内の移行部分の断面図である。 埋め込まれた信号バイアに基づいて構築されたバイア伝送線路を有している多層PCBの複数の異なる信号層に配置されている複数のストリップ線間の多層PCB内の移行部分の上面図である。 埋め込まれた信号バイアに基づいて構築されたバイア伝送線路を有している多層PCBの複数の異なる信号層に配置されている複数のストリップ線間の多層PCB内の移行部分の断面図である。 12導体層PCB内で、バイア構造として単一信号バイア、複雑なバイア構造、およびバイア伝送線路を順に使用した、PCBの最上層の50オーム同軸ケーブルからPCBの最下層の他の50オーム同軸ケーブルへの移行部分のSパラメータの大きさシミュレーション結果を示している図である。 12導体層PCB内で、バイア構造として単一信号バイア、複雑なバイア構造、およびバイア伝送線路を順に使用した、PCBの最上層の50オーム同軸ケーブルからPCBの最下層の他の50オーム同軸ケーブルへの移行部分のSパラメータの大きさシミュレーション結果を示している図である。 12導体層PCB内で、バイア構造として単一信号バイア、複雑なバイア構造、およびバイア伝送線路を順に使用した、PCBの最上層の50オーム同軸ケーブルからPCBの最下層の他の50オーム同軸ケーブルへの移行部分のSパラメータの大きさシミュレーション結果を示している図である。 12導体層PCB内で、バイア構造として単一信号バイア、複雑なバイア構造、およびバイア伝送線路を順に使用した、PCBの最上(第1)層の50オーム同軸ケーブルからPCBの10番目の層に配置されている50オームストリップ線への移行部分のSパラメータの大きさシミュレーション結果を示している図である。 12導体層PCB内で、バイア構造として単一信号バイア、複雑なバイア構造、およびバイア伝送線路を順に使用した、PCBの最上(第1)層の50オーム同軸ケーブルからPCBの10番目の層に配置されている50オームストリップ線への移行部分のSパラメータの大きさシミュレーション結果を示している図である。 12導体層PCB内で、バイア構造として単一信号バイア、複雑なバイア構造、およびバイア伝送線路を順に使用した、PCBの最上(第1)層の50オーム同軸ケーブルからPCBの10番目の層に配置されている50オームストリップ線への移行部分のSパラメータの大きさシミュレーション結果を示している図である。
符号の説明
101、201、301、401、501、601、701、801、901、1001、1101、1201、1301、1401、1501、1601、1701、1801、1901、2001、2101、2201 信号バイア
102、202、302、402、502、602、702、802、902、1002、1102、1202、1302、1402、1502、1602、1702、1802、1902、1911、2002、2011、2102、2202 グランドバイア
103、203、303、403、503、603、703、803、903、1003、1103、1203、1303、1403、1503、1603、1703、1803、1903、2003、2103,2203 クリアランスホール
104、204、304、404、504、604、704、804、904、1004、1104、1204、1304、1404、1504、1604、1704、1804、1904、2004、2104、2204 グランドプレート
105 グランド平面
106 電源平面
107 信号層
108 絶縁材料
1609、1809、1909、2009、2109、2209 ストリップ線
1710 マイクロストリップ線

Claims (46)

  1. 多層PCB用バイア伝送線路であって、
    前記多層PCB用バイア伝送線路の内側の導電性境界としての役割を有している1つまたは1つ以上の信号バイアと、
    複数のグランドバイアと前記PCBの複数の導体層の一式のグランドプレートとのアセンブリであって、前記複数のグランドバイアは前記複数のグランドプレートに接続されており、該多層PCB用バイア伝送線路の外側の導電性境界としての役割を有している前記複数のグランドバイアと前記一式のグランドプレートとのアセンブリと、
    前記多層PCB用バイア伝送線路の前記内側の導電性境界と前記外側の導電性境界との間に位置しており、円柱状のクリアランスホールを備え、該多層PCB用バイア伝送線路の前記1つまたは1つ以上の信号バイアと前記外側の導電性境界の複数の導電性部分とを分離しており、前記円柱状のクリアランスホールは、外側の断面形状の輪郭は前記外側の導電性境界内の前記複数のグランドバイアの配置に対応して定まり、寸法は前記複数のグランドバイアと前記複数のグランドプレートとの接続を維持するようにグランドバイアロッドの外側の導電性表面まで直接延びているように定まる、断面形状と寸法とによって広帯域動作を実現するPCB絶縁材料と、
    を有した、多層PCB用バイア伝送線路。
  2. 前記クリアランスホールの寸法は、前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために前記多層PCBに適用されるバイア製造技術の寸法公差によって定まる前記グランドバイア用パッドの半径を引いたものまで延びている、請求項1に記載の多層PCB用バイア伝送線路。
  3. 前記クリアランスホールの寸法は、前記グランドバイアロッドの前記外側の導電性表面まで直接延びるように定められており、さらに、前記多層PCBのバイア製造技術の寸法公差を考慮して、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために複数の円柱状パッドが前記複数のグランドバイアの周囲に形成されている、請求項1に記載の多層PCB用バイア伝送線路。
  4. 前記クリアランスホールは、該多層PCB用バイア伝送線路の中心から最も近い前記グランドバイアロッドの前記導電性表面までの距離として半径が定められている円形の断面形状を有している、請求項1に記載の多層PCB用バイア伝送線路。
  5. 前記クリアランスホールは、該多層PCB用バイア伝送線路の中心から、最も近い前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用の円柱状パッドの半径を引いたものまでの距離として半径が定められている円形の断面形状を有している、請求項1に記載の多層PCB用バイア伝送線路。
  6. 前記クリアランスホールは、該多層PCB用バイア伝送線路の中心から、最も近い前記グランドバイアロッドの前記導電性表面までの距離として定まる半径の円形の断面形状を有しており、さらに、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる複数の円柱状パッドが、前記複数のグランドバイアの周囲に形成されている、請求項1に記載の多層PCB用バイア伝送線路。
  7. 該多層PCB用バイア伝送線路の前記外側の導電性境界内の隣接している両前記グランドバイア間の距離は、λを前記多層PCB内の前記絶縁材料の所定の周波数範囲での最短の波長としたときに、λ/8以下である、請求項1に記載の多層PCB用バイア伝送線路。
  8. 多層PCB用のバイア伝送線路であって、
    該多層PCB用バイア伝送線路の内側の導電性境界としての役割を有している1対の信号バイアと、
    楕円形に配置されている複数のグランドバイアと前記PCBの複数の導体層の一式のグランドプレートとのアセンブリであって、前記複数のグランドバイアは前記複数のグランドプレートに接続されており、該多層PCB用バイア伝送線路の外側の導電性境界としての役割を有している前記複数のグランドバイアと前記一式のグランドプレートとのアセンブリと、
    前記外側の導電性境界内の前記複数のグランドバイアの配置と、前記複数のグランドバイアと前記複数のグランドプレートとの複数の接続を維持するように前記グランドバイアロッドの前記外側の導電性表面まで直接延びている寸法とに従っている断面が楕円形の円柱状のクリアランスホールと、
    を有した、多層PCB用バイア伝送線路。
  9. 前記楕円形クリアランスホールの寸法は、前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用円形パッドの半径を引いたものまで延びている、請求項8に記載の多層PCB用バイア伝送線路。
  10. 前記楕円形クリアランスホールの寸法は、複数の前記グランドバイアロッドの前記外側の導電性表面まで直接延びるように定められており、さらに、前記多層PCBのバイア製造技術の寸法公差を考慮して、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために複数の円柱状パッドが前記複数のグランドバイアの周囲に形成されている、請求項8に記載の多層PCB用バイア伝送線路。
  11. 楕円形に配置されている該多層PCB用バイア伝送線路の前記外側の導電性境界内の隣接している両前記グランドバイア間の距離は、λを前記多層PCB内の前記絶縁材料の所定の周波数範囲での最短の波長としたときに、λ/8以下である、請求項8に記載の多層PCB用バイア伝送線路。
  12. 多層PCB用のバイア伝送線路であって、
    該多層PCB用バイア伝送線路の内側の導電性境界としての役割を有している信号バイアと、
    正方形に配置されている複数のグランドバイアと前記多層PCBの複数のグランド層の一式のグランドプレートとのアセンブリであって、前記複数のグランドバイアは前記複数のグランドプレートに接続されており、該多層PCB用バイア伝送線路の外側の導電性境界としての役割を有している前記複数のグランドバイアと前記一式のグランドプレートとのアセンブリと、
    前記グランドバイアの配置に従っている正方形の断面形態を有しており、前記複数のグランドバイアと前記複数のグランドプレートとの複数の接続を維持するための、断面形状と前記グランドバイアロッドの前記外側の導電性表面まで直接延びている寸法とによって該多層PCB用バイア伝送線路の広帯域動作を実現する円柱状のクリアランスホールと、
    を有した、多層PCB用バイア伝送線路。
  13. 前記クリアランスホールの寸法は、前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用パッドの半径を引いたものまで延びている、請求項12に記載の多層PCB用バイア伝送線路。
  14. 前記クリアランスホールの寸法は、前記グランドバイアロッドの前記外側の導電性表面まで直接延びるように定められており、さらに、前記多層PCBのバイア製造技術の寸法公差を考慮して、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために複数の円柱状パッドが各前記グランドバイアの周囲に形成されている、請求項12に記載の多層PCB用バイア伝送線路。
  15. 前記クリアランスホールは、前記信号バイアの中心から最も近い前記グランドバイアロッドの外側の前記導電性表面までの距離として半径が定められている円形の断面形状を有している、請求項12に記載の多層PCB用バイア伝送線路。
  16. 前記クリアランスホールは、前記信号バイアの中心から、最も近い前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用の円柱状パッドの半径を引いたものまでの距離として半径が定められている円形の断面形状を有している、請求項12に記載の多層PCB用バイア伝送線路。
  17. 前記クリアランスホールは、前記信号バイアの中心から、最も近い前記グランドバイアロッドの前記導電性表面までの距離として定まる半径の円形の断面形状を有しており、さらに、前記複数のグランドバイアと前記複数のグランドプレートとの複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる複数の円柱状パッドが、前記複数のグランドバイアの周囲に形成されている、請求項12に記載の多層PCB用バイア伝送線路。
  18. 正方形に配置されている該多層PCB用バイア伝送線路の前記外側の導電性境界内の隣接している両前記グランドバイア間の距離は、λを前記多層PCB内の前記絶縁材料の所定の周波数範囲での最短の波長としたときに、λ/8以下である、請求項12に記載の多層PCB用バイア伝送線路。
  19. 多層PCB用のバイア伝送線路であって、
    該多層PCB用バイア伝送線路の内側の導電性境界としての役割を有している信号バイアと、
    円形に配置されている複数のグランドバイアと前記PCBの複数のグランド層の一式のグランドプレートとのアセンブリであって、前記複数のグランドバイアは前記複数のグランドプレートに接続されており、該多層PCB用バイア伝送線路の外側の導電性境界としての役割を有している前記複数のグランドバイアと前記一式のグランドプレートとのアセンブリと、
    円形の断面形状を有しており、前記複数のグランドバイアと前記複数のグランドプレートとの複数の接続を維持するための、前記グランドバイアロッドの前記外側の導電性表面まで直接延びている断面寸法によって該多層PCB用バイア伝送線路の広帯域動作を実現する円柱状のクリアランスホールと、
    を有した多層PCB用のバイア伝送線路。
  20. 前記円形のクリアランスホールの寸法は、前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用パッドの半径を引いたものまで延びている、請求項19に記載の多層PCB用バイア伝送線路。
  21. 前記クリアランスホールの寸法は、前記グランドバイアロッドの前記外側の導電性表面まで直接延びるように定められており、さらに、前記多層PCBのバイア製造技術の寸法公差を考慮して、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために複数の円形の円柱状パッドが前記複数のグランドバイアの周囲に形成されている、請求項19に記載の多層PCB用バイア伝送線路。
  22. 円形に配置されている該多層PCB用バイア伝送線路の前記外側の導電性境界内の隣接している両前記グランドバイア間の距離は、λを前記多層PCB内の前記絶縁材料の所定の周波数範囲での最短の波長としたときに、λ/8以下である、請求項19に記載の多層PCB用バイア伝送線路。
  23. 多層PCB用のバイア伝送線路であって、
    該多層PCB用バイア伝送線路の内側の導電性境界としての役割を有している1対の信号バイアと、
    正方形に配置されている複数のグランドバイアと前記PCBの複数のグランド層の一式のグランドプレートとのアセンブリであって、前記複数のグランドバイアは前記複数のグランドプレートに接続されており、該多層PCB用バイア伝送線路の外側の導電性境界としての役割を有している前記複数のグランドバイアと前記一式のグランドプレートとのアセンブリと、
    該多層PCB用バイア伝送線路の前記内側の導電性境界と前記外側の導電性境界との間に位置しており、前記複数のグランドバイアと前記複数のグランドプレートとの複数の接続を維持するように複数のグランドバイアロッドの外側の導電性表面まで直接延びている寸法によって該多層PCB用バイア伝送線路の広帯域動作を実現する断面が正方形の円柱状のクリアランスホールと、
    を有した、多層PCB用バイア伝送線路。
  24. 前記正方形のクリアランスホールの寸法は、前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用パッドの半径を引いたものまで延びている、請求項23に記載の多層PCB用バイア伝送線路。
  25. 前記正方形のクリアランスホールの寸法は、複数の前記グランドバイアロッドの前記外側の導電性表面まで直接延びるように定められており、さらに、前記多層PCBのバイア製造技術の寸法公差を考慮して、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために複数の円柱状パッドが前記複数のグランドバイアの周囲に形成されている、請求項23に記載の多層PCB用バイア伝送線路。
  26. 多層PCB内のサブミニチュアAタイプ(SMA)コネクタを有したコネクタの下のバイア構造であって、
    前記コネクタの信号ピン用信号バイアと、
    前記コネクタの複数のグランドピン用の多数のグランドバイアと、
    内側の導電性境界としての役割を有している前記信号バイアと、前記信号バイアを囲んでいる複数のグランドバイアと前記多層PCBの複数の導体層の一式のグランドプレートとのアセンブリであって外側の導電性境界としての役割を有しているアセンブリと、前記内側の導電性境界と前記外側の導電性境界との間に位置しており、前記信号バイアと前記外側の導電性境界の複数の導電性部分を分離しており、クリアランスホールを備え、外側の断面形状の輪郭は前記外側の導電性境界内の前記複数のグランドバイアの配置に対応して定まり、寸法は前記複数のグランドバイアと前記複数のグランドプレートとの接続を維持するようにグランドバイアロッドの外側の導電性表面まで直接延びているように定まる、断面形状と寸法とによって広帯域動作を実現するPCB絶縁材料と、によって構成されているバイア伝送線路と、
    を有した多層PCB内のサブミニチュアAタイプ(SMA)コネクタを有したコネクタの下のバイア構造。
  27. 前記バイア伝送線路の前記クリアランスホールの寸法は、前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用パッドの半径を引いたものまで延びている、請求項26に記載の多層PCB内のサブミニチュアAタイプ(SMA)コネクタを有したコネクタの下のバイア構造。
  28. 前記バイア伝送線路の前記クリアランスホールの寸法は、前記グランドバイアロッドの前記外側の導電性表面まで直接延びるように定められており、さらに、前記多層PCBのバイア製造技術の寸法公差を考慮して、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために複数の円柱状パッドが前記複数のグランドバイアの周囲に形成されている、請求項26に記載の多層PCB内のサブミニチュアAタイプ(SMA)コネクタを有したコネクタの下のバイア構造。
  29. 前記バイア伝送線路の前記クリアランスホールは、前記信号バイアの中心から、前記バイア伝送線路の前記外側の導電性境界の最も近い複数のグランドバイアの前記ロッドの導電性表面までの距離として半径が定められている円形の断面形状を有している、請求項26に記載の多層PCB内のサブミニチュアAタイプ(SMA)コネクタを有したコネクタの下のバイア構造。
  30. 前記バイア伝送線路の前記クリアランスホールは、前記バイア伝送線路の中心から、前記バイア伝送線路の前記外側の導電性境界の最も近い前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用の円柱状パッドの半径を引いたものまでの距離として半径が定められている円形の断面形状を有している、請求項26に記載の多層PCB内のサブミニチュアAタイプ(SMA)コネクタを有したコネクタの下のバイア構造。
  31. 前記バイア伝送線路の前記クリアランスホールは、前記信号バイアの中心から、前記バイア伝送線路の前記外側の導電性境界の最も近い前記グランドバイアの前記グランドバイアロッドの外側の導電性表面までの距離として定まる半径の円形の断面形状を有しており、さらに、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる複数の円柱状パッドが、前記複数のグランドバイアの周囲に形成されている、請求項26に記載の多層PCB内のサブミニチュアAタイプ(SMA)コネクタを有したコネクタの下のバイア構造。
  32. 前記バイア伝送線路の前記外側の導電性境界内の隣接している両前記グランドバイア間の距離は、λを前記多層PCBの前記絶縁材料内の所定の周波数範囲での最短の波長としたときに、λ/8以下である、請求項26に記載の多層PCB内のサブミニチュアAタイプ(SMA)コネクタを有したコネクタの下のバイア構造。
  33. メッキスルーホール、ブラインドバイア、埋め込みバイア、またはカウンタボアドバイアの少なくとも1つの形態の信号バイアから多層PCBに埋め込まれている平坦な伝送線路への移行部分であって、
    信号バイアと、
    前記信号バイアとの接続を予測して円柱状のパッドによって前記信号バイアに接続されている平坦な伝送線路と、
    内側の導電性境界としての役割を有している前記信号バイアと、前記信号バイアを囲んでいる複数のグランドバイアと前記多層PCBの複数の導体層の一式のグランドプレートとのアセンブリであって外側の導電性境界としての役割を有しているアセンブリと、前記内側の導電性境界と前記外側の導電性境界との間に位置しており、前記信号バイアと前記外側の導電性境界の複数の導電性部分を分離しており、クリアランスホールを備え、外側の断面形状の輪郭は前記外側の導電性境界内の前記複数のグランドバイアの配置に対応して定まり、寸法は前記複数のグランドバイアと前記複数のグランドプレートとの接続を維持するようにグランドバイアロッドの外側の導電性表面まで直接延びているように定まる、断面形状と寸法とによって広帯域動作を実現するPCB絶縁材料と、によって構成されているバイア伝送線路と、
    を有した、信号バイアから多層PCBに形成されている平坦な伝送線路への移行部分。
  34. 前記バイア伝送線路の前記クリアランスホールの寸法は、前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用パッドの半径を引いたものまで延びている、請求項33に記載の信号バイアから多層PCBに形成されている平坦な伝送線路への移行部分。
  35. 前記クリアランスホールの寸法は、前記グランドバイアロッドの前記外側の導電性表面まで直接延びるように定められており、さらに、前記多層PCBのバイア製造技術の寸法公差を考慮して、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために複数の円柱状パッドが前記複数のグランドバイアの周囲に形成されている、請求項33に記載の信号バイアから多層PCBに形成されている平坦な伝送線路への移行部分。
  36. 前記バイア伝送線路の前記クリアランスホールは、前記信号バイアの中心から、前記バイア伝送線路の前記外側の導電性境界の最も近いグランドバイアの前記グランドバイアロッドの外側の導電性表面までの距離として半径が定められている円形の断面形状を有している、請求項33に記載の信号バイアから多層PCBに形成されている平坦な伝送線路への移行部分。
  37. 前記バイア伝送線路の前記クリアランスホールは、前記バイア伝送線路の中心から、前記バイア伝送線路の前記外側の導電性境界の最も近い前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用の円柱状パッドの半径を引いたものまでの距離として半径が定められている円形の断面形状を有している、請求項33に記載の信号バイアから多層PCBに形成されている平坦な伝送線路への移行部分。
  38. 前記バイア伝送線路の前記クリアランスホールは、前記信号バイアの中心から、前記バイア伝送線路の前記外側の導電性境界の最も近い前記グランドバイアの前記ロッドの前記導電性表面までの距離として定まる半径の円形の断面形状を有しており、さらに、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる複数の円柱状パッドが、前記複数のグランドバイアの周囲に形成されている、請求項33に記載の信号バイアから多層PCBに形成されている平坦な伝送線路への移行部分。
  39. 前記バイア伝送線路の前記外側の導電性境界内の隣接している両前記グランドバイア間の距離は、λを前記多層PCB内の前記絶縁材料の所定の周波数範囲での最短の波長としたときに、λ/8以下である、請求項33に記載の信号バイアから多層PCBに形成されている平坦な伝送線路への移行部分。
  40. 複数のめっきスルーホール、複数のブラインドバイア、複数の埋め込みバイア、または複数のカウンタボアドバイアの基部の少なくとも1つに形成された差動信号バイア対から多層PCBに埋め込まれている1対の組み合わされている平坦な伝送線路への移行部分であって、
    1対の信号バイアと、
    前記1対の信号バイアとの接続を予測して複数の円柱状のパッドによって前記1対の信号バイアに接続されている1対の組み合わされている平坦な伝送線路と、
    内側の導電性境界としての役割を有している前記差動信号バイア対と、前記差動信号バイア対を囲んでいる複数のグランドバイアと前記多層PCBの複数の導体層の一式のグランドプレートとのアセンブリであって外側の導電性境界としての役割を有しているアセンブリと、前記内側の導電性境界と前記外側の導電性境界との間に位置しており、前記信号バイア対と前記外側の導電性境界の複数の導電性部分を分離しており、円柱状のクリアランスホールを備え、外側の断面形状の輪郭は前記外側の導電性境界内の前記複数のグランドバイアの配置に対応して定まり、寸法は前記複数のグランドバイアと前記複数のグランドプレートとの接続を維持するようにグランドバイアロッドの外側の導電性表面まで直接延びているように定まる、断面形状と寸法とによって広帯域動作を実現するPCB絶縁材料と、によって構成されているバイア伝送線路と、
    を有した、複数のめっきスルーホール、複数のブラインドバイア、複数の埋め込みバイア、または複数のカウンタボアドバイアの基部に形成された差動信号バイア対から多層PCBに埋め込まれている1対の組み合わされている平坦な伝送線路への移行部分。
  41. 前記バイア伝送線路の前記クリアランスホールの寸法は、前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用パッドの半径を引いたものまで延びている、請求項40に記載の複数のめっきスルーホール、複数のブラインドバイア、複数の埋め込みバイア、または複数のカウンタボアドバイアの基部の少なくとも1つに形成された差動信号バイア対から多層PCBに埋め込まれている1対の組み合わされている平坦な伝送線路への移行部分。
  42. 前記クリアランスホールの寸法は、前記グランドバイアロッドの前記外側の導電性表面まで直接延びるように定められており、さらに、前記多層PCBのバイア製造技術の寸法公差を考慮して、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のために複数の円柱状パッドが前記複数のグランドバイアの周囲に形成されている、請求項40に記載の複数のめっきスルーホール、複数のブラインドバイア、複数の埋め込みバイア、または複数のカウンタボアドバイアの基部の少なくとも1つに形成された差動信号バイア対から多層PCBに埋め込まれている1対の組み合わされている平坦な伝送線路への移行部分。
  43. 前記バイア伝送線路の前記クリアランスホールは、前記信号バイアの中心から、前記バイア伝送線路の前記外側の導電性境界から最も近いグランドバイアの前記ロッドの導電性表面までの距離として半径が定められている円形の断面形状を有している、請求項40に記載の複数のめっきスルーホール、複数のブラインドバイア、複数の埋め込みバイア、または複数のカウンタボアドバイアの基部の少なくとも1つに形成された差動信号バイア対から多層PCBに埋め込まれている1対の組み合わされている平坦な伝送線路への移行部分。
  44. 前記バイア伝送線路の前記クリアランスホールは、前記バイア伝送線路の中心から、前記バイア伝送線路の前記外側の導電性境界の最も近い前記グランドバイアの中心から前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる前記グランドバイア用の円柱状パッドの半径を引いたものまでの距離として半径が定められている円形の断面形状を有している、請求項40に記載の複数のめっきスルーホール、複数のブラインドバイア、複数の埋め込みバイア、または複数のカウンタボアドバイアの基部の少なくとも1つに形成された差動信号バイア対から多層PCBに埋め込まれている1対の組み合わされている平坦な伝送線路への移行部分。
  45. 前記バイア伝送線路の前記クリアランスホールは、前記信号バイアの中心から、前記外側の導電性境界の最も近いグランドバイアの前記ロッドの前記導電性表面までの距離として定められている半径の円形の断面形状を有しており、さらに、前記複数のグランドバイアと前記複数のグランドプレートとの前記複数の接続のための前記多層PCBのバイア製造技術の寸法公差によって定まる複数の円柱状パッドが、前記複数のグランドバイアの周囲に形成されている、請求項40に記載の複数のめっきスルーホール、複数のブラインドバイア、複数の埋め込みバイア、または複数のカウンタボアドバイアの基部の少なくとも1つに形成された差動信号バイア対から多層PCBに埋め込まれている1対の組み合わされている平坦な伝送線路への移行部分。
  46. 前記バイア伝送線路の前記外側の導電性境界内の隣接している両前記グランドバイア間の距離は、λを前記多層PCB内の前記絶縁材料の所定の周波数範囲での最短の波長としたときに、λ/8以下である、請求項40に記載の複数のめっきスルーホール、複数のブラインドバイア、複数の埋め込みバイア、または複数のカウンタボアドバイアの基部の少なくとも1つに形成された差動信号バイア対から多層PCBに埋め込まれている1対の組み合わされている平坦な伝送線路への移行部分。
JP2006527792A 2004-03-09 2005-03-09 多層印刷回路基板用バイア伝送線路 Active JP4991296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006527792A JP4991296B2 (ja) 2004-03-09 2005-03-09 多層印刷回路基板用バイア伝送線路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004065881 2004-03-09
JP2004065881 2004-03-09
JP2006527792A JP4991296B2 (ja) 2004-03-09 2005-03-09 多層印刷回路基板用バイア伝送線路
PCT/JP2005/004595 WO2005086554A1 (en) 2004-03-09 2005-03-09 Via transmission lines for multilayer printed circuit boards

Publications (2)

Publication Number Publication Date
JP2007528589A JP2007528589A (ja) 2007-10-11
JP4991296B2 true JP4991296B2 (ja) 2012-08-01

Family

ID=34918282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006527792A Active JP4991296B2 (ja) 2004-03-09 2005-03-09 多層印刷回路基板用バイア伝送線路

Country Status (4)

Country Link
US (1) US7868257B2 (ja)
JP (1) JP4991296B2 (ja)
CN (1) CN100544559C (ja)
WO (1) WO2005086554A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018190121A1 (ja) * 2017-04-11 2018-10-18 株式会社デンソー 層間伝送線路
US11122679B2 (en) 2020-01-06 2021-09-14 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292393B (zh) * 2005-10-18 2013-04-17 日本电气株式会社 垂直信号路径、印刷电路板、半导体封装以及半导体芯片
JP4852979B2 (ja) * 2005-10-31 2012-01-11 ソニー株式会社 フレックスリジッド基板、光送受信モジュール及び光送受信装置
CN101043788A (zh) * 2006-03-21 2007-09-26 鸿富锦精密工业(深圳)有限公司 印刷电路板
WO2008047852A1 (en) * 2006-10-13 2008-04-24 Nec Corporation Multilayer substrate
JP2008262989A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 高周波回路基板
US8351216B2 (en) * 2007-07-09 2013-01-08 Power Concepts Nz Limited Layered structure connection and assembly
JP5003359B2 (ja) * 2007-08-31 2012-08-15 日本電気株式会社 プリント配線基板
DE102008045055A1 (de) * 2007-12-07 2009-06-10 Samsung Electro-Mechanics Co., Ltd., Suwon Elektromagnetische Bandgap-Struktur und Leiterplatte
JP5326455B2 (ja) * 2008-09-18 2013-10-30 日本電気株式会社 プリント配線基板及びその製造方法
US8836601B2 (en) 2013-02-04 2014-09-16 Ubiquiti Networks, Inc. Dual receiver/transmitter radio devices with choke
US9496620B2 (en) 2013-02-04 2016-11-15 Ubiquiti Networks, Inc. Radio system for long-range high-speed wireless communication
CN101907909A (zh) * 2009-06-05 2010-12-08 鸿富锦精密工业(深圳)有限公司 具有固定孔的主板
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
JP5527623B2 (ja) * 2009-07-28 2014-06-18 株式会社村田製作所 電子部品
US8952264B2 (en) * 2009-10-16 2015-02-10 Telefonaktiebolaget L M Ericsson (Publ) Printed circuit board
CN201608971U (zh) * 2009-10-28 2010-10-13 国基电子(上海)有限公司 电路板
EP2434847A1 (en) * 2009-11-27 2012-03-28 BAE Systems PLC Circuit board
JP5363384B2 (ja) * 2010-03-11 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
US9831540B2 (en) * 2010-09-30 2017-11-28 Aviat U.S., Inc. Systems and methods for improved chip device performance
KR20120053675A (ko) 2010-11-18 2012-05-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법, 및 인터포저 칩 및 그의 제조 방법
TW201223347A (en) * 2010-11-23 2012-06-01 Hon Hai Prec Ind Co Ltd Printed circuit board with compound-via
CN102480838A (zh) * 2010-11-24 2012-05-30 鸿富锦精密工业(深圳)有限公司 设有复合式过孔的印刷电路板
TWI402007B (zh) * 2010-11-29 2013-07-11 Hon Hai Prec Ind Co Ltd 印刷電路板
US9144150B2 (en) * 2012-04-20 2015-09-22 Xilinx, Inc. Conductor structure with integrated via element
US9860985B1 (en) 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2014115578A1 (ja) * 2013-01-24 2014-07-31 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
US9397820B2 (en) 2013-02-04 2016-07-19 Ubiquiti Networks, Inc. Agile duplexing wireless radio devices
US9543635B2 (en) 2013-02-04 2017-01-10 Ubiquiti Networks, Inc. Operation of radio devices for long-range high-speed wireless communication
US9373885B2 (en) 2013-02-08 2016-06-21 Ubiquiti Networks, Inc. Radio system for high-speed wireless communication
TWI478636B (zh) * 2013-08-09 2015-03-21 Hon Hai Prec Ind Co Ltd 印刷電路板
US9560741B2 (en) 2013-10-10 2017-01-31 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
LT3055930T (lt) 2013-10-11 2020-02-10 Ubiquiti Inc. Belaidės radijo sistemos optimizavimas atliekant nuolatinę spektro analizę
CA2875097C (en) * 2013-12-18 2022-02-22 Com Dev International Ltd. Transmission line circuit assemblies and processes for fabrication
US9408304B2 (en) 2014-01-22 2016-08-02 Globalfoundries Inc. Through printed circuit board (PCB) vias
JP6293038B2 (ja) * 2014-02-21 2018-03-14 三菱電機株式会社 多層回路基板
US9172605B2 (en) 2014-03-07 2015-10-27 Ubiquiti Networks, Inc. Cloud device identification and authentication
US9325516B2 (en) 2014-03-07 2016-04-26 Ubiquiti Networks, Inc. Power receptacle wireless access point devices for networked living and work spaces
US9912053B2 (en) 2014-03-17 2018-03-06 Ubiquiti Networks, Inc. Array antennas having a plurality of directional beams
WO2015153717A1 (en) 2014-04-01 2015-10-08 Ubiquiti Networks, Inc. Antenna assembly
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9620841B2 (en) * 2014-06-13 2017-04-11 Nxp Usa, Inc. Radio frequency coupling structure
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
WO2016081855A1 (en) 2014-11-21 2016-05-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
CN107708854A (zh) * 2015-07-21 2018-02-16 哈利伯顿能源服务公司 纯化金刚石粉末
JP6535546B2 (ja) * 2015-08-26 2019-06-26 京セラ株式会社 印刷配線板
US10187972B2 (en) * 2016-03-08 2019-01-22 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN106028642A (zh) * 2016-06-22 2016-10-12 安徽天兵电子科技有限公司 一种tr组件多层电路板及其加工工艺
IL250253B (en) 2017-01-24 2021-10-31 Arbe Robotics Ltd A method for separating targets and echoes from noise, in radar signals
CN206807859U (zh) * 2017-06-13 2017-12-26 智邦科技股份有限公司 用于高速传输的印刷电路板
WO2019064510A1 (ja) * 2017-09-29 2019-04-04 三菱電機株式会社 高周波フィルタ
IL255982A (en) 2017-11-29 2018-01-31 Arbe Robotics Ltd Detection, mitigation and prevention of mutual interference between fixed water radars in vehicles
KR101938106B1 (ko) * 2018-01-25 2019-01-14 주식회사 기가레인 선폭 축소형 연성회로기판
IL259146A (en) * 2018-05-03 2018-06-28 Arbe Robotics Ltd Printed circuit board based high frequency rf coaxial transmission line using buried vias and method of fabrication thereof
IL259190A (en) 2018-05-07 2018-06-28 Arbe Robotics Ltd System and method for frequency hopping MIMO FMCW imaging radar
TWI830739B (zh) 2018-06-11 2024-02-01 美商安芬諾股份有限公司 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法
IL260694A (en) 2018-07-19 2019-01-31 Arbe Robotics Ltd Method and device for two-stage signal processing in a radar system
IL260696A (en) 2018-07-19 2019-01-31 Arbe Robotics Ltd Method and device for structured self-testing of radio frequencies in a radar system
IL260695A (en) 2018-07-19 2019-01-31 Arbe Robotics Ltd Method and device for eliminating waiting times in a radar system
IL261636A (en) 2018-09-05 2018-10-31 Arbe Robotics Ltd Deflected MIMO antenna array for vehicle imaging radars
US11564316B2 (en) 2018-11-29 2023-01-24 Lockheed Martin Corporation Apparatus and method for impedance balancing of long radio frequency (RF) via
US10993312B2 (en) * 2019-04-16 2021-04-27 Dell Products L.P. System and method for ground via optimization for high speed serial interfaces
WO2021006037A1 (ja) * 2019-07-05 2021-01-14 株式会社村田製作所 伝送線路、および電子機器
IL271269A (en) 2019-12-09 2021-06-30 Arbe Robotics Ltd Radom for a planar antenna for car radar
CN112290170B (zh) * 2020-09-30 2021-12-28 中国航空工业集团公司雷华电子技术研究所 一种具有可调谐电路的射频垂直过渡结构
CN114614231B (zh) * 2020-12-09 2024-03-22 深南电路股份有限公司 耦合器及电子设备
CN113133186A (zh) * 2021-04-15 2021-07-16 山东英信计算机技术有限公司 一种基于PCIe 5.0协议的高密连接器PCB结构
US11818833B2 (en) * 2021-11-15 2023-11-14 Unimicron Technology Corp. Circuit board structure

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533023A (en) * 1967-09-19 1970-10-06 Motorola Inc Multilayered circuitry interconnections with integral shields
US3895435A (en) * 1974-01-23 1975-07-22 Raytheon Co Method for electrically interconnecting multilevel stripline circuitry
SE426894B (sv) * 1981-06-30 1983-02-14 Ericsson Telefon Ab L M Impedansriktig koaxialovergang for mikrovagssignaler
US4816791A (en) * 1987-11-27 1989-03-28 General Electric Company Stripline to stripline coaxial transition
US4846696A (en) * 1988-06-15 1989-07-11 M/A-Com Omni Spectra, Inc. Microwave stripline connector
GB9215707D0 (en) * 1992-07-23 1992-09-09 Cambridge Computer Rf waveguide signal transition apparatus
US5401912A (en) * 1993-06-07 1995-03-28 St Microwave Corp., Arizona Operations Microwave surface mount package
US5930665A (en) * 1995-09-06 1999-07-27 Itt Industries, Inc. Wide frequency band transition between via RF transmission lines and planar transmission lines
US5644276A (en) * 1996-05-29 1997-07-01 The United States Of America As Represented By The Secretary Of The Army Multi-layer controllable impedance transition device for microwaves/millimeter waves
JP4195731B2 (ja) * 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
JPH10173410A (ja) * 1996-12-12 1998-06-26 Sharp Corp ストリップ線路を用いた伝送回路
US5842877A (en) * 1996-12-16 1998-12-01 Telefonaktiebolaget L M Ericsson Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device
JP3126694B2 (ja) 1998-02-03 2001-01-22 株式会社東芝 マイクロ波回路装置
US6031188A (en) * 1998-04-30 2000-02-29 Lockheed Martin Corp. Multi-circuit RF connections using molded and compliant RF coaxial interconnects
JP2000031709A (ja) 1998-07-08 2000-01-28 Mitsubishi Electric Corp 多層伝送線路
JP2000040903A (ja) 1998-07-23 2000-02-08 Mitsubishi Electric Corp 多層伝送線路
JP2000068716A (ja) 1998-08-26 2000-03-03 Mitsubishi Electric Corp 多層伝送線路
US6388206B2 (en) * 1998-10-29 2002-05-14 Agilent Technologies, Inc. Microcircuit shielded, controlled impedance “Gatling gun”via
JP2001144511A (ja) 1999-11-17 2001-05-25 Mitsubishi Electric Corp 平面型導波路の接続用変換器
JP4462782B2 (ja) 2001-04-26 2010-05-12 京セラ株式会社 高周波用配線基板
JP2003124636A (ja) * 2001-10-09 2003-04-25 Ngk Spark Plug Co Ltd 配線基板
JP3878895B2 (ja) * 2001-11-29 2007-02-07 京セラ株式会社 高周波信号伝送用積層構造
US7091424B2 (en) * 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US7053729B2 (en) * 2004-08-23 2006-05-30 Kyocera America, Inc. Impedence matching along verticle path of microwave vias in multilayer packages

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018190121A1 (ja) * 2017-04-11 2018-10-18 株式会社デンソー 層間伝送線路
JP2018182500A (ja) * 2017-04-11 2018-11-15 株式会社Soken 層間伝送線路
US11122679B2 (en) 2020-01-06 2021-09-14 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
CN100544559C (zh) 2009-09-23
CN1930930A (zh) 2007-03-14
WO2005086554A1 (en) 2005-09-15
US20070205847A1 (en) 2007-09-06
JP2007528589A (ja) 2007-10-11
US7868257B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
JP4991296B2 (ja) 多層印刷回路基板用バイア伝送線路
US8035992B2 (en) Vertical transitions, printed circuit boards therewith and semiconductor packages with the printed circuit boards and semiconductor chip
JP5146703B2 (ja) 多層基板
JP4930590B2 (ja) 多層基板
TWI407461B (zh) 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構
US9055702B2 (en) Method for forming a circuit board via structure for high speed signaling
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
JP6013298B2 (ja) 高周波伝送線路
US20150229016A1 (en) Multi-layer transmission lines
CN103813627B (zh) 多层电路基板
JP5354231B2 (ja) 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ
WO2004107830A1 (ja) プリント回路基板用コンパクトビア伝送路およびその設計方法
US9107300B2 (en) Resonant via structures in multilayer substrates and filters based on these via structures
JP2002353588A5 (ja)
CN104124211A (zh) 具有波导转换元件的集成电路模块
JP2010027654A (ja) 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
US6992255B2 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
CN102544666A (zh) 宽带非共面馈通
JP2003188610A (ja) 高周波回路
JP3370552B2 (ja) 配線基板
JP5341712B2 (ja) 配線基板
Kostka et al. Electrical performance of via transitions in the presence of overlapping anti-pads

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

R150 Certificate of patent or registration of utility model

Ref document number: 4991296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250