JP4806317B2

JP4806317B2 - 光受信機における位相モニタ装置

Info

Publication number: JP4806317B2
Application number: JP2006234563A
Authority: JP
Inventors: 章彦磯村; ラスムセンイエンス; タオゼンイング; 紀明水口; 健壱鏑木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-08-30
Filing date: 2006-08-30
Publication date: 2011-11-02
Anticipated expiration: 2026-08-30
Also published as: JP2008060857A; US7676162B2; US20080056733A1

Description

本発明は、光差動８値位相シフトキーイング（Ｄ８ＰＳＫ：Differential Eight-Level Phase Shift Keying）受信機に係わり、特に、光Ｄ8ＰＳＫ受信機のための位相モニタ装置および、これを用いた位相制御に関する。

Ｄ８ＰＳＫでは、受信機内の干渉計アーム間の光位相差が正確に設定されていることが非常に重要である。そうでないと、許容範囲を超えた光波形の劣化が発生する。正確な光位相差を得るためには、通常、フィードバック制御が行われる。受信機における位相誤差をモニタし、位相が目標値に保持されるように受信機の位相を調整するための位相調整信号を生成する。典型的なフィードバック制御のディザリング方式では、位相を最適点から誤差を生じさせるため、ペルティが生じる。しかし、D8PSKではDQPSKと比較して、位相誤差によるペナティは２倍以上生じる。

図１２は、Ｄ８ＰＳＫとＤＱＰＳＫの場合における受信機の干渉計の位相ずれとＱペナルティの関係を示した図である。
位相ずれが０の場合には、どちらもＱペナルティは０であるが、位相ずれが大きくなるにつれ、Ｄ８ＰＳＫのほうが、ＤＱＰＳＫよりも２倍以上の早さでＱペナルティが悪くなっているのがわかる。

ディザリング制御を行なう場合の制御方式として、一例を挙げる。ディザリング制御においては、現在の位相が最適点かどうかを判定するために、わざと干渉計の位相を少しずらす。もし、元の位相状態と変化させた位相状態間で、変化させた位相状態のときのほうが波形が劣化した場合（ＢＥＲ（ビットエラーレート）が劣化した場合）、元の状態の方がより位相が最適点に近いことがわかる。逆に、変化させたときの方がＢＥＲが良い場合は、変化させた位相状態の方が最適点により近い。例えば、図１２のＤ８ＰＳＫのグラフによれば、1回のディザリング制御で1°位相を動かす場合、位相が最適点（位相ずれが０°）にあったとしても、ディザリング制御により、約0.2dＢの波形劣化を引き起こすことになる。

また、D８PSKでは、全ての信号を復調するためには、復調用の４つの干渉計を、それぞれ異なる位相状態に設定を行なう必要がある。
非特許文献１には、Ｄ８ＰＳＫの基本的技術が開示されている。非特許文献２では、Ｄ８ＰＳＫシステムにおける必要なＯＳＮＲと分散トラレンスを実験的に求めている。非特許文献３では、Ｄ８ＰＳＫにおける受信機と送信機の設計に重要なパラメータの計算を行っている。
Kim et al., "Direct-detection optical differential 8-level phase-shift keying (OD8PSK) for spectrally efficient transmission", OPTICS EXPRESS Vol. 12, No. 15, 26 July 2004 Serbay et al., "Experimental Investigation of RZ-8DPSK at 3x 10.7Gb/s", 2005 IEEE WE3 9:00-9:15, p.483-p.484 Han et al, "Sensitivity Limits and Degradations in OD8PSK", IEEE PHOTONICS TECHNOLOGY LETTERS, VOL. 17, NO. 3, MARCH 2005, p.720-p. 722

Ｄ８ＰＳＫ方式の光通信システムは、まだ提案されて間もないので、送信機や受信機の制御方法等については、あまり提案がなされていない。
本発明の課題は、ディザリング制御による波形劣化を引き起こすことなく、遅延干渉計の位相調整が可能で、位相の大きさ、符号だけでなく、各遅延干渉計の位相が所望の位相に設定されているかを単体で判別する位相モニタ装置を提供することである。

本発明の位相モニタ装置は、４つの遅延干渉計と、それぞれの遅延干渉計にたいして、バランスド光検出器、データ再生回路を備えた第１〜第４のブランチを有する光Ｄ８ＰＳＫ受信機における各ブランチの遅延干渉計の位相誤差をモニタする位相モニタ装置であって、対とするブランチの一方のブランチのデータ再生回路の前段から得られる信号と他方のブランチのデータ再生回路の後段から得られる信号とを掛け合わせる乗算手段と、該乗算手段からの出力信号を平均化する平均化回路とを備えることを特徴とする。

本発明によれば、遅延干渉計の位相調整にディザリング制御ではない方法を使用するので、光信号の波形劣化を引き起こすことなく、位相調整が可能になる。また、位相の大きさ、符号だけでなく、各遅延干渉計の位相が所望の位相に設定されているか否かを的確に判別することができる。

図１は、本発明の第１の実施形態の位相モニタ装置のブロック構成図である。
入力されたＤ８ＰＳＫ光信号は、２回分岐されて、各遅延干渉計１０−１〜１０−４に入力される。各遅延干渉計１０−１〜１０−４の位相量は、図１に示されるように、それぞれ、３π／８、−π／８、π／８、−３π／８である。各遅延干渉計１０−１〜１０−４から出力された光信号は、デュアルピンフォトダイオード１１−１〜１１−４で電気信号に変換される。電気信号に変換された信号は、アンプ１７−１〜１７−４によって増幅された後、ＣＤＲ（Clock Data Recovery）１２−１〜１２−４によって再生され、ＬＳＩ１５によって信号処理がなされる。また、ＬＳＩ１５からのデータ誤り率等のデータを得て、干渉計制御回路１６は、各遅延干渉計１０−１〜１０−４の位相量を調整する。

本発明の実施形態では、ＣＤＲ１２−１〜１２−４を備えた第１から第４のブランチを有する光Ｄ８ＰＳＫ受信機において、第1、2ブランチと第3、４ブランチを組とする。１つの組の中で一方のブランチの位相誤差をモニタするために、当該ブランチのＣＤＲ１２−１〜１２−４の前段から得られる信号をローパスフィルタ１３−１〜１３−４に通過させた信号と、他方のブランチのＣＤＲ１２−１〜１２−４の後段から得られる信号をローパスフィルタ１４−１〜１４−４に通過させた信号とを干渉計制御回路１６のミキサ９に入力する。干渉計制御回路１６内では、たとえば、第１ブランチのＣＤＲ１２−１の前段から得られた信号と第２ブランチのＣＤＲ１２−２の後段から得られた信号とをミキサ９で掛け合わせ、そのミキサ９からの出力信号を平均化回路８で平均化し、遅延干渉計１０−１〜１０−４の駆動回路７に与える。

ローパスフィルタ１３−１〜１３−４は、デュアルピンフォトダイオード１１−１〜１１−４から出力されたアナログの電気信号の所定のシンボル期間分について高周波成分を取り除く。デュアルピンフォトダイオード１１−１〜１１−４から得られる電気信号は、アナログ値で＋１か−１を示す信号となっている。送信されてくる信号は、データ信号にスクランブルをかけたものであるので、＋１と−１がランダムに送られてくるものとなる。したがって、高周波成分をローパルフィルタ１３−１〜１３−４で取り除くと、所定のシンボル期間にわたって、その期間の間に＋１と−１のどちらが多かったかが、ローパルフィルタの１３−１〜１３−４の出力として得られる。一方、ＣＤＲ１２−１〜１２−４の後段から得られる信号は、アナログの信号がデジタルの信号に変換されたものの所定のシンボル期間分について高周波成分を取り除いたものとなっている。これも、ローパスフィルタ１４−１〜１４−４を通過した後には、所定のシンボル期間の間に＋１と−１のどちらがどのくらい多いかを示すものとなる。ただし、ＣＤＲ１２−１〜１２−４の後段では、信号がデジタルとなっているので、ローパスフィルタ１４−１〜１４−４の出力は、＋１か−１となる。一方、ローパルフィルタ１３−１〜１３−４からの出力は、アナログ信号の高周波成分を取り除いたものであるので、きっちりと＋１あるいは−１とはならず、わずかなずれが、遅延干渉計１０−１〜１０−４の位相ずれの大きさによって発生する。したがって、このようなローパスフィルタ１３−１〜１３−４からの出力と、ローパスフィルタ１４−１〜１４−４からの出力を掛け合わせ、平均化すると、ローパスフィルタ１４−１〜１４−４からのデジタル信号の低周波成分を基準として、ローパスフィルタ１３−１〜１３−４からのアナログ信号の低周波成分のずれを検出することができる。たとえば第１ブランチのＣＤＲ１２−１の前段からの信号と第２ブランチのＣＤＲ１２−２の後段からの信号とを掛け合わせ、平均化すると、送られてくる信号はスクランブル化されているので、遅延干渉計１０−１の位相量が、正しく設定されている場合には、平均化後のモニタ値は、ほとんど０となる。一方、遅延干渉計１０−１の位相量が正しく設定されていない場合には、平均化後のモニタ値が０以外の、ある絶対値を持った＋または−の値となる。したがって、この平均化後のモニタ値が０になるように、遅延干渉計１０−１の位相量を調整することによって、遅延干渉計１０−１の位相量を正しく設定することができる。遅延干渉計１０−２については、今度は、ＣＤＲ１２−２の前段から得た信号の低周波成分と、ＣＤＲ１２−１の後段から得た信号の低周波成分とを掛け合わせ、平均化して得られたモニタ値に基づいて、同様に位相量を制御することにより、位相量を最適に設定することができる。第３と第４ブランチについても、第１と第２のブランチとは独立に、同様の方法で制御することにより、位相量を制御することができる。ただし、このままでは、第１、第２ブランチと、第３、第４ブランチが同じ位相量を有することになる可能性がある。

図２は、本発明の第２の実施形態に基づいた位相モニタ装置のブロック図である。
図２においては、図１と同じ構成要素には同じ参照符号を付して、説明を省略する。
本実施形態では、図２（ａ）に示されるように、各ＣＤＲ１２−１〜１２−４の後段から信号を取り、比較器２０で比較し、その結果を干渉計制御回路１６に入力して、遅延干渉計１０−１〜１０−４の位相量を制御するようにしている。図２（ｂ）は、比較器２０の構成例である。

図２（ｂ）においては、第１のブランチからの信号と、第３、第４ブランチからの信号のＥＸＯＲ（ＥＸＯＲ回路２５−１、２５−２）、第１ブランチの信号の反転信号と、第３、第４ブランチからの信号のＥＸＯＲ（ＥＸＯＲ回路２５−３、２５−４）をとり、これらのＡＮＤ（ＡＮＤ回路２６）をとっている。平均化器２７は、設けても設けなくても良い。この回路は、第１のブランチの遅延干渉計の位相量が、第３、第４ブランチの遅延干渉計の位相量と同じ、もしくは、１８０°ずれたものになっていないか否かを判断するものである。２つの遅延干渉計の位相量が同じである場合には、２つの遅延干渉計が同じ信号を受信していることになるので、これを検出する。また、２つの遅延干渉計の位相量が１８０°だけ違う場合には、一方の遅延干渉計の出力する信号と反転した信号を他方の遅延干渉計が出力するので、これを検出する。ＥＸＯＲ回路２５−１は、第１ブランチの信号と第３ブランチの信号が異なっている場合に、１を出力する。同様に、ＥＸＯＲ回路２５−２は、第１ブランチの信号と第４ブランチの信号が異なっている場合に、１を出力する。ＥＸＯＲ回路２５−３は、第１ブランチの反転信号と第３ブランチの信号が異なっている場合に、１を出力する。ＥＸＯＲ回路２５−４は、第１ブランチの反転信号と第４ブランチの信号が異なっている場合に、１を出力する。これらＥＸＯＲ回路２５−１〜２５−４の出力のＡＮＤ（ＡＮＤ回路２６）をとる。この値が０であった場合には、上記組み合わせの内のいずれか１つが一致しており、ＥＸＯＲ回路２５−１〜２５−４のいずれかが０を出力していることになるので、第３、第４ブランチの位相をシフトする。

位相がわずかな誤差で激しくシフトされないようにするためには、平均化器２７を設けて、所定期間分のＡＮＤ回路２６の出力を平均化し、この平均値が継続的に０の場合に、第３、第４ブランチの位相をシフトさせるようにする。

図３及び図４は、図２（ｂ）の構成の変形例である。
図３（ａ）の発明構成では、干渉計制御回路単体で各干渉計が異なる位相状態に制御することが可能である。図３（ａ）では、再生回路の後段で信号の一部をタップする。第1ブランチのタップ信号又は、論理反転した信号と第３、４ブランチの信号の比較を行なう。第1ブランチの信号もしくは、論理反転信号成分が継続的に第３もしくは、４ブランチに含まれていた場合、第１，２ブランチと第３，４ブランチの干渉計の位相状態が一致している。その場合、第３，４ブランチの遅延干渉計の位相量をπ/4シフトさせることで、通信データ終端機能内蔵LSIで信号を識別することなく各干渉計を異なる位相状態に制御することが可能である。図３（ａ）の回路の論理式は、

となる。第１ブランチの信号成分が、第３もしくは第４ブランチに含まれている場合、必ず出力値がゼロとなる。この場合、第３，４ブランチの干渉計の位相をπ/4シフトさせる。

図３（ｂ）の構成では、図３（ａ）の構成に加えて、出力信号の平均値をとる構成を設ける。例えば、低域透過フィルタ３０を配置する。図３（ａ）の構成では、出力信号と同じ速度で駆動する電気回路が必要となるが、この構成により出力信号が低速になるために、高速電気回路が不要となる。

図４（ａ）の構成では、第1ブランチのタップ信号又と第３、４ブランチの信号の比較を、ＥＸＯＲ回路３５−１、３５−３で行なう。第２ブランチのタップ信号又と第３、４ブランチの信号の比較を、ＥＸＯＲ回路３５−２、３５−４で行なう。それぞれの信号のＡＮＤ（ＡＮＤ回路）３６−１をとる。また、第1ブランチのタップ信号又と第３、４ブランチの論理反転した信号の比較を、ＥＸＯＲ回路３５−５、３５−７で行なう。第２ブランチのタップ信号又と第３、４ブランチの論理反転信号の比較を、ＥＸＯＲ回路３５−６、３５−８で行なう。それぞれの信号のＡＮＤ（ＡＮＤ回路３６−２）をとる。更に、ＡＮＤ回路３６−１、３６−２からの２つの判定信号のＡＮＤ（ＡＮＤ回路３７）をとって、遅延干渉計の位相状態の判定を行なう。ブランチ1と3、2と3、1と4、2と4の排他的論理和（ＥＸＯＲ回路３５−１〜３５−４）の回路を図４（ａ）のように配置する。それぞれの出力信号の論理積（ＡＮＤ回路３６−１）の回路を配置する。同様にブランチ1と3の反転、2と3の反転、1と4の反転、2と4の反転の排他的論理和（ＥＸＯＲ回路３５−５〜３５−８）の回路を配置する。それぞれの出力信号の論理積（ＡＮＤ回路３６−２）の回路を配置する。そして、ＡＮＤ回路３６−１と３６−２の出力信号の論理積（ＡＮＤ回路３７）をとる回路を設ける。

ＡＮＤ回路３７の出力が１の場合、ブランチ１〜４の信号がみな異なっているので正常である。一方、０の場合は１〜４の間に相関がある出力信号がある。ＡＮＤ回路３６−１、３６−２＝0、0もしくは、１，0もしくは、0、１の場合（すなわち、ＡＮＤ回路３７の出力が０の場合）、第１、第２ブランチと第３、第４ブランチの2組の遅延干渉計の状態が一致しているため、１組の干渉計の位相状態をπ/2ずらせばよい。ＡＮＤ回路３６−１、３６−２＝1,1の場合（すなわち、ＡＮＤ回路３７の出力が１の場合）は、遅延干渉計の位相関係は正しい、且つ、全チャンネルは正の符号で出力されている。

図４（ｂ）の構成では出力回路に平均化回路３８（例えば、低域透過フィルタ、例えば100ＭＨzのローパスフィルタ）を配置することで、出力される信号が複数シンボルにわたって平均化された信号が出力されるようになるので、光信号のビットレートが超高速でも、低速電気デバイスで回路構成が可能となる。

図５は、遅延干渉計の位相と図１の構成における、遅延干渉計の制御のためのモニタ値の関係を示す図である。
図５（ａ）は、第１あるいは第３ブランチの遅延干渉計の位相値とミキサ出力（モニタ値の平均化前の値）の関係を示す図であり、図５（ｂ）は、第２あるいは第４ブランチの遅延干渉計の位相値とミキサ出力の関係を示す図である。

モニタ信号がゼロのときと、第１（３）と第２（４）ブランチの遅延干渉計の最適位相差が一致する。そのため、第１あるいは第３ブランチの遅延干渉計を制御する場合には、モニタ信号が、正の場合は位相を減らす（増やす）方向に、負の場合は位相を増やす（減らす）方向に制御を行なう。第２あるいは第４ブランチの遅延干渉計を制御する場合には、逆にモニタ信号が正の場合は位相を増やす(減らす)方向に、負の場合は減らす（増やす）方向に制御を行なう。

図６及び図７は、位相制御を説明する図である。
図６は、横軸に、第１あるいは第３ブランチの遅延干渉計の位相、縦軸に、第２あるいは第４ブランチの遅延干渉計の位相を取って、第１（３）、第２（４）ブランチのモニタ値の正負をグラフに示したものである。図７は、図６のグラフにおいて、図２の構成で行う制御の意味を説明する図である。

図６において、１＞０と記載されている領域は、第１ブランチのモニタ値が正であることを示している。２＞０と記載されている領域は、第２ブランチのモニタ値が正であることを示している。１＜０、や、２＜０と示されている領域は、第１ブランチのモニタ値あるいは、第２ブランチのモニタ値が負であることを示している。「１＝０ライン」は、第１ブランチのモニタ値が０となる線を示している。黒点部分は、第１（３）ブランチと第２（４）ブランチのモニタ値がともに０になる点である。各ブランチのモニタ値がゼロになるように遅延干渉計を制御した場合、各遅延干渉計は、図６に黒点で示される最適ないずれかの位相状態に収束する。しかし、どの位相状態に収束するかは分からない。そのため、第１、２ブランチと第３、４ブランチの位相が同じになる可能性もある。

各遅延干渉計が所望に位相に調整されているかは、ＣＤＲの後段の電気回路(通信データ終端機能内蔵LSI)で信号の判定を行なうことができる。この方法は、図１の実施形態に適用可能である。第１，２ブランチと第３、４ブランチで同一の位相状態では、同一信号が得られる。このとき、通信データ終端機能内蔵LSIで判定を行ない、干渉計のフィードバック制御を行なう。この構成では、干渉計制御回路は通信データ終端機能内蔵LSIなしでは制御ができない。

しかし、図２〜図４で示した構成をもうけることにより、通信データ終端機能内蔵ＬＳＩなしで判定可能となる。
図７は、図２〜図４の構成の動作を説明する図である。

図１の構成による制御を行うと、モニタ値が０となる点に遅延干渉計の位相が設定される。しかし、図６の黒点に示されるように、モニタ値が０となる遅延干渉計の位相値は１通りではなく多数存在する。したがって、遅延干渉計の位相を制御する場合、位相の初期値によっては、第１、２ブランチの遅延干渉計と、第３、４ブランチの遅延干渉計の位相が一致してしまう可能性がある。この様子を示したのが、図７である。図７(ａ)は、第１と第２ブランチの位相関係を示しており、図７（ｂ）は、第３と第４ブランチの位相関係を示している。これらの図に示されるように、第１、２ブランチの遅延干渉計の位相と、第３、４ブランチの遅延干渉計の位相が同じになってしまう可能性がある。しかし、第１、第２ブランチの遅延干渉計の位相と、第３、第４ブランチの遅延干渉計の位相は、π／４だけ異なっていなければいけないので、このような場合は、たとえば、第３、第４ブランチの両方の遅延干渉計の位相をπ／４だけ動かして、正しい位相状態に持ってくる。すなわち、図２から図４では、第１、第２ブランチの信号と第３、第４ブランチの信号が同じ、あるいは、符号が反転しただけの信号になっていないか否かを判定しているので、この判定結果に基づき、上記制御を行えば、遅延干渉計の位相を正しく設定することができる。

図８及び図９は、図２の構成における、第１、第２ブランチと第３、第４ブランチ間の位相を調整するための処理のフローチャートである。
図８は、比較器２０が図３の構成の場合の処理である。ステップＳ１０において、ＡＮＤ回路２６の出力値が１であるか否かを判断する。ステップＳ１０の判断がＹｅｓの場合には、処理を終了する。ステップＳ１０の判断がＮｏの場合には、ステップＳ１１において、第１、第２ブランチの組の遅延干渉計か、第３、第４ブランチの組の遅延干渉計の位相をπ／４だけ動かす。どちらを動かすかは、どちらを基準にして制御するかによる。これは、当業者が適宜決定すればよいものである。

図９は、比較器２０が図４の構成の場合の処理である。ステップＳ１５において、ＡＮＤ回路３７の出力値が１か否かを判断する。ステップＳ１５の判断がＹｅｓの場合には、処理を終了する。ステップＳ１５の判断がＮｏの場合には、ステップＳ１６において、ＡＮＤ回路３７の値が０か否かを確認し、ステップＳ１７において、第１、第２ブランチ、あるいは第３、第４ブランチのいずれかの遅延干渉計の位相をπ／４だけ変化させる。どちらを動かすかは、当業者が適宜決定すればよい。

以下に、図１の構成のモニタ値と遅延干渉計が信号に与える位相の関係を説明する。
受信機(Photo Detector)後の信号を、第1ブランチ、第２ブランチそれぞれについて
第1ブランチ：A(t)cos(Δφ+3π/8+δ₁)
第２ブランチ：A(t)cos(Δφ−π/8+δ₂)
とあらわす。Δφは隣接する２つのシンボル間の位相差。δ_1、2は最適位相からの誤差。
第１ブランチを制御する際、は第2ブランチをリファレンス(位相が最適点にある)として使用する。
このとき、掛け合わせた信号は、
A²(t)cos(Δφ+3π/8 +δ₁) cos(Δφ−π/8)
＝A²(t)cos(Δφ+3π/8 +δ₁) sin(Δφ+3π/8)
＝A²(t)cos(Δφ+3π/8) sin(Δφ+3π/8) cos(δ_I)−A²(t)sin²(Δφ+3π/8)sin(δ_I)
・・・（１）
ここで、位相差Δφは、±π／８、±3π／８、5π／8、７π／8に均等に分布する（送信側で送信側データにスクランブルをかけている）ので、式（１）の第１項は、平均化され、除去される。また、式（２）の第２項は、位相差Δφにかかわらず、平均化部の前段において「−Ａ²（t）４×sin（δ_１）」となる。したがって、「４×Ａ²（t）」が、平均化部１１７により平均化されると、伝送される情報と関係のないある値を持った定数になる。よって、平均化部から出力される信号は「−sin（δ₁）」に比例する。尚、位相誤差が小さければ、「−δ₁」に近似できる。したがって、信号の平均化後の信号強度をモニタすれば、位相誤差である「−δ_１」が計測できることになる。

このように、位相モニタは、位相誤差の大きさだけでなく、位相誤差の符号も検出できる。また、位相誤差に対する誤差信号の微分係数は一定なので位相の変化に対するモニタ値の変化量に変化はなく、位相誤差がゼロとなっているときでも、位相モニタの感度は一定である。同様に第2ブランチも位相制御可能である。

そして、第３、４ブランチについても、第１、２ブランチとは独立して、この制御を行う。そして、最後に、第１、２ブランチと第３、４ブランチの遅延干渉計の位相がπ／４だけずれたものであることを保証すればよい。

図１０及び図１１は、Ｄ８ＰＳＫにおける符号化と復号化に関する説明である。
Ｄ８ＰＳＫにおいては、０相(X軸)と直交するπ/2相（Y軸）の搬送波を合成する。合成するにあたり、正負２値ではなく４値の信号を使用する。Ｄ８ＰＳＫでは、３ビットを１シンボルであらわせるので、この３ビットを（ａ、ｂ、ｃ）とする。

０相の搬送波については、ａの０，１によってベース信号の正負を定義する。また、ｃの０,１で大きさの大小(１or０．５)を定義する。π／２相の搬送波については、bの０、１によって正負を定義する。また、cの０,１で大きさ大小(1or0.5)を定義する。このとき、ｃの大小はX軸での大小の逆を使用する。

以上により、図１０（ｂ）及び（ｃ）に示されるようなビット列と０相、π／２相の振幅との対応関係が成立する。この対応関係を用いて、Ｘ−Ｙ平面状に、信号点を記すと、図１０（ａ）のようになる。受信側では、この円上に配置される信号点を受信することによって、３つのビットを復元するようにする。

図１１は、その復元方法である。ビットａは、図１１（ａ）に示されるように、Ｘ軸の正負を分けるビットであるので、たとえば、第１ブランチの受信信号の正負をビットａに当てる。ビットｂは、図１１（ｂ）に示されるように、Ｙ軸の正負を分けるビットであるので、たとえば、第２ブランチの受信信号の正負をビットｂに割り当てる。ビットｃは、図１１（ｃ）のように、図１１（ａ）を４５°傾けた線で正負を判断し、次に、図１１（ｄ）のように、図１１（ａ）を、図１１（ｃ）とは反対側に４５°傾けた線で正負を判断し、そして、図１１（ｃ）の判断と図１１（ｄ）の判断のＥＸＯＲをとって、図１１（ｅ）のような対応関係でビット値を決める。たとえば、第３ブランチの正負と第４ブランチの正負の検出結果のＥＸＯＲをとって、これをビットｃとする。

本発明の第１の実施形態の位相モニタ装置のブロック構成図である。本発明の第２の実施形態に基づいた位相モニタ装置のブロック図である。図２（ｂ）の構成の変形例（その１）である。図２（ｂ）の構成の変形例（その２）である。遅延干渉計の位相と図１の構成における、遅延干渉計の制御のためのモニタ値の関係を示す図である。位相制御を説明する図（その１）である。位相制御を説明する図（その２）である。図２の構成における、第１、第２ブランチと第３、第４ブランチ間の位相を調整するための処理のフローチャート（その１）である。図２の構成における、第１、第２ブランチと第３、第４ブランチ間の位相を調整するための処理のフローチャート（その２）である。Ｄ８ＰＳＫにおける符号化と復号化に関する説明（その１）である。Ｄ８ＰＳＫにおける符号化と復号化に関する説明（その２）である。Ｄ８ＰＳＫとＤＱＰＳＫの場合における受信機の干渉計の位相ずれとＱペナルティの関係を示した図である。

符号の説明

１０−１〜１０−４遅延干渉計
１１−１〜１１−４デュアルピンフォトダイオード
１２−１〜１２−４ＣＤＲ
１３−１〜１３−４、１４−１〜１４−４ローパスフィルタ
１５ＬＳＩ
１６干渉計制御回路
１７−１〜１７−４アンプ
２０比較器
２５−１〜２５−４ＥＸＯＲ回路
２６ＡＮＤ回路
２７平均化回路
３０、３８低域透過フィルタ
３５−１〜３５−８ＥＸＯＲ回路
３６−１、３６−２、３７ＡＮＤ回路

Claims

４つの遅延干渉計と、それぞれの遅延干渉計にたいして、光信号を電気信号に変換するバランスド光検出器、該バランスド光検出器からの電気信号の成形とクロック抽出を行なうデータ再生回路を備えた第１〜第４のブランチを有する光Ｄ８ＰＳＫ受信機における各ブランチの遅延干渉計の位相誤差をモニタする位相モニタ装置であって、
対とするブランチの一方のブランチのデータ再生回路の前段から得られる信号と該対の他方のブランチのデータ再生回路の後段から得られる信号とを掛け合わせる乗算手段と、
該乗算手段からの出力信号を平均化する平均化回路と、
を備えることを特徴とする位相モニタ装置。
前記データ再生回路の前段と後段から得られる信号は、ローパスフィルタを通過した後に、前記乗算回路に入力されることを特徴とする請求項１に記載の位相モニタ装置。
前記平均化回路の出力が０になるように、前記４つの遅延干渉計の位相を制御する制御手段を備えたことを特徴とする請求項１に記載の位相モニタ装置を用いた制御装置。
各データ再生回路の後段から信号を取得し、第１のブランチと第２のブランチからなる第１のブランチ対の信号と、第３のブランチと第４のブランチからなる第２のブランチ対の信号が、互いに同じ、あるいは、単に符号が反転したのみの信号となっているか否かを判断する判断手段を更に備えることを特徴とする請求項１に記載の位相モニタ装置。
前記判断手段は、
第1のブランチの信号と第３のブランチの信号の排他的論理和を演算する第１の排他論理和回路と、
第1のブランチの信号と第４のブランチの信号の排他的論理和を演算する第２の排他論理和回路と、
第1のブランチの論理反転した信号と第３のブランチの信号の排他的論理和を演算する第３の排他論理和回路と、
第1のブランチの論理反転した信号と第４のブランチの信号の排他的論理和を演算する第４の排他論理和回路と、
それぞれの排他的論理和の信号の論理積を演算する論理積回路と、
を備えることを特徴とする請求項４に記載の位相モニタ装置。
前記論理積回路の出力を平均化するフィルタを備えることを特徴とする請求項５に記載の位相モニタ装置。
前記判断手段は、
第1のブランチの信号と第３のブランチの信号の排他的論理和を演算する第１の排他論理和回路と、
第1のブランチの信号と第４のブランチの信号の排他的論理和を演算する第２の排他論理和回路と、
第２のブランチの信号と第３のブランチの信号の排他的論理和を演算する第３の排他論理和回路と、
第２のブランチの信号と第４のブランチの信号の排他的論理和を演算する第４の排他論理和回路と、
第１〜第４の排他的論理和回路の出力信号の論理積を演算する第１の論理積回路と、
第1のブランチの信号と第３のブランチの論理反転した信号の排他的論理和を演算する第５の排他論理和回路と、
第1のブランチの信号と第４のブランチの論理反転した信号の排他的論理和を演算する第６の排他論理和回路と、
第２のブランチの信号と第３のブランチの論理反転した信号の排他的論理和を演算する第７の排他論理和回路と、
第２のブランチの信号と第４のブランチの論理反転した信号の排他的論理和を演算する第８の排他論理和回路と、
第５〜第８の排他的論理和回路の出力信号の論理積を演算する第２の論理積回路と、
該第１の論理積回路と第２の論理積回路の出力の論理席を演算する第３の論理積回路と、
を備えることを特徴とする請求項４に記載の位相モニタ装置。
前記第３の論理積回路の出力を平均化するフィルタを備えることを特徴とする請求項７に記載の位相モニタ装置。
前記第１のブランチ対の信号と前記第２のブランチ対の信号が同じ、あるいは、単に符号を反転したものであると判断された場合には、該第１のブランチ対の２つの遅延干渉計、あるいは、該第２のブランチ対の２つの遅延干渉計の位相量をπ／４だけ変化させる制御手段を備えることを特徴とする請求項４に記載の位相モニタ装置を用いた制御装置。