JP4800141B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4800141B2
JP4800141B2 JP2006214636A JP2006214636A JP4800141B2 JP 4800141 B2 JP4800141 B2 JP 4800141B2 JP 2006214636 A JP2006214636 A JP 2006214636A JP 2006214636 A JP2006214636 A JP 2006214636A JP 4800141 B2 JP4800141 B2 JP 4800141B2
Authority
JP
Japan
Prior art keywords
tie bar
resin burr
cutting
contour line
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006214636A
Other languages
English (en)
Other versions
JP2008041949A (ja
Inventor
俊範 清原
芳晴 金田
良和 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006214636A priority Critical patent/JP4800141B2/ja
Priority to US11/882,415 priority patent/US8048718B2/en
Publication of JP2008041949A publication Critical patent/JP2008041949A/ja
Application granted granted Critical
Publication of JP4800141B2 publication Critical patent/JP4800141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関する。詳細には、本発明は、樹脂封止された半導体装置の製造方法に関する。
半導体装置の製造方法は、一般的には、リードフレーム上に半導体チップを搭載する工程、半導体チップを樹脂封止してパッケージを作製する工程、及びリードを連結するタイバーを切断除去して個々の半導体装置を分離する工程を有する。図1に、複数個のパッケージをリードフレームに作製した半導体装置の中間製品の平面概略図を示す。図2に、図1に示す1つのパッケージ3部分の拡大概略図を示す。リードフレーム2は、パッケージ3から図面上横方向に延在する複数のリード2b(縦線部分)と、複数のリード2b間を連結して図面上縦方向に延在するタイバー2a(斜線部分)を有する。半導体チップを樹脂封止する工程においては、通常、タイバー2aとリード2bによって囲まれる領域に樹脂バリ4が形成される。樹脂バリ4は、通常、リードフレーム2と同等の厚みを有している。
背景技術のタイバー切断形態について説明する。図8に、タイバーカットパンチでタイバーを切断する際の概略平面図を示す。タイバーを切断除去する工程においては、タイバーは、通常タイバーカットパンチ及びタイバーカットダイを使用して切断される。図8において、タイバーカットパンチ15は、切断部の平面投影形状を示している。タイバーカットパンチ15の平面投影形状は通常矩形となっている。タイバー12aを切断する際には、タイバー12aを確実に切断するために、タイバー12aとタイバーカットパンチ15の位置ずれを考慮して、タイバーカットパンチ15の一部を樹脂バリ14にまでオーバーラップさせる。このため、タイバー12aの切断と同時に、樹脂バリ14の一部も打ち抜かれることになる。
図9に、図8に示すタイバーカットパンチ15を用いてタイバーを切断した後の半導体装置の部分概略図を示す。樹脂バリ14は、タイバーカットパンチ15とオーバーラップしていた部分が打ち抜かれるので、左右のリード12bにおけるタイバーの切断線間を結ぶように、樹脂バリ14の開放端の全面に亘って切断線14aが形成される。
また、タイバー12aとパッケージ13との間隔が広い場合には、樹脂バリ14の面積も大きくなるため、タイバー12aを切断する工程とは別に樹脂バリを除去する工程が必要となる。
特許文献1及び特許文献2に記載の半導体装置の製造方法においては、タイバーカット工程とバリ取り工程を同時に実施できるように、パッケージ外側のリードフレームに、パッケージに近接する部分のみにタイバーカット幅よりも広い幅で開口する開口部を設けてある。また、別の手段として、タイバーとパッケージ間の間隔を小さくする(例えば0.3mm以下)ことにより樹脂バリを小さくして、樹脂バリ除去工程を廃止している。また、特許文献3に記載のタイバー切断金型においては、樹脂バリ部分に掛かるタイバーカットパンチ部分の形状を根元から先端に行くほど幅狭となる台形にすることにより、タイバー切断時の樹脂バリの垂れ下がりを防止している。
特開昭63−73656号公報 特開平7−297339号公報 特開平11−347645号公報
図8に示すような矩形のタイバーカットパンチや特許文献3に示すような台形の切断面を有するタイバーカットパンチを用いて、パッケージとの間隔が狭いタイバーを切断すると、パッケージの近傍で樹脂バリが打ち抜かれることになる。このとき、これらのタイバーカットパンチの形状では、樹脂バリとタイバーカットパンチがオーバーラップする面積が大きいため、樹脂バリを通じてパッケージに大きなストレスが掛かることになる。そのため、封止樹脂内部の半導体チップや封止樹脂にクラック等の欠陥が生じることがある。特に、近年、電子機器の小型化・薄型化に伴い、電子機器に使用される半導体装置も小型化・薄型化されているので、欠陥がより発生しやすくなっている。
さらに、樹脂バリとタイバーカットパンチがオーバーラップする面積が大きいと、発生する樹脂バリ屑の量が多くなる。そのため、タイバーカットの連続作業において、樹脂バリ屑が金型に入り込むなどしてタイバー切断に不具合を生じることもある。
本発明の目的は、タイバー切断時にパッケージにかかるストレスが小さく、かつ切断される樹脂バリ量が少ない半導体装置の製造方法を提供することである。
本発明の第1視点によれば、複数のリード及びリード間を連結するタイバーを備えるリードフレーム上に半導体チップを搭載する搭載工程と、半導体チップを樹脂封止してパッケージを作製する封止工程と、タイバーカットパンチを用いてリードフレームのタイバーを切断除去する切断工程と、を含み、タイバーを切断する際におけるタイバーカットパンチの切断部分の平面投影形状は、タイバーを横断し、かつパッケージ側の端部が、封止工程において形成された樹脂バリ上にある2つの第2輪郭線と、2つの第2輪郭線のパッケージ側の端部を結ぶ第1輪郭線と、第1輪郭線と第2輪郭線とが連続することによって形成された凸部と、凸部に挟まれることによって第1輪郭線に形成された凹部と、を有し、隣接する2つのリード間において、タイバーカットパンチのパッケージに面する部分のうち、凸部、樹脂バリ上に掛かり、凹部は、樹脂バリ上に掛からないようにする半導体装置の製造方法を提供する。
本発明においては、パッケージに面する側のタイバーカットパンチの形状を全体として凹状にすることにより、パッケージに面する側の中央部分が樹脂バリに掛からないようにしている。これにより、タイバーカットパンチが樹脂バリに掛かる面積を小さくすることができるので、タイバーカット時に半導体チップや封止樹脂に掛かるストレスを低減することができる。これにより、小型化・薄型化された半導体装置であっても、半導体チップや封止樹脂にクラックを発生させることなく、タイバーを切断除去することができる。さらに、打ち抜かれる樹脂バリ量も少なくなるので、切断屑の量も低減することができる。
本発明の半導体装置の製造方法及び半導体装置の製造装置について説明する。まず、複数のリード及びリード間を連結するタイバーを備えるリードフレーム上に半導体チップを搭載した後、半導体チップを樹脂封止する。これにより、図1に示すように、リードフレーム2に複数のパッケージ3が形成される。また、パッケージ3、タイバー2a及びリード2bで囲まれる領域に樹脂バリ4も形成される。
このとき、パッケージ3とタイバー2aとの間隔d(図3)は、樹脂封止工程において形成される樹脂バリ4の面積が小さくなるように、0.5mm以下、好ましくは0.3mm以下、より好ましくは0.15mm以下、さらに好ましくは0.1mm以下にすると好ましい。これにより、樹脂バリ4を除去する工程が不要になると共に、タイバーカット後に残存する樹脂バリ面積を小さくすることができる。
次に、半導体装置の製造装置が備えるタイバーカットパンチ5を使用してタイバー2aを切断除去する。図3に、タイバー切断時の状態を示す平面概略図を示す。また、図4に、図3に示すタイバーカットパンチ5部分の拡大概略図を示す。なお、図3及び図4に示すタイバーカットパンチ5は、切断部の平面投影形状(輪郭線)である。タイバーカットパンチ5のパッケージ3側の領域においては、タイバー2aを確実に切断するために、両側(リード2b側)の領域(図4の斜線部分)は樹脂バリ4に掛かるように形成されているが、該両側の領域に挟まれた中間領域は樹脂バリ4に掛からないように形成されている。
タイバーの切断方法及びタイバーカットパンチの形状について、さらに詳細に説明する。タイバーカットパンチ5の平面投影形状におけるリード2bに面する第2輪郭線5bは、タイバー2aを確実に切断するために、タイバー2a上を完全に横断させる。すなわち、第2輪郭線5bの両端部がタイバー2a上に位置しないようにする。したがって、図4に示すように、第2輪郭線5bのパッケージ3側の端部は、樹脂バリ4上に位置するようになる。第2輪郭線5bのパッケージ3側の両端部は、タイバーカットパンチ5の平面投影形状におけるパッケージ3に面する第1輪郭線5aによって結ばれている。第1輪郭線5aの両側(リード2b側)部分にある第1輪郭線5a(1)(太線部分)は、第2輪郭線5bの端部が樹脂バリ4上にあるために当然に樹脂バリ4上に掛かることになる。一方、第1輪郭線5aの中央(第1輪郭線5a(1)に挟まれた)部分の第1輪郭線5a(2)(細線)は、第1輪郭線5a全体が樹脂バリ4上に掛からないようにするために、樹脂バリ4上に掛かからずに、タイバー2a上に掛かっている。これにより、樹脂バリ4に掛かるタイバーカットパンチ5の面積を小さくすることができるので、樹脂バリ4を介して半導体チップや封止樹脂に掛かる応力を小さくすることができると共に、打ち抜かれる樹脂バリ4の量も削減することができる。
なお、第1輪郭線5a(1)、5a(2)、及び第2輪郭線5bは、それぞれが形状的に区分不可能な形態で連続して延在させることもできる。この場合、第2輪郭線5bとはタイバー2aを横断する輪郭線部分のことを指し、第1輪郭線5a(1)とは、第2輪郭線5bと連続した、樹脂バリ4に掛かる輪郭線部分のことを指し、第1輪郭線5a(2)とは、第1輪郭線5a(1)に挟まれると共に、樹脂バリ4上から外れている輪郭線部分(タイバー2aを横断してもよい)のことを指せばよい。
第1輪郭線5a(1)、5a(2)及び第2輪郭線5bの長さや樹脂バリ4に掛かるタイバーカットパンチ5の面積等は、リードフレーム等の設計に応じて適宜設定することができる。
図5に、図3及び図4に示すタイバーカットパンチを使用してタイバーを切断除去した本発明の半導体装置の部分概略図を示す。図6に、図5に示す樹脂バリ部分の拡大概略図を示す。リード2bには、タイバーを切断除去した切断線2cが形成されている。半導体装置1の樹脂バリ4は、パッケージ3及びリード2bに面していない開放端に、タイバーカットパンチによって形成された切欠き部4aを少なくとも2つ有している。リード2bに隣接する切欠き部4aの輪郭線は、リード2bの切断線2cと連続して延在している。
また、タイバー切断除去後、半導体装置1には、タイバー2aの一部が、切欠き部4a間に、樹脂バリ4に接合したまま残存する。この残存タイバー2aの輪郭線(切断線)は、切欠き部4aの輪郭線と連続して延在している。残存タイバー2aは、樹脂バリ4に強固に接着されているので、残存タイバー2aを除去しようとすると、樹脂バリ4を通じて大きなストレスがパッケージ3に掛かったり、余計な樹脂バリ4の屑が発生したりする可能性が高い。したがって、残存タイバー2aは、必要が無ければ、除去せずに残しておいたほうが好ましい。
図7に、本発明の半導体装置の製造装置におけるタイバーカットパンチの平面投影形状の例を示す。図7(a)〜(f)に示すタイバーカットパンチ5の平面投影形状は、上記で説明したように、タイバーとリードとを分離するための第2輪郭線(切断線)5bと、両側の第2輪郭線5bを結び、パッケージに面する第1輪郭線5aとを有する。第1輪郭線5aにおいては、両端の部分は樹脂バリ上に掛かり、中央部分は樹脂バリ上に掛からない(例えばタイバー上に掛かる)ようになっている。詳細には、図7に示すように、タイバーカットパンチ5の平面投影形状は、パッケージに面する側の両側の領域に凸部5cを有し、中央の領域に、凸部5cに挟まれることによって形成された凹部5dを有する。タイバー切断時には、凸部5cの先端が樹脂バリに掛かり、凹部5dの底部が樹脂バリ上から外れることになる。これにより、樹脂バリに掛かるタイバーカットパンチの面積を小さくしながらも、タイバーを確実に切断することができる。
図7(a)に示す平面投影形状は、矩形状の凸部5cと、凸部5cによって形成された(第1輪郭線5aがコの字状になった)凹部5dを有する。図7(b)に示す平面投影形状は、山状の凸部5cと、凸部5cによって形成された凹部5dを有する。図7(c)に示す平面投影形状は、第1輪郭線5aがV字状となっており、山状の凸部5cと谷状の凹部5dを有している。図7(d)に示す平面投影形状は、第1輪郭線5aが弧状(U字状)となっており、曲線と直線からなる凸部5cと曲線の凹部5dを有している。図7(e)に示す平面投影形状は、凸部5cと凹部5dによって全体として凹状(コ字状)に形成されている。図7(f)に示す平面投影形状は、凸部5cと凹部5dによって全体として凹状(U字状)に形成されている。
本発明の半導体装置の製造方法及び半導体装置の製造装置は、上記実施形態に限定されることなく、本発明の範囲内の種々の変更や改良を含むことは言うまでもない。例えば、タイバーカットパンチの形態は図7に示す形態に限定されることはなく、本発明の範囲内において多種多様な形態が可能である。また、図7に示す形態は、切断部の平面投影形状を示すものであり、タイバーカットパンチの軸方向に沿った形状(例えば切断刃の形状等)を限定するものでもない。さらに、本発明の半導体装置の製造装置におけるタイバーカットダイは、タイバーカットパンチの形態に合わせて設計されることは言うまでもない。
半導体装置の中間製品の平面概略図。 図1に示す半導体装置の中間製品の拡大概略図。 本発明によってタイバーを切断する時の状態を示す平面概略図。 図3に示すタイバーカットパンチ部分の拡大概略図。 本発明の半導体装置の部分概略図。 図5に示す樹脂バリ部分の拡大概略図。 本発明のタイバーカットパンチにおける切断部の平面投影形状の例。 背景技術によってタイバーを切断する時の状態を示す平面概略図。 背景技術の半導体装置の部分概略図。
符号の説明
1 半導体装置
2 リードフレーム
2a タイバー
2b リード
2c 切断線
3 パッケージ
4 樹脂バリ
4a 切欠き部
5 タイバーカットパンチ
5a 第1輪郭線
5b 第2輪郭線
5c 凸部
5d 凹部
10 半導体装置の中間製品
11 半導体装置
12 リードフレーム
12a タイバー
12b リード
13 パッケージ
14 樹脂バリ
14a 切断線
15 タイバーカットパンチ

Claims (2)

  1. 複数のリード及び前記リード間を連結するタイバーを備えるリードフレーム上に半導体チップを搭載する搭載工程と、
    前記半導体チップを樹脂封止してパッケージを作製する封止工程と、
    タイバーカットパンチを用いて前記リードフレームの前記タイバーを切断除去する切断工程と、を含み、
    前記タイバーを切断する際における前記タイバーカットパンチの切断部分の平面投影形状は、前記タイバーを横断し、かつ前記パッケージ側の端部が、前記封止工程において形成された樹脂バリ上にある2つの第2輪郭線と、前記2つの第2輪郭線の前記パッケージ側の端部を結ぶ第1輪郭線と、前記第1輪郭線と前記第2輪郭線とが連続することによって形成された凸部と、前記凸部に挟まれることによって前記第1輪郭線に形成された凹部と、を有し、
    隣接する2つの前記リード間において、前記タイバーカットパンチの前記パッケージに面する部分のうち、前記凸部は、前記樹脂バリ上に掛かり、前記凹部は、前記樹脂バリ上に掛からないようにすることを特徴とする半導体装置の製造方法。
  2. 前記切断工程後に、前記樹脂バリを除去する工程を含まないことを特徴とする請求項1に記載の半導体装置の製造方法。
JP2006214636A 2006-08-07 2006-08-07 半導体装置の製造方法 Active JP4800141B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006214636A JP4800141B2 (ja) 2006-08-07 2006-08-07 半導体装置の製造方法
US11/882,415 US8048718B2 (en) 2006-08-07 2007-08-01 Semiconductor device comprising an excess resin portion, manufacturing method thereof, and apparatus for manufacturing semiconductor device comprising a excess resin portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006214636A JP4800141B2 (ja) 2006-08-07 2006-08-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008041949A JP2008041949A (ja) 2008-02-21
JP4800141B2 true JP4800141B2 (ja) 2011-10-26

Family

ID=39028337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006214636A Active JP4800141B2 (ja) 2006-08-07 2006-08-07 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8048718B2 (ja)
JP (1) JP4800141B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
CN102934225B (zh) * 2011-02-15 2016-05-04 松下知识产权经营株式会社 半导体装置及其制造方法
US20140377915A1 (en) * 2013-06-20 2014-12-25 Infineon Technologies Ag Pre-mold for a magnet semiconductor assembly group and method of producing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622266B2 (ja) 1986-09-17 1994-03-23 三菱電機株式会社 半導体装置及びその製造方法
JPH01296650A (ja) * 1988-05-25 1989-11-30 Fujitsu Ltd 半導体装置の製造方法
JPH02205060A (ja) * 1989-02-02 1990-08-14 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH04271151A (ja) * 1991-02-27 1992-09-28 Mitsubishi Electric Corp 半導体装置用リードフレーム
JP2603814B2 (ja) 1995-04-10 1997-04-23 三菱電機株式会社 半導体装置及びその製造方法
KR0148203B1 (ko) * 1995-06-05 1998-08-01 이대원 리드 프레임의 내부 리드 설계 방법
KR100244966B1 (ko) * 1997-12-30 2000-03-02 윤종용 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
JP2938038B1 (ja) 1998-06-11 1999-08-23 大分日本電気株式会社 タイバー切断金型
JP2001313360A (ja) * 2000-04-28 2001-11-09 Mitsubishi Electric Corp 半導体icのタイバーカット治具およびタイバーカット方法

Also Published As

Publication number Publication date
US20080029857A1 (en) 2008-02-07
US8048718B2 (en) 2011-11-01
JP2008041949A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
TWI578479B (zh) 引線架
JP4800141B2 (ja) 半導体装置の製造方法
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP2580740B2 (ja) リードフレーム
JP5117691B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2012069563A (ja) リードフレームとその製造方法及び製造装置
JPH0545063B2 (ja)
JP4153956B2 (ja) 樹脂封止成形品のゲートブレイク方法およびそれに用いるゲートブレイク装置
JPH11317484A (ja) リードフレーム及びそれを用いたパッケージ方法
JP2603814B2 (ja) 半導体装置及びその製造方法
JPH10154784A (ja) リードフレームの製造方法
JP5003203B2 (ja) フレームの切断方法および半導体装置の製造方法
JPS62128163A (ja) リ−ドフレ−ム
JP6705654B2 (ja) リードフレーム及びその製造方法
JPH02202045A (ja) リードフレームの製造方法
JP2013004771A (ja) タイバー除去方法
JP2005150126A (ja) リードフレームおよびそれを用いた樹脂封止半導体装置の製造方法
JPH01133340A (ja) リードフレームおよびその製造方法
JP2004152957A (ja) パッケージ型半導体装置の製造方法及びその製造に使用するリードフレーム
JP2021128974A (ja) トランスファーモールド型パワーモジュール、リードフレーム、およびトランスファーモールド型パワーモジュールの製造方法
JPH0722562A (ja) 切断整形金型
JPH01296650A (ja) 半導体装置の製造方法
JP2004158560A (ja) パッケージ型半導体装置の製造方法及びその製造に使用するリードフレーム
JP2004153198A (ja) パッケージ型半導体装置の製造方法及びその製造に使用するリードフレーム
JP2003127184A (ja) 樹脂封止金型およびタイバ−切断装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4800141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350