JP4796133B2

JP4796133B2 - 電源装置

Info

Publication number: JP4796133B2
Application number: JP2008509632A
Authority: JP
Inventors: 泰弘飯野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-03-31
Filing date: 2006-03-31
Publication date: 2011-10-19
Anticipated expiration: 2026-03-31
Also published as: JPWO2007116481A1; WO2007116481A1

Description

本発明は、電源装置に関し、特に、トランスにおける偏励磁を防止した大容量の電源装置に関する。

例えばフルブリッジ型コンバータのような電源装置においては、図４に示すように、トランス１０５の１次巻線Ｎ１に直列にコンデンサ１０９を接続することにより、直流成分を遮断し、トランス１０５の偏励磁を防止している。

図４のフルブリッジ型コンバータの１次側の回路において、正の半波の印加期間（図３（Ａ）のパルス幅ｔ１のパルスの印加されている期間及びその前後の期間）においては、実線の矢印で示すルートａに沿って、電流が流れる。即ち、電源１０４（＋）、入力端子１０１、半導体スイッチ１３３、トランス（主トランス）１０５、コンデンサ１０９、半導体スイッチ１３２、入力端子１０１、電源１０４（−）の順で、電流が流れる。一方、負の半波の印加期間（図３（Ｂ）のパルス幅ｔ２のパルスの印加されている期間及びその前後の期間）においては、点線の矢印で示すルートｂに沿って、電流が流れる。即ち、電源１０４（＋）、入力端子１０１、半導体スイッチ１３１、コンデンサ１０９、トランス１０５、半導体スイッチ１３４、入力端子１０１、電源１０４（−）の順で、電流が流れる。従って、コンデンサ１０９により直流成分が遮断されるので、トランス１０５における偏励磁を防止することができる。

なお、インバータの出力電流に基づいて偏励磁による直流成分を抑制する補正量を用いて、偏励磁現象が発生してもインバータの交流出力側に流れる直流成分を抑制できるように、インバータを制御することが知られている（下記特許文献１参照）。

また、スイッチング素子からなる２組の直列回路の中点間にトランスの１次巻線と共振コンデンサの直列回路を設けることにより、簡単な構成で効率の良い変換を行うことが知られている（下記特許文献２参照）。

また、トランスが発生する磁界を打ち消すような磁界を発生する補助巻線をトランスに設けることにより、トランスの１次巻線電流が過電流となっている期間のみ補助巻線に磁界を発生させて、トランスが発生する磁界を打ち消し、これにより、トランスの偏励磁を防止することが知られている（下記特許文献３参照）。
特開平８−２２３９４４号公報特開平１０−１３６６５３号公報特開昭５３−１４７２２３号公報

本発明者が、図４に示すような電源装置（フルブリッジ型コンバータ）について検討したところ、以下のような問題があることが判った。

第１に、トランス１０５の１次巻線Ｎ１に流れる電流（１次電流）が、全てコンデンサ１０９に流れる。このため、電源装置が大容量になるに伴って、コンデンサ１０９に流れる電流が大きくなる。しかし、コンデンサ１０９には、その電流（許容リップル電流）や耐電圧において制約がある。この許容リップル電流や耐圧の制約を超えて使用することは、安全上の観点から不可能である。そして、コンデンサ１０９の許容リップル電流や耐圧を大きくすることは困難であり、これらの大きな改善はあまり望むことができない。特に、コンデンサ１０９の許容リップル電流を大きくすることは殆どできない。従って、コンデンサ１０９によりトランス１０５の偏励磁を防止する方法は大容量の電源装置には適さない。また、図４に示すような電源装置は大容量の電源装置に適しているとは言えない。

第２に、トランス１０５の１次回路１１１において、偏励磁防止用の素子として、例えばコンデンサ１０９を付加しなければならない。しかし、１次回路１１１は当該電源装置の主回路であるので、これにコンデンサ１０９のようなスイッチング素子以外の素子を付加することは、設計や保守の観点から避けることが望ましい。また、電源装置によってはその実装空間や外形に制約があるが、コンデンサ１０９を付加した場合、当該制約に対応できない可能性がある。

本発明は、トランスの１次回路を変更することなく、トランスにおける偏励磁を防止することにより、安定した動作を可能とした大容量の電源装置を提供することを目的とする。

本発明の電源装置は、入力端子と、出力端子と、１次巻線と２次巻線を備えるトランスと、前記入力端子と前記トランスの１次巻線との間に接続された１次回路と、前記トランスの２次巻線と前記出力端子との間に接続された２次回路と、前記トランスに設けられた補助巻線と、前記１次巻線に流れる第１の電流に起因して前記補助巻線に発生する電圧であって、第１の極性を有する第１の電圧の絶対値を検出する第１の電圧検出回路と、前記第１の電流とは逆方向に前記１次巻線に流れる第２の電流に起因して前記補助巻線に発生する電圧であって、前記第１の極性とは逆の第２の極性を有する第２の電圧の絶対値を検出する第２の電圧検出回路と、前記第１及び第２の電圧の絶対値を比較する比較回路と、前記比較の結果に基づいて、前記第１及び第２の電圧の絶対値の差が無くなるように、前記１次回路を制御する制御部とを備える。

また、好ましくは、本発明の電源装置の一実施態様によれば、前記第１の電圧検出回路は、前記補助巻線の正側と中点との間に接続された第１のコンデンサからなり、前記第２の電圧検出回路は、前記補助巻線の中点と負側との間に接続された第２のコンデンサからなり、前記第１の電圧検出回路は、更に、前記補助巻線の正側と前記第１のコンデンサとの間に接続された第１のダイオードからなり、前記第２の電圧検出回路は、更に、前記補助巻線の負側と前記第２のコンデンサとの間に接続された第２のダイオードからなる。

また、好ましくは、本発明の電源装置の一実施態様によれば、前記比較回路は、前記第１のコンデンサの前記補助巻線の正側に接続された端子に現れる端子電圧と、前記第２のコンデンサの前記補助巻線の負側に接続された端子に現れる端子電圧とを比較するコンパレータからなる。

本発明の電源装置によれば、トランスに補助巻線を設け、１次回路における第１の電流に起因して補助巻線に発生する第１の電圧と、１次回路における第２の電流に起因して補助巻線に発生する第２の電圧とを比較し、前記比較の結果に基づいて、第１及び第２の電圧の絶対値の差が無くなるように、１次回路を制御する。これにより、トランスに発生する偏励磁を直接検出し制御することができるので、許容リップル電流や耐電圧において制約があるコンデンサを用いることなく、トランスの偏励磁を防止することができる。また、電源装置の主回路である１次回路においてコンデンサのようなスイッチング素子以外の素子を付加することなく、トランスの偏励磁を防止することができる。また、補助巻線に生じる電圧に基づいて、トランスに発生する偏励磁を打ち消すように１次回路の動作を直接制御することができるので、コンデンサを用いることなく、トランスの偏励磁を防止することができる。

また、本発明の一実施態様によれば、第１の電圧検出回路は第１のコンデンサからなり、第２の電圧検出回路は第２のコンデンサからなり、第１の電圧検出回路は第１のコンデンサと第１のダイオードからなり、第２の電圧検出回路は第２のコンデンサと第２のダイオードからなる。これにより、比較的に簡単な構成により第１及び第２の電圧を検出することができ、この結果、トランスの偏励磁を防止することができる。また、第１及び第２の電圧検出回路において電流が逆流することを防止して、第１及び第２の電圧を正確に検出することができ、この結果、トランスの偏励磁を防止することができる。

また、本発明の一実施態様によれば、第１及び第２の電圧をコンパレータを用いて比較する。これにより、比較的に簡単な構成の回路により第１及び第２の電圧を検出することができ、この結果、トランスの偏励磁を防止することができる。

本発明の電源装置の構成の一例を示す図である。図１の電源装置の動作の説明図である。図１の電源装置の波形を示す。従来の電源装置の説明図である。

符号の説明

１入力端子
２出力端子
５トランス
１１１次回路
１２２次回路
１３偏励磁検出回路
１４制御部
３１〜３４半導体スイッチ

図１は、電源装置構成図であり、本発明の一実施態様による電源装置の構成を示す。電源装置は、入力端子１と、出力端子２と、トランス５と、１次回路１１と、２次回路１２と、偏励磁検出回路１３と、制御部１４とからなる。トランス５は、１次巻線Ｎ１及び２次巻線Ｎ２に加えて、補助巻線Ｎ３を備える。なお、Ｎ１は１次巻線Ｎ１の巻数をも表す。Ｎ２及びＮ３も同様である。２次巻線Ｎ２は、後述するように、その中点において、２次巻線Ｎ２の第１部分Ｎ２−１と第２部分Ｎ２−２とに２等分される。２次巻線Ｎ２に対応するように、補助巻線Ｎ３も、その中点において、補助巻線Ｎ３の第１部分Ｎ３−１と第２部分Ｎ３−２とに２等分される。

入力端子１は、複数個（即ち、２個）設けられる。入力端子１の間に、電源４が接続される。電源４は、この電源装置に電源、例えば後述する図３（Ａ）の最上段に示すような波形を有する電源を供給する。なお、電源４はこれに限られず、他の種々の電源であっても良い。

１次回路（入力回路）１１は、入力端子１とトランス５の１次巻線Ｎ１との間に接続される。１次回路１１は、第１〜第４のスイッチング素子、例えば半導体スイッチ３１〜３４からなるブリッジ回路からなる。第１及び第２の半導体スイッチ３１及び３２が、この順に直列に接続され、第１の直列回路を構成する。第３及び第４の半導体スイッチ３３及び３４が、この順に直列に接続され、第２の直列回路を構成する。第１及び第２の直列回路が、並列に接続され、入力端子１の間に挿入される。トランス５の１次巻線Ｎ１の一方の端子は、直列に接続された第１及び第２の半導体スイッチ３１及び３２の接続点（中点）に接続される。トランス５の１次巻線Ｎ１の他方の端子は、直列に接続された第３及び第４の半導体スイッチ３３及び３４の接続点（中点）に接続される。

半導体スイッチ３１〜３４は、周知のように、例えば電力用のＭＯＳＦＥＴ、ＩＧＢＴ、ＢＪＴ、ＳＩＴ、サイリスタ、ＧＴＯ等の半導体素子からなる。半導体スイッチ３１〜３４の制御電極（ゲート電極又はベース電極等）には、各々、制御部１４から所定の制御信号が供給される。これにより、半導体スイッチ３１〜３４は、基本的には、電源４の出力の振幅の変化に対応するように、そのＯＮ／ＯＦＦが制御される。

２次回路（出力回路）１２は、トランス５の２次巻線Ｎ２と出力端子２との間に接続される。出力端子２は、複数個（即ち、２個）設けられる。出力端子２の間に、この電源装置の出力である直流電圧が出力される。２次回路１２は、ダイオード６１及び６２、インダクタンス７、コンデンサ８からなる。なお、ダイオード６１及び６２は、周知のように、ダイオードに代えてＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ等で構成しても良い。トランス５の２次巻線Ｎ２の双方の端子に接続されたダイオード６１及び６２を介して、トランス５の出力電圧が、出力端子２の一方に出力される。出力端子２の他方は、トランス５の２次巻線Ｎ２の中点に接続される。即ち、中点によって、トランス５の２次巻線Ｎ２が、その第１部分Ｎ２−１と第２部分Ｎ２−２との巻数比が等しくなるように、２分割される。インダクタンス７及びコンデンサ８は平滑回路を構成し、この平滑回路が出力端子２の間に挿入される。これにより、トランス５の出力電圧が整流、平滑される。

偏励磁検出回路１３は、第１の電圧検出回路と、第２の電圧検出回路と、比較回路１０とを備える。なお、トランス５の補助巻線Ｎ３は偏励磁検出回路１３の一部を構成すると考えることができる。また、偏励磁検出回路１３が２次回路１２に設けられると考えることができる。

第１の電圧検出回路は、１次回路１１における第１の電流に起因して補助巻線Ｎ３に発生する電圧であって、第１の極性を有する第１の電圧の絶対値を検出する。第１の電流は、ルートａ（後述する図２に点線で示す）の電流であり、正の半波の期間における電流である。第１の電圧検出回路は、第１のコンデンサ９１と第１のダイオード６３とからなる。第１のダイオード６３は、電流の逆流（還流）を防止するためのダイオードである。従って、第１の電圧検出回路は、少なくとも第１のコンデンサ９１を備えれば良い。第１のコンデンサ９１は、補助巻線Ｎ３の正側の端子と中点との間に接続される。第１のダイオード６３は、補助巻線Ｎ３の正側の端子と前記第１のコンデンサ９１との間に接続される。補助巻線Ｎ３の中点は、接地電位に接続される。

第２の電圧検出回路は、１次回路１１における第２の電流に起因して補助巻線Ｎ３に発生する電圧であって、第１の極性とは逆の第２の極性を有する第２の電圧の絶対値を検出する。第２の電流は、ルートｂ（図２に一点鎖線で示す）の電流であり、負の半波の期間における電流である。第２の電圧検出回路は、第２のコンデンサ９２と第２のダイオード６４とからなる。第２のダイオード６４は、電流の逆流（還流）を防止するためのダイオードである。従って、第２の電圧検出回路は、少なくとも第２のコンデンサ９２を備えれば良い。第２のコンデンサ９２は、補助巻線Ｎ３の中点と負側の端子との間に接続される。第２のダイオード６４は、補助巻線Ｎ３の負側の端子と第２のコンデンサ９２との間に接続される。

比較回路１０は、例えばコンパレータ１０からなり、第１及び第２の電圧の絶対値を比較してその差分を求める。即ち、第１の電圧検出回路である第１のコンデンサ９１の出力は、コンパレータ１０の一方の入力端子に入力される。第２の電圧検出回路である第２のコンデンサ９２の出力は、コンパレータ１０の他方の入力端子に入力される。これにより、比較回路１０は、第１のコンデンサ９１の補助巻線Ｎ３の正側に接続された端子に現れる端子電圧と、第２のコンデンサ９２の補助巻線Ｎ３の負側に接続された端子に現れる端子電圧とを比較してその差分を求める。比較回路１０の出力は、制御部１４に入力される（フィードバックされる）。

制御部１４は、周知のように、１次回路１１を構成する半導体スイッチ３１〜３４の制御電極に、各々、所定の制御信号を供給し、そのＯＮ／ＯＦＦを制御する。即ち、１周期の正の半波の期間において、半導体スイッチ３２及び３３が導通（ＯＮ）とされ、同時に半導体スイッチ３１及び３４が非導通（ＯＦＦ）とされる。次に、負の半波の期間において、半導体スイッチ３１、３４が導通（ＯＮ）とされ、同時に半導体スイッチ３２及び３３は非導通（ＯＦＦ）とされる。また、制御部１４は、後述するように、比較回路１０における比較の結果（求めた差分、以下同じ）に基づいて、１次回路１１を制御する。即ち、１次回路１１をフィードバック制御する。

図２は、図１の電源装置の動作の説明図である。なお、図２において、制御部１４及び符号１１〜１３の図示は省略される。

最初に、電源４を入力とする図１の電源装置における、正の半波の動作を説明する。この場合、前述のように、制御部１４からの制御信号により、半導体スイッチ３２及び３３が導通（ＯＮ）する。これにより、図２において点線ａで示すルートが形成され、このルートに電流が流れる。

即ち、電流（第１の電流）は、電源４（＋）から、入力端子１、半導体スイッチ３３、トランス５の１次巻線Ｎ１、半導体スイッチ３２、入力端子１、電源４（−）の順に流れる（１次巻線Ｎ１の正のループ）。これにより、トランス５の１次巻線Ｎ１に電源電圧Ｖｉｎが印加される。この際、同時に、補助巻線Ｎ３（Ｎ３−１）において、巻線方向に対応する電圧が誘起され、電流が流れ（補助巻線Ｎ３の正のループ）、ダイオード６３を介してコンデンサ９１を充電する。

次に、電源４を入力とする図１の電源装置における、負の半波の動作を説明する。この場合、前述のように、制御部１４からの制御信号により、半導体スイッチ３１、３４が導通（ＯＮ）する。これにより、図２において一点鎖線ｂで示すルートが形成され、このルートに電流が流れる。

即ち、電流（第２の電流）は、電源４（＋）から、入力端子１、半導体スイッチ３１、トランス５の１次巻線Ｎ１、半導体スイッチ３４、入力端子１、電源４（−）の順に流れる（１次巻線Ｎ１の負のループ）。これにより、トランス５の１次巻線Ｎ１に、正のループの場合とは逆向きに、電源電圧Ｖｉｎが印加される。この際、同時に、補助巻線Ｎ３（Ｎ３−２）において、対応する電圧が、巻線方向とは逆向きに誘起され、電流が流れ（補助巻線Ｎ３の負のループ）、ダイオード６４を介してコンデンサ９２を充電する。

以上のように、偏励磁検出回路１３が、トランス５に設けられた補助巻線Ｎ３に発生する第１及び第２の電圧を検出する。これにより、偏励磁検出回路１３が、トランス５の１次巻線Ｎ１（及び結果として２次巻線Ｎ２）の電圧を検出する。即ち、トランス５に発生する偏励磁を検出する。

第１の電圧は、第１のコンデンサ９１の補助巻線Ｎ３の正側に接続された端子に現れる電圧であり、第１の電圧検出回路である第１のコンデンサ９１により検出される。第１の電圧は、１次回路１１において第１の方向（図２におけるルートａ）に電流が流れた場合に、トランス５に印加される電圧Ｖｉｎにより生じる電圧であり、トランス５の１次巻線Ｎ１の正側に発生する電圧と等価である。第１の電圧の値は、１次回路１１における当該電流のパルス幅に比例した値となる。即ち、トランス５に印加される電圧Ｖｉｎにより、補助巻線Ｎ３において、ルートａと同様の点線で表されるルート（マスタ側ルート）に電流が流れ、第１のコンデンサ９１が充電される。第１のコンデンサ９１は第１の電圧の値まで充電される。

第２の電圧は、第２のコンデンサ９２の補助巻線Ｎ３の負側に接続された端子に現れる電圧であり、第２の電圧検出回路である第２のコンデンサ９２により検出される。第２の電圧は、１次回路１１において第２の方向（図２におけるルートｂ）に電流が流れた場合に、トランス５に印加される電圧Ｖｉｎにより生じる電圧であり、トランス５の１次巻線Ｎ１の負側に発生する電圧と等価である。第２の電圧の値は、１次回路１１における当該電流のパルス幅に比例した値となる。即ち、トランス５に印加される電圧Ｖｉｎにより、補助巻線Ｎ３において、ルートｂと同様の一点鎖線で表されるルート（スレーブ側ルート）に電流が流れ、第２のコンデンサ９２が充電される。第２のコンデンサ９２は第２の電圧の値まで充電される。

制御部１４は、以上の比較回路１０における比較の結果に基づいて、第１及び第２の電圧の絶対値の差が無くなるように、１次回路１１を制御する。即ち、制御部１４は、１次回路１１において、半導体スイッチ３２及び３３のスイッチングにおいてそのＯＮとされる時間（正の半波におけるＯＮ時間、図３（Ａ）におけるパルス幅ｔ１）と、半導体スイッチ３１及び３４のスイッチングにおいてそのＯＮとされる時間（負の半波におけるＯＮ時間、図３（Ａ）におけるパルス幅ｔ２）とを、その時点の値よりも長くするように又は短くするように制御する。

例えば、第１の電圧が第２の電圧よりも大きい場合、半導体スイッチ３２及び３３の導通時間（ＯＮ時間）ｔ１が、例えばその時点での導通時間よりも所定の時間だけ短くされる。短縮の幅は経験的に予め定められる（以下同じ）。又は、半導体スイッチ３１及び３４の導通時間ｔ２が、例えばその時点での導通時間よりも所定の時間だけ長くされる。逆に、第２の電圧が第１の電圧よりも大きい場合、半導体スイッチ３１及び３４の導通時間ｔ２が、例えばその時点での導通時間よりも所定の時間だけ短くされる。又は、半導体スイッチ３２及び３３の導通時間ｔ１が、例えばその時点での導通時間よりも所定の時間だけ長くされる。この制御が逐次的に行われることにより、最終的には、ｔ１＝ｔ２となる。これにより、トランス５における偏励磁を防止することができる。

図３は、図１の電源装置の波形を示す。特に、図３（Ａ）は図１の電源装置の正常時の波形を示し、図３（Ｂ）は図１の電源装置の異常時の波形を示す。

図３（Ａ）においては、偏励磁検出回路１３（及び制御部４）により、トランス５の偏励磁が防止されている。この結果、電源４からの入力波形において正側（正の半波の印加期間）におけるパルス幅ｔ１と負側（負の半波の印加期間）におけるパルス幅ｔ２とが等しくなる。これにより、１次回路１１における電流Ｉ_T1-N1は入力波形に応じた正常な波形となり、補助巻線Ｎ３−１に流れる電流Ｉ_T1N3-1及び補助巻線Ｎ３−２に流れる電流Ｉ_T1N3-2も正常な波形となる。この結果、コンデンサ９１に生じる第１の電圧Ｖ_C1及びコンデンサ９２に生じる第２の電圧Ｖ_C2が等しくなり、その差分は「０」となる。この場合、制御部１４は、パルス幅ｔ１及びパルス幅ｔ２をそのまま維持する。従って、この波形は、偏励磁検出回路１３によりトランス５の偏励磁を防止することができることを示す。

一方、図３（Ｂ）においては、何らかの原因で、電源４からの入力波形において、正側におけるパルス幅ｔ１と負側におけるパルス幅ｔ２とが等しくなくなる。即ち、ｔ１＞ｔ２である。この結果、コンデンサ９１に生じる第１の電圧Ｖ_C1が、コンデンサ９２に生じる第２の電圧Ｖ_C2よりも大きくなる。即ち、Ｖ_C1＞Ｖ_C2である。このままでは、トランス５が、偏励磁により飽和して、最終的には過電流により破壊されてしまう。ｔ１＜ｔ２の場合もこれと同様である。

なお、図３ (Ｂ）の波形は、図４の電源装置においてコンデンサ１０９を省略した場合の例とほぼ等しい。即ち、大容量の電力変換を行う電源装置においては、コンデンサ１０９の耐電圧や許容リップル電流の制約から、コンデンサ１０９を適用（接続）することができない。このため、トランス１０５が、偏励磁により飽和して、最終的には過電流により破壊されてしまい、トランス１０５の偏励磁を防止することができない。

そこで、本発明においては、比較回路１０がコンデンサ９１に生じる第１の電圧Ｖ_C1とコンデンサ９２に生じる第２の電圧Ｖ_C2とを比較し、この比較結果である差分Ｖ_CS＝Ｖ_C1−Ｖ_C2＞０（又は、Ｖ_CS＝Ｖ_C2−Ｖ_C1＞０）に基づいて、差分Ｖ_CSが「０」となるように（「０」となる方向に向けて）１次回路１１が制御される。この結果、再度、図３（Ａ）に示すように、電源４からの入力波形において、正側におけるパルス幅ｔ１と負側におけるパルス幅ｔ２とが等しくなる。従って、この波形は、本発明の偏励磁検出回路１３により、トランス５の偏励磁が防止されていることを示す。

以上から判るように、偏励磁検出回路１３により、トランス５の偏励磁を防止することができる。これにより、トランス５の偏励磁を防止した大容量の（即ち、大容量の電力変換を行う）電源装置を実現することができる。

以上、本発明をその実施の形態に従って説明したが、本発明は、その主旨の範囲内で種々の変形が可能である。

例えば、本発明は、図１に示すフルブリッジ型コンバータに限らず、プッシュプル型コンバータ等の種々のスイッチングコンバータに適用することができ、また、コンデンサを用いて直流成分を遮断している形式の種々の電源装置に適用することができる。

以上、説明したように、本発明によれば、電源装置において、許容リップル電流や耐電圧において制約があるコンデンサを用いることなく、トランスの偏励磁を防止することができる。従って、コンデンサを用いないので、トランスの１次巻線に大きな電流が流れても、トランスの偏励磁を防止することができる。これにより、トランスの偏励磁を防止した大容量の電力変換を行う電源装置を実現することができる。また、電源装置の主回路である１次回路においてスイッチング素子以外の素子を付加することなく、トランスの偏励磁を防止することができる。従って、電源装置の設計及び保守を容易にすることができ、また、電源装置に対する実装空間や外形の制約にも対応することができる。

Claims

入力端子と、
出力端子と、
１次巻線と２次巻線を備えるトランスと、
前記入力端子と前記トランスの１次巻線との間に接続された１次回路と、
前記トランスの２次巻線と前記出力端子との間に接続された２次回路と、
前記トランスに設けられた補助巻線と、
前記１次巻線に流れる第１の電流に起因して前記補助巻線に発生する電圧であって、第１の極性を有する第１の電圧の絶対値を検出する第１の電圧検出回路と、
前記第１の電流とは逆方向に前記１次巻線に流れる第２の電流に起因して前記補助巻線に発生する電圧であって、前記第１の極性とは逆の第２の極性を有する第２の電圧の絶対値を検出する第２の電圧検出回路と、
前記第１及び第２の電圧の絶対値を比較する比較回路と、
前記比較の結果に基づいて、前記第１及び第２の電圧の絶対値の差が無くなるように、前記１次回路を制御する制御部とを備える
ことを特徴とする電源装置。
請求項１に記載の電源装置において、
前記第１の電圧検出回路が、前記補助巻線の正側と中点との間に接続された第１のコンデンサからなり、
前記第２の電圧検出回路が、前記補助巻線の中点と負側との間に接続された第２のコンデンサからなり、
前記第１の電圧検出回路が、更に、前記補助巻線の正側と前記第１のコンデンサとの間に接続された第１のダイオードからなり、
前記第２の電圧検出回路が、更に、前記補助巻線の負側と前記第２のコンデンサとの間に接続された第２のダイオードからなる
ことを特徴とする電源装置。
請求項２に記載の電源装置において、
前記比較回路が、前記第１のコンデンサの前記補助巻線の正側に接続された端子に現れる端子電圧と、前記第２のコンデンサの前記補助巻線の負側に接続された端子に現れる端子電圧とを比較するコンパレータからなる
ことを特徴とする電源装置。