WO2007116481A1

WO2007116481A1 - 電源装置

Info

Publication number: WO2007116481A1
Application number: PCT/JP2006/306885
Authority: WO
Inventors: Yasuhiro Iino
Original assignee: Fujitsu Limited
Priority date: 2006-03-31
Filing date: 2006-03-31
Publication date: 2007-10-18
Also published as: JP4796133B2; JPWO2007116481A1

Abstract

　電源装置は、入力端子１とトランス５の１次巻線Ｎ１との間に接続された１次回路１１と、トランス５の２次巻線Ｎ２と出力端子２との間に接続された２次回路１２と、トランス５に設けられた補助巻線Ｎ３と、１次回路１１における第１の電流に起因して補助巻線Ｎ３に発生する第１の極性を有する第１の電圧を検出する第１の電圧検出回路（９１、６３）と、１次回路１１における第２の電流に起因して補助巻線Ｎ３に発生する第２の極性を有する第２の電圧を検出する第２の電圧検出回路（９２、６４）と、第１及び第２の電圧の絶対値を比較する比較回路１０とを備える。

Description

明細書

電源装置

技術分野

[0001] 本発明は、電源装置に関し、特に、トランスにおける偏励磁を防止した大容量の電源装置に関する。

背景技術

[0002] 例えばフルブリッジ型コンバータのような電源装置においては、図 4に示すように、トランス 105の 1次卷線 N1に直列にコンデンサ 109を接続することにより、直流成分を遮断し、トランス 105の偏励磁を防止している。

[0003] 図 4のフルブリッジ型コンバータの 1次側の回路において、正の半波の印加期間（図 3 (A)のパルス幅 tlのパルスの印加されている期間及びその前後の期間）においては、実線の矢印で示すルート aに沿って、電流が流れる。即ち、電源 104 ( + )、入力端子 101、半導体スィッチ 133、トランス（主トランス） 105、コンデンサ 109、半導体スィッチ 132、入力端子 101、電源 104 (—）の順で、電流が流れる。一方、負の半波の印加期間（図 3 (B)のパルス幅 t2のパルスの印加されている期間及びその前後の期間）においては、点線の矢印で示すルート bに沿って、電流が流れる。即ち、電源 1 04 ( + )、入力端子 101、半導体スィッチ 131、コンデンサ 109、トランス 105、半導体スィッチ 134、入力端子 101、電源 104 (—）の順で、電流が流れる。従って、コンデンサ 109により直流成分が遮断されるので、トランス 105における偏励磁を防止することができる。

[0004] なお、インバータの出力電流に基づいて偏励磁による直流成分を抑制する補正量を用いて、偏励磁現象が発生してもインバータの交流出力側に流れる直流成分を抑制できるように、インバータを制御することが知られて、る（下記特許文献 1参照)。

[0005] また、スイッチング素子力もなる 2組の直列回路の中点間にトランスの 1次卷線と共振コンデンサの直列回路を設けることにより、簡単な構成で効率の良い変換を行うことが知られて、る（下記特許文献 2参照)。

[0006] また、トランスが発生する磁界を打ち消すような磁界を発生する補助卷線をトランスに設けることにより、トランスの 1次卷線電流が過電流となっている期間のみ補助卷線に磁界を発生させて、トランスが発生する磁界を打ち消し、これにより、トランスの偏励磁を防止することが知られて、る（下記特許文献 3参照)。

特許文献 1：特開平 8— 223944号公報

特許文献 2 :特開平 10— 136653号公報

特許文献 3：特開昭 53 - 147223号公報

発明の開示

発明が解決しょうとする課題

[0007] 本発明者が、図 4に示すような電源装置 (フルブリッジ型コンバータ）について検討したところ、以下のような問題があることが判った。

[0008] 第 1に、トランス 105の 1次卷線 N1に流れる電流（1次電流）が、全てコンデンサ 10 9に流れる。このため、電源装置が大容量になるに伴って、コンデンサ 109に流れる電流が大きくなる。しかし、コンデンサ 109には、その電流 (許容リップル電流)ゃ耐電圧において制約がある。この許容リップル電流や耐圧の制約を超えて使用することは、安全上の観点力も不可能である。そして、コンデンサ 109の許容リップル電流ゃ耐圧を大きくすることは困難であり、これらの大きな改善はあまり望むことができない。特に、コンデンサ 109の許容リップル電流を大きくすることは殆どできない。従って、コンデンサ 109によりトランス 105の偏励磁を防止する方法は大容量の電源装置には適さない。また、図 4に示すような電源装置は大容量の電源装置に適しているとは言えない。

[0009] 第 2に、トランス 105の 1次回路 111において、偏励磁防止用の素子として、例えばコンデンサ 109を付加しなければならない。しかし、 1次回路 111は当該電源装置の主回路であるので、これにコンデンサ 109のようなスイッチング素子以外の素子を付カロすることは、設計や保守の観点力も避けることが望ましい。また、電源装置によってはその実装空間や外形に制約があるが、コンデンサ 109を付加した場合、当該制約に対応できな、可能性がある。

[0010] 本発明は、トランスの 1次回路を変更することなぐトランスにおける偏励磁を防止することにより、安定した動作を可能とした大容量の電源装置を提供することを目的とする。

課題を解決するための手段

[0011] 本発明の電源装置は、入力端子と、出力端子と、 1次卷線と 2次卷線を備えるトランスと、前記入力端子と前記トランスの 1次卷線との間に接続された 1次回路と、前記トランスの 2次卷線と前記出力端子との間に接続された 2次回路と、前記トランスに設けられた補助卷線と、前記 1次回路における第 1の電流に起因して前記補助卷線に発生する電圧であって、第 1の極性を有する第 1の電圧の絶対値を検出する第 1の電圧検出回路と、前記 1次回路における前記第 1の電流とは逆方向に流れる第 2の電流に起因して前記補助卷線に発生する電圧であって、前記第 1の極性とは逆の第 2 の極性を有する第 2の電圧の絶対値を検出する第 2の電圧検出回路と、前記第 1及び第 2の電圧の絶対値を比較する比較回路とを備える。

[0012] また、好ましくは、本発明の電源装置の一実施態様によれば、電源装置は、更に、前記比較の結果に基づいて、前記第 1及び第 2の電圧の絶対値の差が無くなるように、前記 1次回路を制御する制御部を備える。

[0013] また、好ましくは、本発明の電源装置の一実施態様によれば、前記第 1の電圧検出回路は、前記補助卷線の正側と中点との間に接続された第 1のコンデンサ力なり、前記第 2の電圧検出回路は、前記補助卷線の中点と負側との間に接続された第 2のコンデンサからなる。

[0014] また、好ましくは、本発明の電源装置の一実施態様によれば、前記第 1の電圧検出回路は、更に、前記補助卷線の正側と前記第 1のコンデンサとの間に接続された第 1 のダイオードからなり、前記第 2の電圧検出回路は、更に、前記補助卷線の負側と前記第 2のコンデンサとの間に接続された第 2のダイオードからなる。

[0015] また、好ましくは、本発明の電源装置の一実施態様によれば、前記比較回路は、前記第 1のコンデンサの前記補助卷線の正側に接続された端子に現れる端子電圧と、前記第 2のコンデンサの前記補助卷線の負側に接続された端子に現れる端子電圧とを比較するコンパレータ力なる。

発明の効果

[0016] 本発明の電源装置によれば、トランスに補助卷線を設け、 1次回路における第 1の電流に起因して補助卷線に発生する第 1の電圧と、 1次回路における第 2の電流に起因して補助卷線に発生する第 2の電圧とを比較する。これにより、トランスに発生する偏励磁を直接検出し制御することができるので、許容リップル電流ゃ耐電圧にぉヽて制約があるコンデンサを用いることなぐトランスの偏励磁を防止することができる。また、電源装置の主回路である 1次回路においてコンデンサのようなスイッチング素子以外の素子を付加することなぐトランスの偏励磁を防止することができる。

[0017] また、本発明の一実施態様によれば、前記比較の結果に基づいて、第 1及び第 2 の電圧の絶対値の差が無くなるように、 1次回路を制御する。これにより、補助卷線に生じる電圧に基づいて、トランスに発生する偏励磁を打ち消すように 1次回路の動作を直接制御することができるので、コンデンサを用いることなく、トランスの偏励磁を防止することができる。

[0018] また、本発明の一実施態様によれば、第 1の電圧検出回路は第 1のコンデンサからなり、第 2の電圧検出回路は第 2のコンデンサ力なる。これにより、比較的に簡単な構成により第 1及び第 2の電圧を検出することができ、この結果、トランスの偏励磁を防止することができる。

[0019] また、本発明の一実施態様によれば、第 1の電圧検出回路は第 1のコンデンサと第 1のダイオードからなり、第 2の電圧検出回路は第 2のコンデンサと第 2のダイオードからなる。これにより、第 1及び第 2の電圧検出回路において電流が逆流することを防止して、第 1及び第 2の電圧を正確に検出することができ、この結果、トランスの偏励磁を防止することができる。

[0020] また、本発明の一実施態様によれば、第 1及び第 2の電圧をコンパレータを用いて比較する。これにより、比較的に簡単な構成の回路により第 1及び第 2の電圧を検出することができ、この結果、トランスの偏励磁を防止することができる。

図面の簡単な説明

[0021] [図 1]本発明の電源装置の構成の一例を示す図である。

[図 2]図 1の電源装置の動作の説明図である。

[図 3]図 1の電源装置の波形を示す。

[図 4]従来の電源装置の説明図である。符号の説明

[0022] 1 入力端子

2 出力端子

5 卜ランス

11 1次回路

12 2次回路

13 偏励磁検出回路

14 制御部

31〜34 半導体スィッチ

発明を実施するための最良の形態

[0023] 図 1は、電源装置構成図であり、本発明の一実施態様による電源装置の構成を示す。電源装置は、入力端子 1と、出力端子 2と、トランス 5と、 1次回路 11と、 2次回路 1 2と、偏励磁検出回路 13と、制御部 14とからなる。トランス 5は、 1次卷線 N1及び 2次卷線 N2に加えて、補助卷線 N3を備える。なお、 N1は 1次卷線 N1の卷数をも表す。 N2及び N3も同様である。 2次卷線 N2は、後述するように、その中点において、 2次卷線 N2の第 1部分 N2— 1と第 2部分 N2— 2とに 2等分される。 2次卷線 N2に対応するように、補助卷線 N3も、その中点において、補助卷線 N3の第 1部分 N3— 1と第 2部分 N3 - 2とに 2等分される。

[0024] 入力端子 1は、複数個（即ち、 2個)設けられる。入力端子 1の間に、電源 4が接続される。電源 4は、この電源装置に電源、例えば後述する図 3 (A)の最上段に示すような波形を有する電源を供給する。なお、電源 4はこれに限られず、他の種々の電源であっても良い。

[0025] 1次回路 (入力回路） 11は、入力端子 1とトランス 5の 1次卷線 N1との間に接続される。 1次回路 11は、第 1〜第 4のスイッチング素子、例えば半導体スィッチ 31〜34からなるブリッジ回路力なる。第 1及び第 2の半導体スィッチ 31及び 32が、この順に直列に接続され、第 1の直列回路を構成する。第 3及び第 4の半導体スィッチ 33及び 3 4が、この順に直列に接続され、第 2の直列回路を構成する。第 1及び第 2の直列回路カ並列に接続され、入力端子 1の間に挿入される。トランス 5の 1次卷線 N1の一方の端子は、直列に接続された第 1及び第 2の半導体スィッチ 31及び 32の接続点（中点）に接続される。トランス 5の 1次卷線 N1の他方の端子は、直列に接続された第 3及び第 4の半導体スィッチ 33及び 34の接続点（中点）に接続される。

[0026] 半導体スィッチ 31〜34は、周知のように、例えば電力用の MOSFET、 IGBT、 BJ T、 SIT,サイリスタ、 GTO等の半導体素子からなる。半導体スィッチ 31〜34の制御電極 (ゲート電極又はベース電極等）には、各々、制御部 14から所定の制御信号が供給される。これにより、半導体スィッチ 31〜34は、基本的には、電源 4の出力の振幅の変化に対応するように、その ONZOFFが制御される。

[0027] 2次回路（出力回路） 12は、トランス 5の 2次卷線 N2と出力端子 2との間に接続される。出力端子 2は、複数個（即ち、 2個)設けられる。出力端子 2の間に、この電源装置の出力である直流電圧が出力される。 2次回路 12は、ダイオード 61及び 62、インダクタンス 7、コンデンサ 8からなる。なお、ダイオード 61及び 62は、周知のように、ダイオードに代えて MOSFET、 IGBT、 SIT等で構成しても良い。トランス 5の 2次卷線 N 2の双方の端子に接続されたダイオード 61及び 62を介して、トランス 5の出力電圧が、出力端子 2の一方に出力される。出力端子 2の他方は、トランス 5の 2次卷線 N2の中点に接続される。即ち、中点によって、トランス 5の 2次卷線 N2が、その第 1部分 N 2—1と第 2部分 N2— 2との卷数比が等しくなるように、 2分割される。インダクタンス 7 及びコンデンサ ₈は平滑回路を構成し、この平滑回路が出力端子 2の間に挿入される。これにより、トランス 5の出力電圧が整流、平滑される。

[0028] 偏励磁検出回路 13は、第 1の電圧検出回路と、第 2の電圧検出回路と、比較回路 10とを備える。なお、トランス 5の補助卷線 N3は偏励磁検出回路 13の一部を構成すると考えることができる。また、偏励磁検出回路 13が 2次回路 12に設けられると考えることがでさる。

[0029] 第 1の電圧検出回路は、 1次回路 11における第 1の電流に起因して補助卷線 N3 に発生する電圧であって、第 1の極性を有する第 1の電圧の絶対値を検出する。第 1 の電流は、ルート a (後述する図 2に点線で示す）の電流であり、正の半波の期間における電流である。第 1の電圧検出回路は、第 1のコンデンサ 91と第 1のダイオード 63 とからなる。第 1のダイオード 63は、電流の逆流 (還流）を防止するためのダイオードである。従って、第 1の電圧検出回路は、少なくとも第 1のコンデンサ 91を備えれば良い。第 1のコンデンサ 91は、補助卷線 N3の正側の端子と中点との間に接続される。第 1のダイオード 63は、補助卷線 N3の正側の端子と前記第 1のコンデンサ 91との間に接続される。補助卷線 N3の中点は、接地電位に接続される。

[0030] 第 2の電圧検出回路は、 1次回路 11における第 2の電流に起因して補助卷線 N3 に発生する電圧であって、第 1の極性とは逆の第 2の極性を有する第 2の電圧の絶対値を検出する。第 2の電流は、ルート b (図 2に一点鎖線で示す)の電流であり、負の半波の期間における電流である。第 2の電圧検出回路は、第 2のコンデンサ 92と第 2 のダイオード 64と力もなる。第 2のダイオード 64は、電流の逆流（還流）を防止するためのダイオードである。従って、第 2の電圧検出回路は、少なくとも第 2のコンデンサ 9 2を備えれば良い。第 2のコンデンサ 92は、補助卷線 N3の中点と負側の端子との間に接続される。第 2のダイオード 64は、補助卷線 N3の負側の端子と第 2のコンデンサ 92との間に接続される。

[0031] 比較回路 10は、例えばコンパレータ 10からなり、第 1及び第 2の電圧の絶対値を比較してその差分を求める。即ち、第 1の電圧検出回路である第 1のコンデンサ 91の出力は、コンパレータ 10の一方の入力端子に入力される。第 2の電圧検出回路である第 2のコンデンサ 92の出力は、コンパレータ 10の他方の入力端子に入力される。これにより、比較回路 10は、第 1のコンデンサ 91の補助卷線 N3の正側に接続された端子に現れる端子電圧と、第 2のコンデンサ 92の補助卷線 N3の負側に接続された端子に現れる端子電圧とを比較してその差分を求める。比較回路 10の出力は、制御部 14に入力される（フィードバックされる）。

[0032] 制御部 14は、周知のように、 1次回路 11を構成する半導体スィッチ 31〜34の制御電極に、各々、所定の制御信号を供給し、その ONZOFFを制御する。即ち、 1周期の正の半波の期間において、半導体スィッチ 32及び 33が導通（ON)とされ、同時に半導体スィッチ 31及び 34が非導通（OFF)とされる。次に、負の半波の期間において、半導体スィッチ 31、 34が導通（ON)とされ、同時に半導体スィッチ 32及び 33は非導通（OFF)とされる。また、制御部 14は、後述するように、比較回路 10における比較の結果 (求めた差分、以下同じ）に基づいて、 1次回路 11を制御する。即ち、 1 次回路 11をフィードバック制御する。

[0033] 図 2は、図 1の電源装置の動作の説明図である。なお、図 2において、制御部 14及び符号 11〜13の図示は省略される。

[0034] 最初に、電源 4を入力とする図 1の電源装置における、正の半波の動作を説明する。この場合、前述のように、制御部 14からの制御信号により、半導体スィッチ 32及び 33が導通（ON)する。これにより、図 2において点線 aで示すルートが形成され、このルートに電流が流れる。

[0035] 即ち、電流 (第 1の電流）は、電源 4 ( + )から、入力端子 1、半導体スィッチ 33、トランス 5の 1次卷線 Nl、半導体スィッチ 32、入力端子 1、電源 4 (一）の順に流れる（1次卷線 N1の正のループ）。これにより、トランス 5の 1次卷線 N1に電源電圧 Vinが印加される。この際、同時に、補助卷線 N3 (N3— 1)において、卷線方向に対応する電圧が誘起され、電流が流れ (補助卷線 N3の正のループ）、ダイオード 63を介してコンデンサ 91を充電する。

[0036] 次に、電源 4を入力とする図 1の電源装置における、負の半波の動作を説明する。

この場合、前述のように、制御部 14からの制御信号により、半導体スィッチ 31、 34が導通（ON)する。これにより、図 2において一点鎖線 bで示すルートが形成され、このルートに電流が流れる。

[0037] 即ち、電流 (第 2の電流）は、電源 4 ( + )から、入力端子 1、半導体スィッチ 31、トランス 5の 1次卷線 Nl、半導体スィッチ 34、入力端子 1、電源 4 (一）の順に流れる（1次卷線 N1の負のループ）。これにより、トランス 5の 1次卷線 N1に、正のループの場合とは逆向きに、電源電圧 Vinが印加される。この際、同時に、補助卷線 N3 (N3— 2) において、対応する電圧が、卷線方向とは逆向きに誘起され、電流が流れ (補助卷線 N3の負のループ）、ダイオード 64を介してコンデンサ 92を充電する。

[0038] 以上のように、偏励磁検出回路 13が、トランス 5に設けられた補助卷線 N3に発生する第 1及び第 2の電圧を検出する。これにより、偏励磁検出回路 13が、トランス 5の 1次卷線 N1 (及び結果として 2次卷線 N2)の電圧を検出する。即ち、トランス 5に発生する偏励磁を検出する。

[0039] 第 1の電圧は、第 1のコンデンサ 91の補助卷線 N3の正側に接続された端子に現れる電圧であり、第 1の電圧検出回路である第 1のコンデンサ 91により検出される。第 1の電圧は、 1次回路 11において第 1の方向（図 2におけるルート a)に電流が流れた場合に、トランス 5に印加される電圧 Vinにより生じる電圧であり、トランス 5の 1次卷線 N1の正側に発生する電圧と等価である。第 1の電圧の値は、 1次回路 11における当該電流のパルス幅に比例した値となる。即ち、トランス 5に印加される電圧 Vinにより、補助卷線 N3において、ルート aと同様の点線で表されるルート（マスタ側ルート）に電流が流れ、第 1のコンデンサ 91が充電される。第 1のコンデンサ 91は第 1の電圧の値まで充電される。

[0040] 第 2の電圧は、第 2のコンデンサ 92の補助卷線 N3の負側に接続された端子に現れる電圧であり、第 2の電圧検出回路である第 2のコンデンサ 92により検出される。第 2の電圧は、 1次回路 11において第 2の方向（図 2におけるルート b)に電流が流れた場合に、トランス 5に印加される電圧 Vinにより生じる電圧であり、トランス 5の 1次卷線 N1の負側に発生する電圧と等価である。第 2の電圧の値は、 1次回路 11における当該電流のパルス幅に比例した値となる。即ち、トランス 5に印加される電圧 Vinにより、補助卷線 N3において、ルート bと同様の一点鎖線で表されるルート (スレーブ側ルート）に電流が流れ、第 2のコンデンサ 92が充電される。第 2のコンデンサ 92は第 2の電圧の値まで充電される。

[0041] 制御部 14は、以上の比較回路 10における比較の結果に基づいて、第 1及び第 2 の電圧の絶対値の差が無くなるように、 1次回路 11を制御する。即ち、制御部 14は、 1次回路 11にお、て、半導体スィッチ 32及び 33のスイッチングにお!/、てその ONとされる時間（正の半波における ON時間、図 3 (A)におけるパルス幅 tl)と、半導体スィツチ 31及び 34のスイッチングにおいてその ONとされる時間（負の半波における ON 時間、図 3 (A)におけるパルス幅 t2)とを、その時点の値よりも長くするように又は短くするように制御する。

[0042] 例えば、第 1の電圧が第 2の電圧よりも大きい場合、半導体スィッチ 32及び 33の導通時間（ON時間） tlが、例えばその時点での導通時間よりも所定の時間だけ短くされる。短縮の幅は経験的に予め定められる（以下同じ)。又は、半導体スィッチ 31及び 34の導通時間 t2力例えばその時点での導通時間よりも所定の時間だけ長くされる。逆に、第 2の電圧が第 1の電圧よりも大きい場合、半導体スィッチ 31及び 34の導通時間 t2が、例えばその時点での導通時間よりも所定の時間だけ短くされる。又は、半導体スィッチ 32及び 33の導通時間 tl力例えばその時点での導通時間よりも所定の時間だけ長くされる。この制御が逐次的に行われることにより、最終的には、 tl =t2となる。これにより、トランス 5における偏励磁を防止することができる。

[0043] 図 3は、図 1の電源装置の波形を示す。特に、図 3 (A)は図 1の電源装置の正常時の波形を示し、図 3 (B)は図 1の電源装置の異常時の波形を示す。

[0044] 図 3 (A)においては、偏励磁検出回路 13 (及び制御部 4)により、トランス 5の偏励磁が防止されている。この結果、電源 4からの入力波形において正側（正の半波の印加期間）におけるパルス幅 tlと負側 (負の半波の印加期間）におけるパルス幅 t2とが等しくなる。これにより、 1次回路 11における電流 I は入力波形に応じた正常な波

T1-N1

形となり、補助卷線 N3— 1に流れる電流 I 及び補助卷線 N3— 2に流れる電流 I

T1N3-1 T1 も正常な波形となる。この結果、コンデンサ 91に生じる第 1の電圧 V 及びコンデ

N3-2 C1

ンサ 92に生じる第 2の電圧 V が等しくなり、その差分は「0」となる。この場合、制御

C2

部 14は、パルス幅 tl及びパルス幅 t2をそのまま維持する。従って、この波形は、偏励磁検出回路 13によりトランス 5の偏励磁を防止することができることを示す。

[0045] 一方、図 3 (B)にお!/、ては、何らかの原因で、電源 4からの入力波形にお!、て、正側におけるパルス幅 tlと負側におけるパルス幅 t2とが等しくなくなる。即ち、 tl >t2 である。この結果、コンデンサ 91に生じる第 1の電圧 V 力コンデンサ 92に生じる第

C1

2の電圧 V よりも大きくなる。即ち、 V >V である。このままでは、トランス 5が、偏

C2 CI C2

励磁により飽和して、最終的には過電流により破壊されてしまう。 tl <t2の場合もこれと同様である。

[0046] なお、図 3 (B)の波形は、図 4の電源装置においてコンデンサ 109を省略した場合の例とほぼ等しい。即ち、大容量の電力変換を行う電源装置においては、コンデンサ 109の耐電圧や許容リップル電流の制約から、コンデンサ 109を適用（接続)することができない。このため、トランス 105が、偏励磁により飽和して、最終的には過電流により破壊されてしまい、トランス 105の偏励磁を防止することができない。

[0047] そこで、本発明においては、比較回路 10がコンデンサ 91に生じる第 1の電圧 V とコンデンサ 92に生じる第 2の電圧 V とを比較し、この比較結果である差分 V =V

C2 CS C1

-V 〉0 (又は、 V =V -V 〉0)に基づいて、差分 V 力「0」となるように（「0」と

C2 CS C2 ci cs

なる方向に向けて） 1次回路 11が制御される。この結果、再度、図 3 (A)に示すように、電源 4からの入力波形において、正側におけるパルス幅 tlと負側におけるパルス幅 t2とが等しくなる。従って、この波形は、本発明の偏励磁検出回路 13により、トランス 5の偏励磁が防止されて、ることを示す。

[0048] 以上から判るように、偏励磁検出回路 13により、トランス 5の偏励磁を防止することができる。これにより、トランス 5の偏励磁を防止した大容量の（即ち、大容量の電力変換を行う)電源装置を実現することができる。

[0049] 以上、本発明をその実施の形態に従って説明した力本発明は、その主旨の範囲内で種々の変形が可能である。

[0050] 例えば、本発明は、図 1に示すフルブリッジ型コンバータに限らず、プッシュプル型コンバータ等の種々のスイッチングコンバータに適用することができ、また、コンデンサを用いて直流成分を遮断して、る形式の種々の電源装置に適用することができる産業上の利用可能性

[0051] 以上、説明したように、本発明によれば、電源装置において、許容リップル電流や耐電圧において制約があるコンデンサを用いることなぐトランスの偏励磁を防止することができる。従って、コンデンサを用いないので、トランスの 1次卷線に大きな電流が流れても、トランスの偏励磁を防止することができる。これにより、トランスの偏励磁を防止した大容量の電力変換を行う電源装置を実現することができる。また、電源装置の主回路である 1次回路においてスイッチング素子以外の素子を付加することなぐトランスの偏励磁を防止することができる。従って、電源装置の設計及び保守を容易にすることができ、また、電源装置に対する実装空間や外形の制約にも対応することができる。

Claims

請求の範囲

[1] 入力端子と、

出力端子と、

1次卷線と 2次卷線を備えるトランスと、

前記入力端子と前記トランスの 1次卷線との間に接続された 1次回路と、前記トランスの 2次卷線と前記出力端子との間に接続された 2次回路と、前記トランスに設けられた補助卷線と、

前記 1次回路における第 1の電流に起因して前記補助卷線に発生する電圧であつて、第 1の極性を有する第 1の電圧の絶対値を検出する第 1の電圧検出回路と、前記 1次回路における前記第 1の電流とは逆方向に流れる第 2の電流に起因して前記補助卷線に発生する電圧であって、前記第 1の極性とは逆の第 2の極性を有する第 2の電圧の絶対値を検出する第 2の電圧検出回路と、

前記第 1及び第 2の電圧の絶対値を比較する比較回路とを備える

ことを特徴とする電源装置。

[2] 請求項 1に記載の電源装置が、更に、

前記比較の結果に基づいて、前記第 1及び第 2の電圧の絶対値の差が無くなるように、前記 1次回路を制御する制御部を備える

ことを特徴とする電源装置。

[3] 請求項 2に記載の電源装置において、

前記 1次回路が、半導体スィッチからなるブリッジ回路からなり、

前記制御部が、前記比較の結果に基づいて、前記第 1及び第 2の電圧の絶対値の差が無くなるように、前記半導体スィッチのスイッチングを制御する

ことを特徴とする電源装置。

[4] 請求項 3に記載の電源装置において、

前記 1次回路が、第 1及び第 2の半導体スィッチをこの順に直列に接続した第 1の直列回路と、第 3及び第 4の半導体スィッチをこの順に直列に接続した第 2の直列回路とを並列に接続したブリッジ回路力なり、

前記制御部が、前記比較の結果に基づいて、前記第 1及び第 2の電圧の絶対値の差が無くなるように、前記第 1及び第 4の半導体スィッチのスイッチングと、前記第 2及び第 3の半導体スィッチのスイッチングとを制御する

ことを特徴とする電源装置。

[5] 請求項 1に記載の電源装置において、

前記第 1の電圧検出回路が、前記補助卷線の正側と中点との間に接続された第 1 のコンデンサからなり、

前記第 2の電圧検出回路が、前記補助卷線の中点と負側との間に接続された第 2 のコンデンサからなる

ことを特徴とする電源装置。

[6] 請求項 5に記載の電源装置において、

前記第 1の電圧検出回路が、更に、前記補助卷線の正側と前記第 1のコンデンサとの間に接続された第 1のダイオードからなり、

前記第 2の電圧検出回路が、更に、前記補助卷線の負側と前記第 2のコンデンサとの間に接続された第 2のダイオードからなる

ことを特徴とする電源装置。

[7] 請求項 5に記載の電源装置において、

前記比較回路が、前記第 1のコンデンサの前記補助卷線の正側に接続された端子に現れる端子電圧と、前記第 2のコンデンサの前記補助卷線の負側に接続された端子に現れる端子電圧とを比較するコンパレータからなる

ことを特徴とする電源装置。