JP4791119B2 - Method for manufacturing nitride-based semiconductor light-emitting device - Google Patents

Method for manufacturing nitride-based semiconductor light-emitting device Download PDF

Info

Publication number
JP4791119B2
JP4791119B2 JP2005270807A JP2005270807A JP4791119B2 JP 4791119 B2 JP4791119 B2 JP 4791119B2 JP 2005270807 A JP2005270807 A JP 2005270807A JP 2005270807 A JP2005270807 A JP 2005270807A JP 4791119 B2 JP4791119 B2 JP 4791119B2
Authority
JP
Japan
Prior art keywords
layer
light
substrate
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005270807A
Other languages
Japanese (ja)
Other versions
JP2007081333A (en
Inventor
弘 大澤
高史 程田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2005270807A priority Critical patent/JP4791119B2/en
Publication of JP2007081333A publication Critical patent/JP2007081333A/en
Application granted granted Critical
Publication of JP4791119B2 publication Critical patent/JP4791119B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は窒化物系半導体発光素子の製造方法に関し、特に基板剥離工程を含んだ上下電極構造をとる窒化物系半導体発光素子の製造方法に関する。 The present invention relates to a production method for a nitride semiconductor light emitting element, more particularly, to a method of manufacturing a nitride-based semiconductor light-emitting element to take vertical electrode structure including a substrate peeling step.

近年、短波長光発光素子用の半導体材料としてＧａＮ系化合物半導体材料が注目を集めている。ＧａＮ系化合物半導体は、サファイア単結晶をはじめとして、種々の酸化物基板やIII−Ｖ族化合物を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。
サファイア単結晶基板はＧａＮとは格子定数が１０％以上も異なるが、ＡｌＮやＡｌＧａＮなどのバッファ層を形成することにより、その上に良好な窒化物半導体が形成でき、一般的に広く用いられている。サファイア単結晶基板を用いた場合、ｎ型半導体層、発光層、ｐ型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、ｐ型半導体層上に形成された正極と、ｎ型半導体層上に形成された負極が存在することになる。この種の発光素子には、ＩＴＯなどの透明電極を正極に使用しｐ型半導体側から光を取り出すフェイスアップ方式、Ａｇなどの高反射膜を正極に使用してサファイア基板側から光を取り出すフリップチップ方式の２種類が知られている。 In recent years, GaN-based compound semiconductor materials have attracted attention as semiconductor materials for short wavelength light emitting devices. GaN-based compound semiconductors include sapphire single crystals, various oxide substrates and III-V group compounds as substrates, and metalorganic vapor phase chemical reaction method (MOCVD method) or molecular beam epitaxy method (MBE method). ) Etc.
A sapphire single crystal substrate has a lattice constant of 10% or more different from that of GaN. However, by forming a buffer layer such as AlN or AlGaN, a good nitride semiconductor can be formed thereon, and it is generally widely used. Yes. When a sapphire single crystal substrate is used, an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are stacked in this order. Since the sapphire substrate is an insulator, the element structure generally includes a positive electrode formed on the p-type semiconductor layer and a negative electrode formed on the n-type semiconductor layer. This type of light-emitting element uses a face-up method that uses a transparent electrode such as ITO as the positive electrode to extract light from the p-type semiconductor side, and a flip that uses a highly reflective film such as Ag as the positive electrode to extract light from the sapphire substrate side Two types of chip systems are known.

このようにサファイア単結晶基板は発光素子用基板として一般的に広く用いられているが、絶縁体であるためにいくつかの問題点がある。第一に、負極を形成するために発光層をエッチングなどにより一部除去してｎ型半導体層を露出させるために、負極の部分だけ発光層の面積が減ってしまい、その分、出力が低下する。第二に、正極と負極が同一面にあるために、電流の流れが水平方向になってしまい、局部的に電流密度の高いところができてしまい素子が発熱してしまう。第三に、サファイア基板の熱伝導率は低いので、発生した熱が拡散せず、発光素子の温度が上昇してしまう。   As described above, the sapphire single crystal substrate is generally widely used as a substrate for a light emitting element, but has several problems because it is an insulator. First, since the n-type semiconductor layer is exposed by partially removing the light emitting layer by etching or the like to form the negative electrode, the area of the light emitting layer is reduced only in the negative electrode portion, and the output is reduced accordingly. To do. Secondly, since the positive electrode and the negative electrode are on the same plane, the current flow becomes horizontal, creating a region with a high current density locally, and the element generates heat. Third, since the thermal conductivity of the sapphire substrate is low, the generated heat does not diffuse and the temperature of the light emitting element rises.

以上の問題を解決させるために、サファイア単結晶基板上にｎ型半導体層、発光層、ｐ型半導体層をこの順で積層した素子に導電性基板を接着し、その後にサファイア単結晶基板を除去して、正極と負極を上下に配置させる方法が開示されている。（特許文献１参照）
更に、導電性基板を接着させるのではなく、メッキにより基板を作成する方法が開示されている。（特許文献２参照）
特許第３５１１９７０号公報 特開２００４−４７７０４号公報 In order to solve the above problems, a conductive substrate is bonded to an element in which an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are stacked in this order on a sapphire single crystal substrate, and then the sapphire single crystal substrate is removed. And the method of arrange | positioning a positive electrode and a negative electrode up and down is disclosed. (See Patent Document 1)
Furthermore, a method for producing a substrate by plating instead of bonding a conductive substrate is disclosed. (See Patent Document 2)
Japanese Patent No. 3511970 JP 2004-47704 A

前記従来の導電性基板を接着させる方法には、ＡｕＳｎなどの低融点金属化合物を接着材として接着させる方法や、真空中でアルゴンプラズマなどで接合面を活性化させて接着させる活性化接合などの方法が知られている。
この方法であると接着面は極めて平滑であることが要求されパーティクルなどの異物があると、その部分が浮いてしまい、接着が良好にできないなど、均一な接着面を形成することが難しい問題がある。
メッキによってメッキ金属支持基板を作成する場合、最終的に素子にするためにはダイシングによって素子に分割する必要性がある。ダイシングはセラミックスやＳｉなどの脆性の高いものには極めて有効であるが、金属などの粘性の高い材質には、ダイシングブレードに削られた金属が付着してしまい良好な分割をすることができない問題がある。 The conventional method of adhering the conductive substrate includes a method of adhering a low melting point metal compound such as AuSn as an adhesive material, an activated bonding in which the bonding surface is activated by argon plasma or the like in a vacuum, and the like. The method is known.
With this method, the adhesion surface is required to be extremely smooth, and if there is a foreign substance such as a particle, the part floats and it is difficult to form a uniform adhesion surface, such as poor adhesion. is there.
When a plated metal support substrate is produced by plating, it is necessary to divide the element into elements by dicing in order to finally form an element. Dicing is extremely effective for highly brittle materials such as ceramics and Si. However, the metal that is scraped to the dicing blade adheres to a highly viscous material such as metal and cannot be divided properly. There is.

本発明者等は上記問題を解決するために、鋭意努力検討した結果、基板上に少なくともｎ型半導体層、発光層、ｐ型半導体層が順で積層され、更に構造においては金属膜層、メッキ層が前記の層の上にこの順で積層され、かつ、基板上で素子に分割されてなる構造において、素子間が脆性透光性絶縁体部によって充填され、しかる後に、サファイアなどの基板剥離を実施し、脆性透光性絶縁体部の部分をダイシングにより素子分離することにより、容易で素子化しやすくなることを見出した。
即ち本発明は以下に関する。 As a result of diligent efforts to solve the above problems, the present inventors have at least an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer stacked in this order on the substrate. In the structure in which the layers are stacked in this order on the above-described layers and divided into elements on the substrate, the space between the elements is filled with a brittle translucent insulator, and then the substrate such as sapphire is peeled off. It was found that by separating the element of the brittle translucent insulator part by dicing, the element can be easily formed.
That is, the present invention relates to the following.

（１） 少なくともｎ型半導体層、発光層、ｐ型半導体層が積層されて発光素子部が構成され、前記ｎ型半導体層、発光層、ｐ型半導体層の発光素子部の周囲に脆性透光性絶縁体部が設けられてなる窒化物系半導体発光素子を製造するに際し、
基板上に少なくともバッファ層、ｎ型半導体層、発光層、ｐ型半導体層を積層し、これらの積層体を基板上で素子分割して発光素子部を形成し、その後に前記分割された個々の発光素子部上にそれぞれ金属膜層とメッキ金属板を積層し、次いで発光素子部間に脆性透光性絶縁体部を充填し、
この後に前記基板とバッファ層を除去して前記ｎ型半導体層表面を露出させ、前記発光素子部単位で前記脆性透光性絶縁体部をダイシングして分割することを特徴とする窒化物系半導体発光素子の製造方法。
（２） 前記基板をレーザにより除去することを特徴とする前項（１）に記載の窒化物系半導体発光素子の製造方法。
（３） 前記メッキ金属板を無電解メッキ法により形成することを特徴とする前項（１）または（２）に記載の窒化物系半導体発光素子の製造方法。
（４） 前記メッキ金属板を形成後、１００℃〜３００℃で熱処理することを特徴とする前項（１）〜（３）のいずれかに記載の窒化物系半導体発光素子の製造方法。
（５） 前記ｎ型半導体層表面を露出させた後、前記ｎ型半導体層に接続する負電極を形成するとともに、前記メッキ基板に接続する正電極を形成することを特徴とする前項（１）〜（４）のいずれかに記載の窒化物系半導体発光素子の製造方法。 (1) even without least an n-type semiconductor layer, light emitting layer, the light emitting element section p-type semiconductor layer are stacked is formed, the n-type semiconductor layer, light emitting layer, brittle around the light emitting element portion of the p-type semiconductor layer When manufacturing a nitride-based semiconductor light-emitting device provided with a light-transmitting insulator,
At least a buffer layer, an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are stacked on a substrate, and these stacked bodies are divided into elements on the substrate to form a light-emitting element portion . Laminating a metal film layer and a plated metal plate on the light emitting element part respectively , and then filling a brittle translucent insulator part between the light emitting element parts,
Wherein by removing the substrate and the buffer layer after the exposing the n-type semiconductor layer surface, a nitride semiconductor, characterized in that dividing by dicing the brittle translucent insulating body in the light emitting element section units Manufacturing method of light emitting element .
(2) The production method for a nitride semiconductor light emitting device according to prior Symbol substrate in the preceding paragraph (1), characterized in that the removal by the laser.
(3) The production method for a nitride semiconductor light emitting device according to prior SL preceding and forming the plated metal plate electroless plating method (1) or (2).
( 4 ) The method for producing a nitride-based semiconductor light-emitting element according to any one of (1) to (3 ) above, wherein heat treatment is performed at 100 ° C. to 300 ° C. after forming the plated metal plate.
(5) after exposing the pre-Symbol n-type semiconductor layer surface, thereby forming a negative electrode connected to the n-type semiconductor layer, preceding and forming a positive electrode connected to the plating substrate (1 The manufacturing method of the nitride type semiconductor light-emitting device in any one of (4)-(4) .

以上述べたように本発明によれば、基板上に少なくともｎ型半導体層、発光層、ｐ型半導体層を積層してなる構造、あるいはこの構造に加えて金属膜層、メッキ層をこの順で更に積層し、かつ、基板上で素子に分割されてなる構造において、素子間が透光性絶縁体によって充填され、しかる後に、サファイアなどの基板剥離を実施し、透光性絶縁体の部分をダイシングにより素子分離することにより、容易に素子化しやすくなることを可能にし、収率が高く信頼性の高い素子を得ることが可能になった。
本発明において脆性透光性絶縁体部としての透光性とは、３５０ｎｍ〜５５０ｎｍの波長範囲で光の透過性を有することを意味する。窒化物半導体発光素子として光取り出し性を良好にするためには、脆性透光性絶縁体部として透光性を８０％以上とすることが好ましい。 As described above, according to the present invention, a structure in which at least an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are stacked on a substrate, or in addition to this structure, a metal film layer and a plating layer are arranged in this order. Further, in a structure in which the layers are laminated and divided into elements on the substrate, the space between the elements is filled with a light-transmitting insulator, and then the substrate such as sapphire is peeled off, and the portion of the light-transmitting insulator is removed. By separating the elements by dicing, it is possible to easily form elements, and it is possible to obtain elements with high yield and high reliability.
In the present invention, translucency as the brittle translucent insulator portion means having light transmissivity in a wavelength range of 350 nm to 550 nm. In order to improve light extraction performance as a nitride semiconductor light emitting device, it is preferable that the translucency of the brittle translucent insulator is 80% or more.

以下、本発明の実施の形態について、図面を参照にして説明する。ただし、本発明は以下の各実施形態に限定されるものではなく、例えばこれら実施形態の構成要素同士を適宜組み合わせても良い。
図１は、本実施形態に係る窒化物半導体発光素子の一例の断面模式図を示すもので、この例の窒化物半導体発光素子Ａは、ｎ型半導体層１、発光層２、ｐ型半導体層３からなる発光素子部５を備え、更にｐ型半導体層３上にオーミックコンタクト層７と反射層８からなる金属膜層４を形成し、更に前記反射層８上に密着層９とメッキ密着層１０とメッキ基板１１を形成し、ｎ型半導体層１からメッキ基板１１までの積層体３１の側面全部を脆性透光性絶縁体部６にて覆って概略構成され、更に、前記ｎ型半導体層１の下面側に負極１２が形成され、前記メッキ基板１１の上面側に正極１３が形成された上下電極配置構造されている。
なお、前記ｎ型半導体層１〜メッキ基板１１までの積層体３１の平面形状は４角型、丸形あるいはその他の形状で差し支えないが、脆性透光性絶縁体部６は前記積層体３１の側面全部を覆っていることが好ましい。しかし、本願発明において脆性透光性絶縁体部６が積層体３１の側面全部を完全に覆っていることを要するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments, and for example, the constituent elements of these embodiments may be appropriately combined.
FIG. 1 shows a schematic cross-sectional view of an example of a nitride semiconductor light-emitting device according to this embodiment. The nitride semiconductor light-emitting device A of this example includes an n-type semiconductor layer 1, a light-emitting layer 2, and a p-type semiconductor layer. 3, a metal film layer 4 including an ohmic contact layer 7 and a reflective layer 8 is formed on the p-type semiconductor layer 3, and an adhesive layer 9 and a plating adhesive layer are further formed on the reflective layer 8. 10 and a plated substrate 11 are formed, and the entire side surface of the laminate 31 from the n-type semiconductor layer 1 to the plated substrate 11 is covered with a brittle translucent insulator 6, and the n-type semiconductor layer is further configured. An upper and lower electrode arrangement structure in which a negative electrode 12 is formed on the lower surface side of 1 and a positive electrode 13 is formed on the upper surface side of the plating substrate 11 is formed.
The planar shape of the laminate 31 from the n-type semiconductor layer 1 to the plated substrate 11 may be a quadrangular shape, a round shape, or other shapes, but the brittle translucent insulator portion 6 is formed of the laminate 31. It is preferable to cover all sides. However, in the present invention, it is not required that the brittle translucent insulator portion 6 completely covers the entire side surface of the laminate 31.

図１に示す構造の窒化物半導体発光素子Ａを製造するには、例えば、図２に示す如く基板１９上に複数の窒化物半導体発光素子Ａとなり得る窒化物半導体部分を整列形成し、これらを素子分離するとともに個々に基板１９から分離することで製造することができる。
例えば、基板１９上に図２に示す如くバッファ層２０を形成する。
ここで基板１９にはサファイア単結晶（Ａｌ２Ｏ３；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＡｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶などの公知の基板材料を何ら制限無く用いることができる。
また、ＳｉＣなどの導電性基板を用いれば、正極と負極を上下に配置させた窒化物半導体発光素子Ａの作成は基板剥離をしなくとも可能であるが、その場合、絶縁体であるバッファ層を使用することができなくなるので、その上に成長する窒化物系半導体層（ｎ型半導体層２１、発光層２２、ｐ型半導体層２３の結晶が劣化してしまい良好な発光素子を形成することができない。本発明においては、導電性のＳｉＣ、Ｓｉを用いた場合でも基板剥離を実施することが好ましい。 In order to manufacture the nitride semiconductor light emitting device A having the structure shown in FIG. 1, for example, as shown in FIG. 2, a plurality of nitride semiconductor light emitting devices A that can be a plurality of nitride semiconductor light emitting devices A are aligned and formed. It can be manufactured by separating the elements and separating them from the substrate 19 individually.
For example, the buffer layer 20 is formed on the substrate 19 as shown in FIG.
Here, the substrate 19 has a sapphire single crystal (Al 2 O 3 ; A plane, C plane, M plane, R plane), spinel single crystal (AgAl 2 O 4 ), ZnO single crystal, LiAlO 2 single crystal, LiGaO 2 single. Known substrate materials such as crystals, oxide single crystals such as MgO single crystals, Si single crystals, SiC single crystals, and GaAs single crystals can be used without any limitation.
If a conductive substrate such as SiC is used, the nitride semiconductor light emitting device A in which the positive electrode and the negative electrode are arranged vertically can be formed without peeling the substrate. In that case, the buffer layer that is an insulator is used. Thus, the nitride-based semiconductor layer (n-type semiconductor layer 21, light-emitting layer 22, and p-type semiconductor layer 23 grown on the crystal deteriorates to form a good light-emitting element. In the present invention, it is preferable to perform substrate peeling even when conductive SiC or Si is used.

前記バッファ層２０は、例えばサファイア単結晶の基板１９とＧａＮの格子定数が１０％以上も異なるために、その中間の格子定数を有するＡｌＮやＡｌＧａＮなどがＧａＮの結晶性を向上させるために一般的に使用されており、本発明においてもＡｌＮやＡｌＧａＮを何ら制限なく適用できる。   The buffer layer 20, for example, has a lattice constant of 10% or more different from that of the sapphire single crystal substrate 19, so that AlN, AlGaN, etc. having an intermediate lattice constant improve the crystallinity of GaN. In the present invention, AlN and AlGaN can be applied without any limitation.

次に、窒化物系半導体（発光素子部５）の基になる層として、先のバッファ層２０上にｎ型半導体層２１、発光層２２、ｐ型半導体層２３を順次積層する。
本実施の形態において窒化物系半導体は、例えばｎ型半導体層２１、発光層２２、ｐ型半導体層２３からなるヘテロ接合構造で構成される。窒化物系半導体層としては一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１、ｘ＋ｙ＜１）で表される半導体が多数知られており、本発明においても一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１、ｘ＋ｙ＜１）で表される窒化物系半導体が何ら制限なく用いられる。 Next, an n-type semiconductor layer 21, a light-emitting layer 22, and a p-type semiconductor layer 23 are sequentially stacked on the buffer layer 20 as a base layer for the nitride-based semiconductor (light-emitting element portion 5).
In the present embodiment, the nitride semiconductor has a heterojunction structure including, for example, an n-type semiconductor layer 21, a light emitting layer 22, and a p-type semiconductor layer 23. As a nitride-based semiconductor layer, many semiconductors represented by the general formula Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, x + y <1) are known. Also in the invention, a nitride-based semiconductor represented by the general formula Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, x + y <1) is used without any limitation.

これらの窒化物系半導体の基になる各層の成長方法は特に限定されず、有機金属化学気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＰＶＥ）、分子線エピタキシー法（ＭＢＥ）、などIII族窒化物系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、III族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてはアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマン（ＧｅＨ４）を用い、ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）２Ｍｇ）を用いる。 There is no particular limitation on the growth method of each layer on which these nitride-based semiconductors are based. Organometallic chemical vapor deposition (MOCVD), hydride vapor deposition (HPVE), molecular beam epitaxy (MBE), etc. III All methods known to grow group nitride semiconductors can be applied. A preferred growth method is the MOCVD method from the viewpoint of film thickness controllability and mass productivity.
In the MOCVD method, hydrogen (H 2 ) or nitrogen (N 2 ) is used as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) is used as a Ga source as a group III source, and trimethyl aluminum (TMA) or triethyl aluminum is used as an Al source. (TEA), trimethylindium (TMI) or triethylindium (TEI) as the In source, and ammonia (NH 3 ), hydrazine (N 2 H 4 ), etc. as the N source as the group V source. As dopants, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material for n-type, germane (GeH 4 ) is used as a Ge raw material, and biscyclohexane is used as an Mg raw material for p-type. Pentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium ((EtCp) 2 Mg) is used.

ｎ型半導体層２３、発光層２４、ｐ型半導体層２５を順次積層したならば、製造しようとする窒化物系半導体発光素子の平面形状に合わせてこれらの積層膜にバッファ層２０まで達する分離溝１８を形成して素子分割する。
図３に素子分離する場合の各積層体の平面形状の一例を示すが、この例においては基板１９上に正方形状の積層体を４つ形成した状態を示した。 If the n-type semiconductor layer 23, the light-emitting layer 24, and the p-type semiconductor layer 25 are sequentially stacked, a separation groove reaching these buffer films to the buffer layer 20 in accordance with the planar shape of the nitride-based semiconductor light-emitting element to be manufactured. 18 is formed to divide the element.
FIG. 3 shows an example of the planar shape of each stacked body in the case of element isolation. In this example, four square stacked bodies are formed on the substrate 19.

窒化物系半導体（発光素子部５）の基になる部分をサファイアの基板１９上で分割する方法としては、エッチング法、レーザカッティング法など公知の技術を何ら制限なく用いることが出来る。レーザリフトオフ法を用いる場合、窒化物系半導体が分割されるが、サファイア基板にはダメージが与えられないようにすることが良好な基板剥離をするためには好ましい。従って、エッチング法で分割する場合、窒化物系半導体に対してはエッチングレートが早く、サファイア基板に対してはエッチングレートが遅い手法を用いることが好ましい。レーザで分割する場合はＧａＮとサファイアに対する吸収波長の違いから、３００−４００ｎｍの波長を持ったレーザを用いることが好ましい。   As a method of dividing the base portion of the nitride-based semiconductor (light-emitting element portion 5) on the sapphire substrate 19, a known technique such as an etching method or a laser cutting method can be used without any limitation. In the case of using the laser lift-off method, the nitride-based semiconductor is divided, but it is preferable to prevent damage to the sapphire substrate in order to achieve good substrate peeling. Therefore, when dividing | segmenting by an etching method, it is preferable to use the method with a quick etching rate with respect to a nitride-type semiconductor, and a slow etching rate with respect to a sapphire substrate. When dividing by a laser, it is preferable to use a laser having a wavelength of 300 to 400 nm because of the difference in absorption wavelength between GaN and sapphire.

次に、ｐ型半導体層２５上に、オーミックコンタクト層２７、反射層２８、密着層２９、メッキ密着層３０を形成する。また、これらの積層体において、オーミックコンタクト層２７と反射層２８とを積層した部分が金属膜層２４を構成する。
なお、図２に示す積層構造において反射層２８、密着層２９、メッキ密着層３０は必要に応じて設ける層であるので、これらの層の内、いずれかを略しても良い。 Next, the ohmic contact layer 27, the reflective layer 28, the adhesion layer 29, and the plating adhesion layer 30 are formed on the p-type semiconductor layer 25. In these laminates, the portion where the ohmic contact layer 27 and the reflective layer 28 are laminated constitutes the metal film layer 24.
In the laminated structure shown in FIG. 2, the reflective layer 28, the adhesion layer 29, and the plating adhesion layer 30 are layers provided as necessary, and any of these layers may be omitted.

オーミックコンタクト層２７に要求される性能としては、ｐ型半導体層との接触抵抗が小さいことが必須である。オーミックコンタクト層２７の材料はｐ型半導体層との接触抵抗の観点から、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ等の白金族またはＡｇが好ましい。さらに好ましくはＰｔ，Ｉｒ，ＲｈおよびＲｕである。Ｐｔが特に好ましい。Ａｇを用いることは良好な反射を得るためには好ましいが、接触抵抗はＰｔよりも低い。したがって、接触抵抗がそれほど要求されない用途にはＡｇを用いることも可能である。
オーミックコンタクト層７の厚さは、低接触抵抗を安定して得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な接触抵抗が得られる。 As the performance required for the ohmic contact layer 27, it is essential that the contact resistance with the p-type semiconductor layer is small. The material of the ohmic contact layer 27 is preferably a platinum group such as Pt, Ru, Os, Rh, Ir, Pd, or Ag from the viewpoint of contact resistance with the p-type semiconductor layer. More preferred are Pt, Ir, Rh and Ru. Pt is particularly preferred. Using Ag is preferable for obtaining good reflection, but the contact resistance is lower than Pt. Therefore, Ag can be used for applications that do not require much contact resistance.
The thickness of the ohmic contact layer 7 is preferably 0.1 nm or more in order to stably obtain a low contact resistance. More preferably, it is 1 nm or more, and uniform contact resistance is obtained.

オーミックコンタクト層２７上には、Ａｇ合金などの反射層２８を用いても良い。Ｐｔ，Ｉｒ，Ｒｈ、Ｒｕ、ＯＳ，ＰｄなどはＡｇ合金と比較すると可視光から紫外領域の反射率が低い。したがって、発光層からの光が十分に反射せずに出力の高い素子を得ることが難しい。この場合、オーミックコンタクト層２７を光が十分に透過するほどに薄く形成し、Ａｇ合金などの反射層を形成して反射光を得る方が、良好なオーミック接触が得られ、かつ出力の高い素子を作成することができる。この場合、オーミックコンタクト層２７の膜厚は３０ｎｍ以下とすることが好ましい。さらに好ましくは１０ｎｍ以下である。
オーミックコンタクト層２７および反射層２８の成膜方法については、特に制限されることはなく公知のスパッタ法や蒸着法を用いることができる。 A reflective layer 28 such as an Ag alloy may be used on the ohmic contact layer 27. Pt, Ir, Rh, Ru, OS, Pd, and the like have a lower reflectance from visible light to ultraviolet region than Ag alloys. Therefore, it is difficult to obtain an element with high output because the light from the light emitting layer is not sufficiently reflected. In this case, it is preferable that the ohmic contact layer 27 is formed thin enough to allow light to pass therethrough, and a reflective layer such as an Ag alloy is formed to obtain reflected light. Can be created. In this case, the thickness of the ohmic contact layer 27 is preferably 30 nm or less. More preferably, it is 10 nm or less.
A method for forming the ohmic contact layer 27 and the reflective layer 28 is not particularly limited, and a known sputtering method or vapor deposition method can be used.

密着層２９の材料としては、Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの単体金属あるいはそれらを組み合わせた合金を用いることができる。
更に、メッキ基板３１との密着性を向上させるためにメッキ密着層３０を形成しても良い。メッキ密着層３０の材料は、使用するメッキによって異なってくるが、メッキ成分に主に含まれる物質を含んでいたほうが密着性を向上させる。例えば、ＮｉＰメッキを用いる場合、メッキ密着層３０にはＮｉ系合金を用いることが好ましい。さらに好ましくはＮｉＰを用いることである。 As a material of the dense adhesive layer 29, it is possible to use Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, elemental metal or alloy combinations thereof W.
Furthermore, the plating adhesion layer 30 may be formed in order to improve the adhesion with the plating substrate 31. The material of the plating adhesion layer 30 varies depending on the plating to be used, but the adhesion is improved when a substance mainly contained in the plating component is included. For example, when NiP plating is used, it is preferable to use a Ni-based alloy for the plating adhesion layer 30. More preferably, NiP is used.

密着層２９、メッキ密着層３０の厚さは良好な密着性を得るために０.１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な密着性が得られる。厚さの上限は特に限定されないが、生産性の観点から２μｍ以下にすることが好ましい。
密着層２９、メッキ密着層３０の成膜方法については、特に制限されることはなく公知のスパッタ法や蒸着法を用いることができる。スパッタ法はスパッタ粒子が高エネルギーを持って基板表面に衝突して成膜されるので、密着性の高い膜を得ることができる。したがって、スパッタ法を用いる方がさらに好ましい。 The thicknesses of the adhesion layer 29 and the plating adhesion layer 30 are preferably 0.1 nm or more in order to obtain good adhesion. More preferably, it is 1 nm or more, and uniform adhesion is obtained. The upper limit of the thickness is not particularly limited, but is preferably 2 μm or less from the viewpoint of productivity.
The method for forming the adhesion layer 29 and the plating adhesion layer 30 is not particularly limited, and a known sputtering method or vapor deposition method can be used. In the sputtering method, since the sputtered particles collide with the substrate surface with high energy to form the film, a film having high adhesion can be obtained. Therefore, it is more preferable to use the sputtering method.

次に、メッキ密着層３０の上にメッキ処理によりメッキ基板３１を形成する。
ここでメッキは、導電性の部分に積層されていくので、素子分割した部分はメッキにより埋まらない。ただし、ｎ型半導体層２１はキャリー密度が高いためにメッキが成長してしまう可能性もある。これを防ぐためにｎ型半導体層２１、発光層２２、ｐ型半導体層２３の側面に絶縁性の保護層を設けても良い。 Next, a plating substrate 31 is formed on the plating adhesion layer 30 by plating.
Here, since the plating is laminated on the conductive portion, the element-divided portion is not filled with the plating. However, since the n-type semiconductor layer 21 has a high carry density, the plating may grow. In order to prevent this, an insulating protective layer may be provided on the side surfaces of the n-type semiconductor layer 21, the light emitting layer 22, and the p-type semiconductor layer 23.

メッキを実施する前には、汎用の中性洗剤等を用いて脱脂洗浄することが好ましい。また、硝酸などの酸を用いてメッキ密着層などの表面を化学エッチングを施すことによりメッキ密着層上の自然酸化膜を除去するのが好ましい。
メッキ基板３１を形成するためのメッキには無電解メッキを用いることができる。無電解メッキの場合、材料としてはＮｉＰ合金メッキを用いることが好ましい。
メッキの厚さは、基板としての強度を保つために１０μｍ以上とすることが好ましい。厚くなるとメッキの剥離が起こりやすくなり、かつ生産性も低くなるので２００μｍ以下であることが好ましい。
ＮｉＰメッキなどのメッキ処理方法としては、メッキ浴として、例えば、硫酸ニッケル、塩化ニッケルなどのニッケル源と、次亜リン酸塩などのリン源を含むものを用いた無電解メッキ処理法を採用することができる。無電解メッキ法に用いられるメッキ浴として好適な市販品としては、上村工業製のニムデンＨＤＸなどがある。無電解メッキ処理を行う際のメッキ浴のｐＨは４〜１０、温度は３０〜９５℃とすることが好ましい。
このようにして得られたメッキ層からなるメッキ基板３１の密着性を向上させるために熱処理することが好ましい。熱処理温度は１００〜３００℃が密着性向上のために好ましい。これ以上温度を上げると密着性はさらに向上するかもしれないが、オーミック性が低下してしまう危険性がある。 Before carrying out plating, it is preferable to degrease and clean using a general-purpose neutral detergent or the like. Further, it is preferable to remove the natural oxide film on the plating adhesion layer by chemically etching the surface of the plating adhesion layer using an acid such as nitric acid.
Electroless plating can be used for plating for forming the plating substrate 31. In the case of electroless plating, it is preferable to use NiP alloy plating as the material.
The plating thickness is preferably 10 μm or more in order to maintain the strength as a substrate. When the thickness is increased, peeling of the plating is likely to occur and the productivity is also lowered. Therefore, the thickness is preferably 200 μm or less.
As a plating treatment method such as NiP plating, an electroless plating treatment method using a nickel bath such as nickel sulfate or nickel chloride and a phosphorus source such as hypophosphite as a plating bath is employed. be able to. A commercially available product suitable as a plating bath used in the electroless plating method includes Nimden HDX manufactured by Uemura Kogyo. The pH of the plating bath when performing the electroless plating treatment is preferably 4 to 10, and the temperature is preferably 30 to 95 ° C.
Heat treatment is preferably performed to improve the adhesion of the plated substrate 31 made of the plated layer thus obtained. The heat treatment temperature is preferably 100 to 300 ° C. for improving adhesion. If the temperature is increased further, the adhesion may be further improved, but there is a risk that the ohmic property is lowered.

以上の説明において、発光素子部２５を分割している分離溝１８はｐ型半導体層２５の上に積層されるオーミックコンタクト層２７、反射層２８、密着層２９、メッキ密着層３０によって埋められることはなく、更にメッキ基板３１によっても埋められることがないので、分離溝１８はバッファ層２０の上からメッキ基板３１の側面側まで存在していることとなる。   In the above description, the separation groove 18 dividing the light emitting element portion 25 is filled with the ohmic contact layer 27, the reflective layer 28, the adhesion layer 29, and the plating adhesion layer 30 stacked on the p-type semiconductor layer 25. In addition, since it is not filled with the plated substrate 31, the separation groove 18 exists from above the buffer layer 20 to the side surface side of the plated substrate 31.

次に、前記分離溝１８に脆性透光性絶縁体２６を充填する。
前述の如くメッキ層のメッキ基板３１を形成した場合、メッキ基板３１は素子間の分離溝１８側には形成されないので、脆性透光性絶縁体２６を素子間の分離溝１８に充填形成することがでできる。
脆性透光性絶縁体２６を充填するには、露出した分離溝１８に後述するＳＯＧ（スピン・オン・グラス）などの液体塗布材料を充填して脆性透光性絶縁体部２６を形成する。
ついで、基板１９の剥離を実施し、さらにバッファ層２０を除去する。その後、正電極１３、負電極１２を形成する。最終的にはメッキ基板を脆性透光性絶縁体部２６の部分で分割することにより発光素子が形成される。 Next, the separation groove 18 is filled with a brittle translucent insulator 26.
When the plating substrate 31 of the plating layer is formed as described above, since the plating substrate 31 is not formed on the separation groove 18 side between the elements, the brittle translucent insulator 26 is filled in the separation groove 18 between the elements. It can be done.
In order to fill the brittle translucent insulator 26, the brittle translucent insulator portion 26 is formed by filling the exposed separation groove 18 with a liquid coating material such as SOG (spin on glass) described later.
Next, the substrate 19 is peeled off, and the buffer layer 20 is further removed. Thereafter, the positive electrode 13 and the negative electrode 12 are formed. Finally, the plated substrate is divided at the brittle translucent insulator portion 26 to form a light emitting element.

発光素子部２５間の分離溝１８の幅は１〜３０μｍ程度、その深さは、発光素子部２５から金属膜層２４、メッキ層のメッキ基板３１までを含めると、１〜２００μｍ程度となる。この分離溝１８を埋める手段としては、ＣＶＤ、スパッタ、蒸着などによる成膜手法では、成膜レートが遅く、実用的な生産手段として用いることは困難である。このような厚膜を形成するためには、脆性透光性絶縁体としてＳＯＧ（スピン・オン・グラス）などの液体塗布材料が適している。
ＳＯＧ材料としては、メチルシロキサン系、ハイメチルシロキサン系、水素化メチルメチルシロキサン系、燐ドープシリケート系、ポリシラザン系など透光性を有してる絶縁体であれば公知の材料を何ら制限なく用いることが出来る。 The width of the separation groove 18 between the light emitting element portions 25 is about 1 to 30 μm, and the depth is about 1 to 200 μm including the light emitting element portion 25 to the metal film layer 24 and the plating substrate 31 of the plating layer. As a means for filling the separation groove 18, a film forming method such as CVD, sputtering, or vapor deposition has a low film forming rate and is difficult to use as a practical production means. In order to form such a thick film, a liquid coating material such as SOG (spin-on-glass) is suitable as the brittle translucent insulator.
As the SOG material, any known material may be used without limitation as long as it is an insulator having translucency such as methylsiloxane, highmethylsiloxane, hydrogenated methylmethylsiloxane, phosphorus-doped silicate, and polysilazane. I can do it.

前記脆性透光性絶縁体部２６の透光性は３５０ｎｍ〜５５０ｎｍの範囲で透過率８０％以上であることが好ましい。
ＳＯＧ材料の塗布後に加湿条件で処理することが、シリカガラスへの転化が容易に進むために好ましい。
ＳＯＧ材料の塗布後に１００℃〜５００℃でベークすることが、剛性向上やＳＯＧ中に含まれる水分や有機成分の除去のために好ましい。
ＳＯＧ材料の塗布には、スピンコート法、スプレー法、ディップコート法など公知の方法を何ら制限無く用いることができるが、生産性の観点からスピンコート法を用いることが好ましい。 The translucency of the brittle translucent insulator 26 is preferably 80% or more in the range of 350 nm to 550 nm.
It is preferable to perform the treatment under humidified conditions after application of the SOG material in order to facilitate the conversion to silica glass.
Baking at 100 ° C. to 500 ° C. after application of the SOG material is preferable for improving rigidity and removing moisture and organic components contained in the SOG.
For the application of the SOG material, a known method such as a spin coating method, a spray method, or a dip coating method can be used without any limitation, but the spin coating method is preferably used from the viewpoint of productivity.

脆性透光性絶縁体部２６の充填形成後、サファイアの基板１９の剥離を実施する。基板１９の剥離の方法としては、研磨法、エッチング法、レーザリフトオフ法など公知の技術を何ら制限なく用いることが出来る。
基板１９を剥離した後、研磨法、エッチング法などによりバッファ層２０を除去し、ｎ型半導体層２１を露出させる。次いで、ｎ型半導体層２１上に負極１２を形成する。負極１２としては、各種組成および構造の負極が公知であり、これら公知の負極を何ら限なく用いることが出来る。
正極はＡｕ，Ａｌ，ＮｉおよびＣｕ等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。
素子への最終的な分割はダイシングを用いて、脆性透光性絶縁体２６の部分に沿って切削することにより容易に実施することができる。 After filling and forming the brittle translucent insulator 26, the sapphire substrate 19 is peeled off. As a method for peeling the substrate 19, a known technique such as a polishing method, an etching method, or a laser lift-off method can be used without any limitation.
After the substrate 19 is peeled off, the buffer layer 20 is removed by a polishing method, an etching method or the like, and the n-type semiconductor layer 21 is exposed. Next, the negative electrode 12 is formed on the n-type semiconductor layer 21. As the negative electrode 12, negative electrodes having various compositions and structures are known, and these known negative electrodes can be used without any limitation.
Various structures using materials such as Au, Al, Ni, and Cu are known for the positive electrode, and these known materials can be used without any limitation.
Final division into elements can be easily performed by cutting along the brittle translucent insulator 26 using dicing.

メッキ基板３１を含めた発光素子全体の分離についても先の素子分離あるいは基板１９の剥離の場合と同様の手法を適用することができる。
メッキ基板３１を分割して窒化物系半導体発光素子Ａをメッキ基板３１から素子単位で分離する際、脆性透光性絶縁体部２６の部分は他の積層膜の部分に比べて切削やエッチング、レーザ切断による分離が容易であるので、メッキ基板３１の分割は極めて容易に行うことができる。 For the separation of the entire light emitting element including the plated substrate 31, the same technique as in the previous element separation or substrate 19 separation can be applied.
When the nitride-based semiconductor light-emitting element A is separated from the plating substrate 31 in element units by dividing the plating substrate 31, the brittle translucent insulator portion 26 is cut or etched as compared to other laminated film portions. Since separation by laser cutting is easy, the plating substrate 31 can be divided very easily.

以上説明した工程を実施することにより、図１に示す断面構造の窒化物系半導体発光素子Ａを製造することができるが、この窒化物系半導体発光素子Ａにあっては、発光素子部５と金属膜層２４とメッキ基板３１の周囲に光透過率の高い脆性透光性絶縁体部６を設けているので、発光素子部５の周囲に向けて放射された光を遮ることなく出力光として利用できるので、光出力の高い窒化物系半導体発光素子Ａとすることができる。また、特に脆性透光性絶縁体部６が波長３５０ｎｍ〜５５０ｎｍの範囲の光の透過率８０％以上であるならば、可視光として認識できる波長範囲において短波長側の青色発光領域とその周辺波長域の光を減衰することなく発光できる。   By performing the steps described above, the nitride-based semiconductor light-emitting element A having the cross-sectional structure shown in FIG. 1 can be manufactured. In this nitride-based semiconductor light-emitting element A, the light-emitting element portion 5 and Since the brittle translucent insulator portion 6 having a high light transmittance is provided around the metal film layer 24 and the plated substrate 31, the light emitted toward the periphery of the light emitting element portion 5 can be output as light without blocking. Since it can be used, a nitride semiconductor light emitting device A having a high light output can be obtained. In particular, if the brittle translucent insulator portion 6 has a light transmittance of 80% or more in the wavelength range of 350 nm to 550 nm, the blue light emitting region on the short wavelength side and its peripheral wavelength in the wavelength range that can be recognized as visible light. Light can be emitted without attenuating light in the region.

以下、実施例を示して本発明の作用効果を明確にする。ただし、本発明は以下の実施例に限定されるものではない。
（実施例１）
本実施例では図１に示す断面構造の窒化物系半導体発光素子を図２を基に先に説明した手順に基づいて作製した。
図２を基に先に説明した場合と同様に、サファイアからなる２インチ基板上に、ＡｌＮからなるバッファ層（厚さ１０ｎｍ）を介して、厚さ５μｍのＳｉドープｎ型ＧａＮコンタクト層、厚さ３０ｎｍのｎ型Ｉｎ０.１Ｇａ０.９Ｎクラッド層、厚さ３０ｎｍのＳｉドープＧａＮ障壁層、および、厚さ２.５ｎｍのＩｎ０.２Ｇａ０.８Ｎ井戸層を５回積層し、最後に障壁層を設けた多重井戸構造の発光層、厚さ５０ｎｍのＭｇドープｐ型Ａｌ０.０７Ｇａ０.９３Ｎクラッド層、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮコンタクト層を順に積層して窒化物半導体に必要な積層膜を得た。 Hereinafter, an example is shown and the operation effect of the present invention is clarified. However, the present invention is not limited to the following examples.
Example 1
In this example, the nitride-based semiconductor light-emitting device having the cross-sectional structure shown in FIG. 1 was fabricated based on the procedure described above with reference to FIG.
Similar to the case described above with reference to FIG. 2, a Si-doped n-type GaN contact layer having a thickness of 5 μm is formed on a 2-inch substrate made of sapphire via a buffer layer (thickness 10 nm) made of AlN. An n-type In0.1Ga0.9N cladding layer with a thickness of 30 nm, a Si-doped GaN barrier layer with a thickness of 30 nm, and an In0.2Ga0.8N well layer with a thickness of 2.5 nm are stacked five times, and finally a barrier layer is provided. A multi-well structure light emitting layer, a 50 nm thick Mg-doped p-type Al 0.07 Ga 0.93 N cladding layer, and a 150 nm thick Mg-doped p-type GaN contact layer are sequentially laminated to obtain a laminated film necessary for a nitride semiconductor. It was.

次いで、ドライエッチングによりバッファ層に至るまで上記積層膜を掘り込み、図２に示すように分離溝を形成した。
窒化物系半導体のｐ型コンタクト層上に厚さ１.５ｎｍのＰｔ層をオーミックコンタクト層として図２に示すようにスパッタ法により成膜した。その上に反射層としてＡｇ層を厚さ２０ｎｍになるようにスパッタ法により成膜した。Ｐｔ、Ａｇのパターンは、公知のフォトリソグラフィー技術およびリフトオフ技術を用いた。
その後、密着層としてＣｒを厚さ２０ｎｍになるようにスパッタ法により成膜し、その上にメッキ密着層としてＮｉＰ合金（Ｎｉ：８０ａｔ％、Ｐ：２０ａｔ％）を厚さ３０ｎｍになるようにスパッタ法により成膜した。
次いでＮｉＰ合金膜表面を硝酸水溶液（５Ｎ）に浸漬し、温度２５℃、時間３０秒処理し酸化皮膜を除去した。
次いで、メッキ浴（上村工業製、ニムデンＨＤＸ−７Ｇ）を用いて、ＮｉＰ合金膜上に厚さ５０μｍのＮｉＰ合金からなる無電解メッキを形成し、メッキ（金属）基板を得た。この際の、処理条件はｐＨ４.６、温度９０℃、時間３時間とした。この状態においてメッキ基板が形成されるが、先に形成した分離溝はメッキ材料及びその他の成膜材料で埋められることはなく、分離溝はバッファ層の上からメッキ基板まで達していた。
次いで、このメッキ金属基板を水洗、乾燥した後、クリーンオーブンを用いて２５０℃の条件下で１時間処理した。 Next, the laminated film was dug up to the buffer layer by dry etching to form separation grooves as shown in FIG.
A 1.5-nm-thick Pt layer was formed as an ohmic contact layer on the nitride semiconductor p-type contact layer by sputtering as shown in FIG. On top of that, an Ag layer was formed as a reflective layer by sputtering so as to have a thickness of 20 nm. A known photolithography technique and lift-off technique were used for the Pt and Ag patterns.
Thereafter, Cr is deposited as an adhesion layer by sputtering to a thickness of 20 nm, and a NiP alloy (Ni: 80 at%, P: 20 at%) is sputtered as a plating adhesion layer to a thickness of 30 nm thereon. The film was formed by the method.
Next, the surface of the NiP alloy film was immersed in a nitric acid aqueous solution (5N) and treated at a temperature of 25 ° C. for 30 seconds to remove the oxide film.
Next, using a plating bath (Nimden HDX-7G, manufactured by Uemura Kogyo Co., Ltd.), an electroless plating made of a NiP alloy having a thickness of 50 μm was formed on the NiP alloy film to obtain a plated (metal) substrate. The treatment conditions at this time were pH 4.6, temperature 90 ° C., and time 3 hours. In this state, the plated substrate is formed, but the previously formed separation groove is not filled with the plating material and other film forming materials, and the separation groove reaches from the buffer layer to the plating substrate.
Next, the plated metal substrate was washed with water and dried, and then treated for 1 hour at 250 ° C. using a clean oven.

その後、メッキ層のメッキ基板まで積層された素子間の分離溝をＳＯＧを用いて溝埋めを実施した。ＳＯＧ材料にはＣｌａｒｉａｎｔ社製のポリシラザンＳＯＤ Ｓｉｇｎｉｆｌｏｗ１００を用いた。塗布後１５０℃で２分間プリベークし、その後、５０℃、８０％ＲＨで３０分間加湿処理をし、３００℃３０分間Ｎ２雰囲気で処理を実施した。
次いで、サファイアの基板およびバッファー層をレーザリフトオフ法により剥離しｎ型半導体層を露出させた。
次いで、ｎ型半導体層表面にＩＴＯ（ＳｎＯ２：１０ｗｔ％）を厚さ４００ｎｍになるように蒸着により成膜した。次いで、ＩＴＯ表面上の中央部にＣｒ（４０ｎｍ）、Ｔｉ（１００ｎｍ）、Ａｕ（１０００ｎｍ）からなる負極を蒸着法により成膜した。負電極のパターンは、公知のフォトリソグラフィー技術およびリフトオフ技術を用いた。 Thereafter, the isolation grooves between the elements stacked up to the plating substrate of the plating layer were filled with SOG. A polysilazane SOD Signflow 100 manufactured by Clariant was used as the SOG material. After coating, pre-baking was performed at 150 ° C. for 2 minutes, and then humidification treatment was performed at 50 ° C. and 80% RH for 30 minutes, and treatment was performed in an N 2 atmosphere at 300 ° C. for 30 minutes.
Next, the sapphire substrate and the buffer layer were peeled off by a laser lift-off method to expose the n-type semiconductor layer.
Next, ITO (SnO 2 : 10 wt%) was formed on the surface of the n-type semiconductor layer by vapor deposition so as to have a thickness of 400 nm. Next, a negative electrode made of Cr (40 nm), Ti (100 nm), and Au (1000 nm) was formed on the center of the ITO surface by vapor deposition. A known photolithography technique and lift-off technique were used for the negative electrode pattern.

次に、ｐ型半導体の表面上にＡｕ（１０００ｎｍ）からなる正極を蒸着法により成膜した。
次いで、ダイシングによりＳＯＧの部分を分割し３５０μｍ角の窒化物系半導体発光素子を得た。ここでのダイシングは、ＳＯＧの部分が脆いために容易に行うことができた。 Next, a positive electrode made of Au (1000 nm) was formed on the surface of the p-type semiconductor by vapor deposition.
Next, the SOG portion was divided by dicing to obtain a 350 μm square nitride semiconductor light emitting device. Dicing here could be easily performed because the SOG portion was brittle.

（比較例１）
本比較例では、図４に示す断面構造の窒化物半導体発光素子を作製した。
即ち、サファイアからなる２インチ基板４１上に、ＡｌＮからなるバッファ層（厚さ１０ｎｍ）４２を介して、厚さ５μｍのＳｉドープｎ型ＧａＮコンタクト層４３を形成し、更に厚さ３０ｎｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層、厚さ３０ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ０．２Ｇａ０．８Ｎ井戸層を５回積層し、最後に障壁層を設けた多重井戸構造の発光層４４を形成し、厚さ５０ｎｍのＭｇドープｐ型Ａｌ ０.０７Ｇａ０.９３Ｎクラッド層、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮコンタクト層を順に積層してｐ型半導体層４５とした。 (Comparative Example 1)
In this comparative example, a nitride semiconductor light emitting device having a cross-sectional structure shown in FIG. 4 was produced.
That is, an Si-doped n-type GaN contact layer 43 having a thickness of 5 μm is formed on a 2-inch substrate 41 made of sapphire via a buffer layer (thickness 10 nm) 42 made of AlN, and further an n-type 30 nm thick. A light emitting layer having a multi-well structure in which an In0.1Ga0.9N cladding layer, a Si-doped GaN barrier layer having a thickness of 30 nm, and an In0.2Ga0.8N well layer having a thickness of 2.5 nm are stacked five times, and finally a barrier layer is provided. 44, and a 50 nm-thick Mg-doped p-type Al 0.07 Ga 0.93N cladding layer and a 150-nm-thick Mg-doped p-type GaN contact layer were sequentially laminated to form a p-type semiconductor layer 45.

窒化物系半導体のｐ型半導体層４５上に厚さ１.５ｎｍのＰｔ層（オーミックコンタクト層）４６を図４に示すようにスパッタ法により成膜した。その後、Ｐｔ層４６上に厚さ３０ｎｍのＡｇ層（反射層）４７をスパッタ法により成膜した。ＰｔおよびＡｇのパターンは、公知のフォトリソグラフィー技術およびリフトオフ技術を用いた。
次に厚さ３０ｎｍのＮｉＰ合金（Ｎｉ：８０ａｔ％、Ｐ：２０ａｔ％）（メッキ密着層４８）をスパッタ法により成膜してメッキ基板た。
ＮｉＰ合金膜表面を硝酸水溶液（５Ｎ）に浸漬し、温度２５℃、時間３０秒処理し酸化皮膜を除去した。 A Pt layer (ohmic contact layer) 46 having a thickness of 1.5 nm was formed on the nitride semiconductor p-type semiconductor layer 45 by sputtering as shown in FIG. Thereafter, an Ag layer (reflective layer) 47 having a thickness of 30 nm was formed on the Pt layer 46 by sputtering. A known photolithography technique and lift-off technique were used for the Pt and Ag patterns.
Next, a 30 nm thick NiP alloy (Ni: 80 at%, P: 20 at%) (plating adhesion layer 48) was formed by sputtering to form a plated substrate.
The surface of the NiP alloy film was immersed in a nitric acid aqueous solution (5N) and treated at a temperature of 25 ° C. for 30 seconds to remove the oxide film.

次いで、メッキ浴（上村工業製、ニムデンＨＤＸ−７Ｇ）を用いて、ＮｉＰ合金膜上に５０μｍのＮｉＰ合金からなる無電解メッキを形成し、メッキ金属基板４９を得た。この際の、処理条件はｐＨ４.６、温度９０℃、時間３時間とした。次いで、このメッキ金属基板４９を水洗、乾燥した後、クリーンオーブンを用いて２５０℃の条件下で１時間処理した。
次いで、サファイアの基板４１およびバッファー層４２を研磨法により剥離しｎ型半導体層４３を露出させた。
ｎ型半導体層４３の表面にＩＴＯ（ＳｎＯ２：１０ｗｔ％）を４００ｎｍ蒸着により成膜した。次いで、ＩＴＯ表面上の中央部にＣｒ（４０ｎｍ）、Ｔｉ（１００ｎｍ）、Ａｕ（１０００ｎｍ）からなる負極を蒸着法により成膜した。負電極のパターンは、公知のフォトリソグラフィー技術およびリフトオフ技術を用いた。
ｐ型半導体表面上にはＡｕ（１０００ｎｍ）からなる正極を蒸着法により成膜した。 Next, using a plating bath (Nimden HDX-7G, manufactured by Uemura Kogyo Co., Ltd.), an electroless plating made of a 50 μm NiP alloy was formed on the NiP alloy film to obtain a plated metal substrate 49. The treatment conditions at this time were pH 4.6, temperature 90 ° C., and time 3 hours. Next, the plated metal substrate 49 was washed with water, dried, and then treated for 1 hour under a condition of 250 ° C. using a clean oven.
Next, the sapphire substrate 41 and the buffer layer 42 were peeled off by a polishing method to expose the n-type semiconductor layer 43.
ITO (SnO 2 : 10 wt%) was deposited on the surface of the n-type semiconductor layer 43 by vapor deposition at 400 nm. Next, a negative electrode made of Cr (40 nm), Ti (100 nm), and Au (1000 nm) was formed on the center of the ITO surface by vapor deposition. A known photolithography technique and lift-off technique were used for the negative electrode pattern.
A positive electrode made of Au (1000 nm) was formed on the p-type semiconductor surface by vapor deposition.

次いで、ダイシングにより分割し窒化物系半導体発光素子を得た。
以上の製造方法により、図５に断面構造を示し、透明電極５１上にｎ型半導体層５３、発光層５４、ｐ型半導体層５５、オーミックコンタクト層５６、反射層５７、メッキ密着層５８、メッキ金属板５９、正電極６０が積層されるとともに、透明電極５１の下面側に負電極５２が形成された窒化物系半導体発光素子を得た。 Subsequently, it was divided by dicing to obtain a nitride semiconductor light emitting device.
With the above manufacturing method, the cross-sectional structure is shown in FIG. 5, and the n-type semiconductor layer 53, the light emitting layer 54, the p-type semiconductor layer 55, the ohmic contact layer 56, the reflective layer 57, the plating adhesion layer 58, and the plating are formed on the transparent electrode 51. A nitride-based semiconductor light-emitting device in which the metal plate 59 and the positive electrode 60 were laminated and the negative electrode 52 was formed on the lower surface side of the transparent electrode 51 was obtained.

実施例１、比較例１でそれぞれ５枚づつ同一のダイシングブレードを用いて加工収率を出した。割れ、欠け、形状不良を不良品として計上した。
実施例１においては加工良品率は９８％、比較例１においては加工収率４１％と実施例１が優れた特性を示した。 In Example 1 and Comparative Example 1, the same dicing blade was used for each 5 sheets to obtain the processing yield. Cracks, chips and defective shapes were counted as defective products.
In Example 1, the processing good product rate was 98%, and in Comparative Example 1, the processing yield was 41%, and Example 1 showed excellent characteristics.

本発明によって提供される窒化物系半導体素子は、優れた形状特性と安定性を有し、発光ダイオードおよびランプ等の材料として有用である。   The nitride-based semiconductor device provided by the present invention has excellent shape characteristics and stability, and is useful as a material for light-emitting diodes and lamps.

図１は本発明に係る窒化物半導体発光素子の実施形態を示す断面図。FIG. 1 is a cross-sectional view showing an embodiment of a nitride semiconductor light emitting device according to the present invention. 図２は同実施形態の窒化物半導体発光素子を製造する途中において基板上に複数の素子を作り込んだ状態を示す断面図である。FIG. 2 is a cross-sectional view showing a state in which a plurality of elements are formed on a substrate in the course of manufacturing the nitride semiconductor light emitting element of the embodiment. 図３は基板上に形成した発光素子部の平面形状の一例を示す図である。FIG. 3 is a diagram showing an example of a planar shape of the light emitting element portion formed on the substrate. 図４は比較例において製造した窒化物系半導体発光素子の製造途中の状態を示す断面図である。FIG. 4 is a cross-sectional view showing a state during the manufacture of the nitride-based semiconductor light-emitting device manufactured in the comparative example. 図５は同比較例において製造された窒化物系半導体発光素子の一例を示す断面図である。FIG. 5 is a cross-sectional view showing an example of a nitride-based semiconductor light-emitting device manufactured in the comparative example.

符号の説明Explanation of symbols

Ａ 窒化物半導体発光素子
１、２１ ｎ型半導体層
２、２２ 発光層
３、２３ ｐ型半導体層
４、２４ 金属膜層
５、２５ 発光素子部
６、２６ 脆性透光性絶縁体部
７、２７ オーミックコンタクト層
８、２８ 反射層
９、２９ 密着層
１０、３０ メッキ密着層
１１、３１ メッキ基板
１２ 負極
１３ 正極
１９ 基板
２０ バッファ層


A Nitride semiconductor light-emitting element 1, 21 n-type semiconductor layer 2, 22 Light-emitting layer 3, 23 p-type semiconductor layer 4, 24 Metal film layer 5, 25 Light-emitting element part 6, 26 Brittle translucent insulator part 7, 27 Ohmic contact layer 8, 28 Reflective layer 9, 29 Adhesion layer 10, 30 Plating adhesion layer 11, 31 Plating substrate 12 Negative electrode 13 Positive electrode 19 Substrate 20 Buffer layer


Claims (5)

少なくともｎ型半導体層、発光層、ｐ型半導体層が積層されて発光素子部が構成され、前記ｎ型半導体層、発光層、ｐ型半導体層の発光素子部の周囲に脆性透光性絶縁体部が設けられてなる窒化物系半導体発光素子を製造するに際し、
基板上に少なくともバッファ層、ｎ型半導体層、発光層、ｐ型半導体層を積層し、これらの積層体を基板上で素子分割して発光素子部を形成し、その後に前記分割された個々の発光素子部上にそれぞれ金属膜層とメッキ金属板を積層し、次いで発光素子部間に脆性透光性絶縁体部を充填し、
この後に前記基板とバッファ層を除去して前記ｎ型半導体層表面を露出させ、前記発光素子部単位で前記脆性透光性絶縁体部をダイシングして分割することを特徴とする窒化物系半導体発光素子の製造方法。 At least an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are stacked to form a light-emitting element portion, and a brittle translucent insulator is formed around the light-emitting element portion of the n-type semiconductor layer, the light-emitting layer, and the p-type semiconductor layer. When manufacturing a nitride-based semiconductor light-emitting device provided with a portion,
At least a buffer layer, an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are stacked on a substrate, and these stacked bodies are divided into elements on the substrate to form a light-emitting element portion . Laminating a metal film layer and a plated metal plate on the light emitting element part respectively , and then filling a brittle translucent insulator part between the light emitting element parts,
Thereafter, the substrate and the buffer layer are removed to expose the surface of the n-type semiconductor layer, and the brittle translucent insulator portion is diced and divided in units of the light emitting element portion. Manufacturing method of light emitting element. 前記基板をレーザにより除去することを特徴とする請求項１に記載の窒化物系半導体発光素子の製造方法。 The method for manufacturing a nitride-based semiconductor light-emitting element according to claim 1 , wherein the substrate is removed by a laser. 前記メッキ金属板を無電解メッキ法により形成することを特徴とする請求項１または２に記載の窒化物系半導体発光素子の製造方法。 Production method for a nitride semiconductor light emitting device according to claim 1 or 2, characterized in that to form the plated metal plate by electroless plating. 前記メッキ金属板を形成後、１００℃〜３００℃で熱処理することを特徴とする請求項１〜３のいずれかに記載の窒化物系半導体発光素子の製造方法。 The method for producing a nitride-based semiconductor light-emitting element according to any one of claims 1 to 3 , wherein after the plating metal plate is formed, heat treatment is performed at 100 ° C to 300 ° C. 前記ｎ型半導体層表面を露出させた後、前記ｎ型半導体層に接続する負電極を形成するとともに、前記メッキ基板に接続する正電極を形成することを特徴とする請求項１〜４のいずれかに記載の窒化物系半導体発光素子の製造方法。 After exposing the n-type semiconductor layer surface, thereby forming a negative electrode connected to the n-type semiconductor layer, any of claims 1 to 4, characterized in that to form a positive electrode connected to the plating substrate A method for producing a nitride-based semiconductor light-emitting device according to claim 1.
JP2005270807A 2005-09-16 2005-09-16 Method for manufacturing nitride-based semiconductor light-emitting device Active JP4791119B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005270807A JP4791119B2 (en) 2005-09-16 2005-09-16 Method for manufacturing nitride-based semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270807A JP4791119B2 (en) 2005-09-16 2005-09-16 Method for manufacturing nitride-based semiconductor light-emitting device

Publications (2)

Publication Number Publication Date
JP2007081333A JP2007081333A (en) 2007-03-29
JP4791119B2 true JP4791119B2 (en) 2011-10-12

Family

ID=37941274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270807A Active JP4791119B2 (en) 2005-09-16 2005-09-16 Method for manufacturing nitride-based semiconductor light-emitting device

Country Status (1)

Country Link
JP (1) JP4791119B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381551B (en) 2008-08-01 2013-01-01 Epistar Corp A light emitting device containing a composite electroplated substrate
JP5612873B2 (en) * 2010-03-03 2014-10-22 スタンレー電気株式会社 Optical semiconductor element and optical semiconductor device
KR101556337B1 (en) 2014-07-11 2015-09-30 동국대학교 산학협력단 Semiconductor device, semiconductor light emitting device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098345A (en) * 1995-06-21 1997-01-10 Hitachi Cable Ltd Light emitting diode array chip
JPH11161933A (en) * 1997-11-28 1999-06-18 Showa Denko Kk Plated substrate, magnetic recording medium and their production
JP3736181B2 (en) * 1998-05-13 2006-01-18 豊田合成株式会社 Group III nitride compound semiconductor light emitting device
JPH11340558A (en) * 1998-05-21 1999-12-10 Nec Corp Ridge waveguide semiconductor laser and its manufacture
JP2000261042A (en) * 1999-03-05 2000-09-22 Toshiba Corp Semiconductor light emitting element and manufacture of the same
JP2004095765A (en) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd Light emitting device and method for manufacturing the same
JP3795007B2 (en) * 2002-11-27 2006-07-12 松下電器産業株式会社 Semiconductor light emitting device and manufacturing method thereof
JP4547933B2 (en) * 2003-02-19 2010-09-22 日亜化学工業株式会社 Nitride semiconductor device
JP4110524B2 (en) * 2003-03-20 2008-07-02 信越半導体株式会社 Light emitting device and method for manufacturing light emitting device
JP4415572B2 (en) * 2003-06-05 2010-02-17 日亜化学工業株式会社 Semiconductor light emitting device and manufacturing method thereof
JP2005072527A (en) * 2003-08-28 2005-03-17 Tomio Inoue Light emitting element and its manufacturing method

Also Published As

Publication number Publication date
JP2007081333A (en) 2007-03-29

Similar Documents

Publication Publication Date Title
US8097478B2 (en) Method for producing light-emitting diode
KR101147705B1 (en) GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF
JP2007081312A (en) Method of manufacturing nitride-based semiconductor light-emitting element
US7939351B2 (en) Production method for nitride semiconductor light emitting device
JP4951443B2 (en) Manufacturing method of light emitting diode
JP4841909B2 (en) Nitride semiconductor light emitting device
JP2010093186A (en) Method of manufacturing gallium nitride-based compound semiconductor light-emitting element, layered structure of gallium nitride-based compound semiconductor element, gallium nitride-based compound semiconductor light-emitting element, and lamp
JP5074138B2 (en) Manufacturing method of light emitting diode
JP2007165611A (en) Gallium-nitride compound semiconductor light-emitting element and manufacturing method therefor
JP2009099675A (en) Method of manufacturing light emitting diode, light emitting diode, and lamp
EP1925036B1 (en) Nitride semiconductor light emitting device and production method thereof
JP4799975B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
US7939845B2 (en) Nitride semiconductor light-emitting device and production method thereof
KR101428066B1 (en) vertical structured group 3 nitride-based light emitting diode and its fabrication methods
JP4799974B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP4202353B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP4791119B2 (en) Method for manufacturing nitride-based semiconductor light-emitting device
JP4749809B2 (en) Nitride semiconductor light emitting device
JP2008227544A (en) Nitride semiconductor light emitting device and its production process
JP5047482B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP4920223B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP4179942B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4791119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350