JP4784153B2 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP4784153B2
JP4784153B2 JP2005153762A JP2005153762A JP4784153B2 JP 4784153 B2 JP4784153 B2 JP 4784153B2 JP 2005153762 A JP2005153762 A JP 2005153762A JP 2005153762 A JP2005153762 A JP 2005153762A JP 4784153 B2 JP4784153 B2 JP 4784153B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
switch element
output
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005153762A
Other languages
English (en)
Other versions
JP2006333628A (ja
Inventor
幸廣 西川
憲司 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2005153762A priority Critical patent/JP4784153B2/ja
Publication of JP2006333628A publication Critical patent/JP2006333628A/ja
Application granted granted Critical
Publication of JP4784153B2 publication Critical patent/JP4784153B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、コンデンサとインダクタとの直列共振動作を利用して直流出力を得る電源装置に関する。
図15に、例えば特許文献1,2に開示されたものと同様の、コンデンサとインダクタとの直列共振動作を利用して直流出力を得る電源装置の従来例を示す。
この種の回路は、直列接続されたスイッチ素子のオフ時には、スイッチ素子の両端電圧が直流電源電圧にクランプされるため、サージ電圧は発生せずEMC(Electromagnetic Compatibility:電磁的適合性)ノイズも小さい。また、スイッチ素子のオン時には、コンデンサとインダクタによる直列共振電流が、スイッチ素子の負極側から正極側に流れるタイミングでスイッチ素子をオンするため、ターンオン損失の発生が無く、高効率であることが知られている。
特許文献1,2に記載の電源装置では、直列接続された2つのスイッチ素子は、それぞれ交互にオンデューティ50%でスイッチングし、そのスイッチング周波数を調整することにより、負荷に供給する直流出力電圧を一定に制御している。
直列共振動作を用いるこの種の電源装置では、起動時には絶縁トランスの電圧を整流平滑するコンデンサには電荷が蓄積されておらず、出力がショートされているのと同等であり、共振用コンデンサには過大な電流が流れる。その結果、半導体素子に過大な責務が印加されることや、共振用コンデンサには過電圧が印加される場合がある。
これらの課題に対して、特許文献1に記載の電源装置では、起動時にソフトスタート手段(コンデンサ35)を用いて、スイッチ素子のオン時間を徐々に短い時間から長い時間に変化させて半導体素子の保護を行なっている。また、特許文献2に記載の電源装置では、共振用コンデンサの印加電圧に対応する信号を検出して、コンデンサに印加される電圧が過電圧にならないよう、スイッチング周波数を調整する。さらに、特許文献3のように、出力短絡時には出力電力を大幅に低減して短絡電流を低減する、オン時間制限回路(2)とピーク電流制限回路(6)と遅延回路(1)とからなる過電流保護回路を用いるもの
もある。
特開平07−298614号公報(第4〜7頁、図1) 特開2001−178126号公報(第4,5頁、図1) 特開2003−224972号公報(第8〜12頁、図1)
上記特許文献1に記載の電源装置では、ソフトスタート手段として用いるコンデンサは容量が比較的大きく、コストアップや部品点数の増加につながる。
また、上記特許文献2や特許文献3に記載の電源装置では、過電圧保護回路(63)や過電流保護回路を必要とし、部品点数が増加してコストアップになるという問題がある。
したがって、この発明の課題は、簡単な構成で起動時の半導体の責務やコンデンサなどへの印加電圧を軽減し、電源装置のコストアップや部品点数の増加を抑制することにある。
このような課題を解決するため、請求項1の発明では、請求項2の発明では、直流電源と、この直流電源の正極と負極間に直列に接続された第1,第2のスイッチ素子の直列回路と、前記直流電源の正極と前記第1,第2のスイッチ素子の直列接続点との間に設けられ、共振用コンデンサと共振用インダクタとの直列回路を介して接続される1次巻線と、整流平滑回路を介して負荷に電力を供給する直流出力に接続される2次巻線と、第1,第2の補助巻線とを有する絶縁トランスと、前記第1のスイッチ素子の電流検出手段と、前記直流出力の出力電圧とその出力電圧設定値との誤差増幅手段と、前記第1の補助巻線の電圧を信号電圧として第1のスイッチ素子をオンオフさせ、かつ前記誤差増幅手段から出力されるフィードバック信号と第1のスイッチ素子のオン時間にほぼ比例して増加するキャリア信号との大小比較により、前記負荷に供給される直流電圧が一定となるように第1のスイッチ素子をオンオフさせ、かつ前記電流検出手段の出力が所定の過電流設定値を超えたときにスイッチ素子をオフさせる第1の制御回路と、前記第2の補助巻線の電圧を信号電圧としてその電圧値が所定値を超えている期間に第2のスイッチ素子をオンさせる第2の制御回路と、前記直流電源を投入してから所定時間までは第1のスイッチ素子のオン期間を短く制限し、前記所定時間経過後に前記制限を解除するオン期間制限手段と、を備え、前記オン期間制限手段は、前記直流電源を投入してから所定時間までは前記過電流設定値を低く設定し、前記所定時間経過後に前記過電流設定値を高く設定することを特徴とする。
この発明によれば、起動時の一定時間のみ第1スイッチ素子のパルス幅を短くするだけの簡単な回路により、半導体の責務やコンデンサなどへの印加電圧を軽減することができる。その結果、ソフトスタート回路や過電圧検出手段などの部品が削減され、電源装置のコストダウンが可能となる。
図1はこの発明の第1の実施の形態を示す回路図、図2は図1の制御回路11を具体的に示す構成図である。
2,3は直流電源1の正極と負極間に直列に接続されたスイッチ素子であり、直流電源1の正極とスイッチ素子2,3の直列接続点との間に、共振用コンデンサ4と共振用インダクタとの直列回路を介して絶縁トランス5の1次巻線5aが接続される。
ここでは、共振用インダクタは絶縁トランス5のリーケージインダクタを代用することにより、省略されている。
絶縁トランス5の2次巻線(5d,5e)からは、整流ダイオード6,7および平滑コンデンサ8からなる整流回路を介して負荷9に対して直流電力が供給される。図1において、2次巻線は2つの巻線(5d,5e)から構成され、その両端に整流ダイオード6,7が接続され、整流ダイオード6,7の接続点と巻線5d,5eの接続点との間に平滑コンデンサ8が接続された全波整流となっている。整流回路は図1の形態に限るものではなく、他の整流回路、例えば、1つの2次巻線の両端に整流回路を接続する半波整流型の整流回路を採用してもよい。
絶縁トランス5にはさらに補助巻線5b,5cを設けている。スイッチ素子2(第2スイッチ素子)は補助巻線5b(第2補助巻線)の電圧を信号として、制御回路25(第2制御回路)を介してオンオフされる。制御回路11(第1制御回路)では、補助巻線5c(第1補助巻線)の電圧をコンパレータ14において基準電圧17と比較し、補助巻線5cの電圧が負から正に変化するタイミングを検出してフリップフロップ回路22をセットし、ゲートドライバ23を介してスイッチ素子3(第1スイッチ素子)をオンさせる。
さらに出力電圧を一定にするための、誤差増幅回路13から出力されるフィードバック信号と、コンデンサ12を充放電回路20により充放電することで得られるキャリア信号との大小をコンパレータ15で比較し、キャリア信号がフィードバック信号を上回るタイミングでフリップフロップ回路22をリセットし、スイッチ素子3をオフする。また、コンパレータ15に入力される基準電圧18により、キャリア信号がこの基準電圧18を上回るタイミングでフリップフロップ回路22をリセットし、スイッチ素子3をオフすることで、スイッチ素子3の最大オン時間を設定する。さらに、スイッチ素子3に流れる電流を電流検出手段10で検出し、この検出信号と過電流設定値を決定する基準電圧19とをコンパレータ16で比較し、過電流の場合にフリップフロップ回路22をリセットし、スイッチ素子3をオフする。
図3は図1の動作を説明する波形図である。
直流電源1が立ち上がると、制御回路11の図示されない電源が立ち上がり、制御回路11が動作可能となる。制御回路11が動作可能状態になってから所定時間経過後に、スイッチ素子3のオン時間を短い時間から長い時間に切り替える信号を出力する。
図4に図3に基づく各部の動作波形図を示す。
起動時の一定時間はスイッチ素子3のオン時間を太実線で示すように短く制限することで、共振コンデンサに流れる電流は太実線で示すように小さくなり、その結果、半導体素子の責務や共振コンデンサの電圧が軽減される。また、直流出力電圧が上昇するのに伴い、共振コンデンサに流れる電流も低減するため、直流出力電圧が或る程度上昇したタイミングで、スイッチ素子3のオン時間の制限を解除することで、半導体素子の責務や共振コンデンサに印加される電圧も軽減する。
図5は図2の第1変形例、図6はその動作説明図である。
図2との相違は、タイマー回路24aにより起動時の一定時間のみ、充放電回路20の充電電流を大きく設定する点にある。これは、充放電回路20の充電電流が増加すると、図6に示すようにキャリア信号の電圧増加率が大きくなり、キャリア信号が基準電圧18で設定されるスイッチ素子3の最大オン時間設定値を上回るまでの時間が短くなり、スイッチ素子3のオン時間が短くなるためである。なお、半導体素子の責務や共振コンデンサに印加される電圧も軽減する点は図4と同様で、説明は省略する。ここで、充放電回路20の充電電流を大ききく設定してキャリア信号の電圧増加率を大きくする代わりに、タイマー回路24aからの信号によりコンデンサ12の容量値を小さくするようにしても良い。
図7は図5に示す充放電回路の具体例を示す回路図である。
これは、充放電制御回路101aにより、スイッチ素子3のオン期間にMOSFET103をオフしてCT端子に接続された図1のコンデンサ12を定電流ダイオード104,105の出力電流で充電し、スイッチ素子3のオフ期間にMOSFET103をオンさせ、コンデンサ12を定電流ダイオード106の出力電流で放電するものである。なお、充電電流は放電電流よりも充分小さく設定しておく。
また、タイマー回路24a1により起動時の一定時間はMOSFET102をオンさせ、定電流ダイオード104と105の出力電流で端子CT端子に接続された図1のコンデンサ12を充電する。起動時から所定時間経過後はMOSFET102をオフさせ、定電流ダイオード105の出力電流のみでコンデンサ12を充電する。
図8は図5に示す充放電回路の別の具体例を示す回路図で、図7の定電流ダイオードの代わりにカレントミラー回路を用いた点が特徴である。200はバイアス回路で、MOSFET201と210に流す基準電流を設定する回路である。
この回路では、充放電制御回路101bにより、スイッチ素子3のオン期間にMOSFET212をオンしMOSFET213をオフして、CT端子に接続された図1のコンデンサ12を充電し、スイッチ素子3のオフ期間にMOSFET211をオフしMOSFET213をオンさせて、コンデンサ12を放電するものである。
MOSFET213に流れる電流は、MOSFET210に流れる電流に対し、MOSFET211と213の並列数の比率で増幅される。MOSFET203に流れる電流は、MOSFET201に流れる電流に対し、MOSFET202と203の並列数の比率で増幅される。さらに、MOSFET206に流れる電流は、MOSFET203に流れる電流に対し、MOSFET204と206の並列数の比率で増幅される。MOSFET209,207,208の動作も同様である。
また、タイマー回路24a2により起動時の一定時間はMOSFET205をオフさせ、MOSFET206と208の電流でコンデンサ12を充電する。起動時から所定時間経過後はMOSFET205をオンさせることでMOSFET206をオフし、MOSFET208の電流のみでコンデンサ12を充電する。
図9は図2の第2変形例、図10はその動作説明図である。
図2との相違は、タイマー回路24bにより起動時の一定時間のみ、基準電圧18の設定値を低く設定する点にある。これは、基準電圧18の設定値が低くなると、スイッチ素子3のオン時間も短くなるからである。なお、半導体素子の責務や共振コンデンサに印加される電圧も軽減する点は図4と同様で、詳細は省略する。
図11に図9の基準電圧回路の具体例を示す。
これは、タイマー回路24bにより起動時の一定時間はMOSFET301をオンして基準電圧設定値を低く設定し、所定定時間経過後にMOSFET301をオフして基準電圧設定値を高く設定するものである。
図12は図2の第3変形例、図13はその動作説明図である。
図2との相違は、タイマー回路24cにより起動時の一定時間のみ、過電流設定値19を低く設定する点にある。これは、過電流設定値19が低くなるとスイッチ素子3に流れる電流が、過電流設定値19で設定される電流を上回る時間が短くなり、スイッチ素子3のオン時間が短くなるからである。なお、半導体素子の責務や共振コンデンサに印加される電圧も軽減する点は図4と同様で、詳細は省略する。また、図5,9,12を組み合わせることで、半導体素子の責務や共振コンデンサに印加される電圧をさらに軽減することが可能となる。各設定を切り換える一定時間に時間差を設けることで、半導体素子の責務や共振コンデンサに印加される電圧をさらに軽減することができる。
図14に図12の基準電圧回路の具体例を示す。
これは、タイマー回路24cにより起動時の一定時間はMOSFET404をオンして基準電圧設定値を低く設定し、所定定時間経過後にMOSFET404をオフして基準電圧設定値を高く設定するものである。
この発明の実施の形態を示す回路図 図1に示す制御回路11の詳細を示す回路図 図1の動作を説明する波形図 図3のように動作させた場合の共振コンデンサの電圧,電流波形図 図2の第1変形例を示す回路図 図5の動作説明図 図5に示す充放電回路の具体例を示す回路図 図5に示す充放電回路の別の具体例を示す回路図 図2の第2変形例を示す回路図 図9の動作説明図 図9に示す基準電圧回路の具体例を示す回路図 図2の第3変形例を示す回路図 図12の動作説明図 図12に示す基準電圧回路の具体例を示す回路図 従来例を示す回路図
1…直流電源、2,3…スイッチ素子、4…共振コンデンサ、5…絶縁トランス、5a…1次巻線、5b,5c…補助巻線、5d,5e…2次巻線、6,7…整流ダイオード、8…平滑コンデンサ、9…負荷、10…電流検出手段、11,11a,11b,11c,11d,11e,25…制御回路、12…コンデンサ、13…誤差増幅回路、14,15,16…コンパレータ、17,18,19…基準電圧、20,20a,20b…充放電回路、21…電流検出レベル変換手段、22…フリップフロップ回路、23…ゲートドライバ、24a,24a1,24a2,24b,24c…タイマー回路、101a,101b…充放電制御回路、102,103,202〜212,301〜303,404…MOSFET、104〜106…定電流ダイオード、200…バイアス回路。

Claims (1)

  1. 直流電源と、
    この直流電源の正極と負極間に直列に接続された第1,第2のスイッチ素子の直列回路と、
    前記直流電源の正極と前記第1,第2のスイッチ素子の直列接続点との間に設けられ、共振用コンデンサと共振用インダクタとの直列回路を介して接続される1次巻線と、整流平滑回路を介して負荷に電力を供給する直流出力に接続される2次巻線と、第1,第2の補助巻線と、を有する絶縁トランスと、
    前記第1のスイッチ素子の電流検出手段と、前記直流出力の出力電圧とその出力電圧設定値との誤差増幅手段と、
    前記第1の補助巻線の電圧を信号電圧として第1のスイッチ素子をオンオフさせ、かつ前記誤差増幅手段から出力されるフィードバック信号と第1のスイッチ素子のオン時間にほぼ比例して増加するキャリア信号との大小比較により、前記負荷に供給される直流電圧が一定となるように第1のスイッチ素子をオンオフさせ、かつ前記電流検出手段の出力が所定の過電流設定値を超えたときにスイッチ素子をオフさせる第1の制御回路と、
    前記第2の補助巻線の電圧を信号電圧としてその電圧値が所定値を超えている期間に第2のスイッチ素子をオンさせる第2の制御回路と、
    記直流電源を投入してから所定時間までは第1のスイッチ素子のオン期間を短く制限し、前記所定時間経過後に前記制限を解除するオン期間制限手段と、を備え、
    前記オン期間制限手段は、前記直流電源を投入してから所定時間までは前記過電流設定値を低く設定し、前記所定時間経過後に前記過電流設定値を高く設定することを特徴とする電源装置。
JP2005153762A 2005-05-26 2005-05-26 電源装置 Active JP4784153B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005153762A JP4784153B2 (ja) 2005-05-26 2005-05-26 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005153762A JP4784153B2 (ja) 2005-05-26 2005-05-26 電源装置

Publications (2)

Publication Number Publication Date
JP2006333628A JP2006333628A (ja) 2006-12-07
JP4784153B2 true JP4784153B2 (ja) 2011-10-05

Family

ID=37554726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005153762A Active JP4784153B2 (ja) 2005-05-26 2005-05-26 電源装置

Country Status (1)

Country Link
JP (1) JP4784153B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386750B2 (ja) * 2007-11-06 2014-01-15 国立大学法人 長崎大学 電力変換回路制御装置
JP5207841B2 (ja) * 2008-06-18 2013-06-12 新電元工業株式会社 スイッチング電源装置
JP6537322B2 (ja) * 2015-03-31 2019-07-03 キヤノン株式会社 電源装置及び画像形成装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122758A (ja) * 1984-07-11 1986-01-31 Sanken Electric Co Ltd スイツチングレギユレ−タ
JP3424220B2 (ja) * 1994-09-12 2003-07-07 サンケン電気株式会社 Dc−dcコンバータ
JP3352050B2 (ja) * 1999-05-14 2002-12-03 コーセル株式会社 スイッチング電源制御回路
JP4423458B2 (ja) * 2000-11-10 2010-03-03 富士電機システムズ株式会社 Dc/dcコンバータの制御方法

Also Published As

Publication number Publication date
JP2006333628A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
US10158282B1 (en) Switching power supply device
US7643313B2 (en) Power converter for compensating maximum output power and PWM controller for the same
US8964430B2 (en) Active snubber circuit and power supply circuit
US20160380530A1 (en) Highly-efficient power factor correction circuit and switching power supply apparatus
JP6471550B2 (ja) スナバ回路
JP5911553B1 (ja) 直流変換装置
JP5293006B2 (ja) 半波整流電流共振型スイッチング電源装置、及びその起動方法
JP6569414B2 (ja) スイッチング電源装置
KR101213461B1 (ko) 스위칭 전원회로
JP2009027895A (ja) スイッチング電源
JP2007166810A (ja) Dc−dcコンバータ
JP4033082B2 (ja) Dc−dcコンバータ
JP2003018828A (ja) Dc−dcコンバータ
JP5757454B2 (ja) スイッチング電源装置
JP3028044B2 (ja) スイッチング電源装置
JP2004201385A (ja) Dc/dcコンバータ回路
US11703550B2 (en) Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply
JP4784153B2 (ja) 電源装置
JP2007274852A (ja) Dc/dcコンバータ
JP2003299354A (ja) フライバックコンバータの同期整流回路
WO2017203687A1 (ja) スイッチング電源制御回路及びスイッチング電源装置
JP2006067692A (ja) パワースイッチング装置の制御電源装置用dc−dcコンバータ
KR102525753B1 (ko) 절연형 스위칭 전원 공급 장치
JP2004015993A (ja) 無負荷時省電力電源装置
JP6791744B2 (ja) スイッチング電源

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R150 Certificate of patent or registration of utility model

Ref document number: 4784153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250