JP3424220B2 - Dc−dcコンバータ - Google Patents
Dc−dcコンバータInfo
- Publication number
- JP3424220B2 JP3424220B2 JP21712494A JP21712494A JP3424220B2 JP 3424220 B2 JP3424220 B2 JP 3424220B2 JP 21712494 A JP21712494 A JP 21712494A JP 21712494 A JP21712494 A JP 21712494A JP 3424220 B2 JP3424220 B2 JP 3424220B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- circuit
- control
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【産業上の利用分野】本発明はコンバータ、特にDC−
DCコンバータに使用する制御回路の補助電源に関する
ものである。
DCコンバータに使用する制御回路の補助電源に関する
ものである。
【0002】
【従来の技術】図2は従来のDC−DCコンバータを示
す。このDC−DCコンバータでは、直流電源1は起動
用抵抗5を介してコンデンサ7を充電する。コンデンサ
7の充電電圧が所定のレベルに到達すると、制御回路4
は出力端子41よりパルス幅変調(PWM)された制御
出力を発生する。制御出力によりスイッチング素子2は
オン・オフ動作を開始し、直流電源1の直流電圧をトラ
ンス9の第1の巻線9aに断続的に印加する。トランス
9の第2の巻線9bに発生する電圧はダイオード10で
整流され且つコンデンサ11で平滑されて、負荷12に
直流電力が供給される。同時に、トランス9の第3の巻
線9cに発生する電圧はダイオード6で整流され且つコ
ンデンサ7で平滑されて、制御回路4の電源端子40に
安定な直流電力が供給される。トランス9の第3の巻線
9cに発生する電圧は、スイッチング素子2のオフ状態
の電圧であり、出力電圧に略比例する。従って、出力電
圧が一定に保たれれば、第3の巻線9cの電圧も略一定
に保たれる。
す。このDC−DCコンバータでは、直流電源1は起動
用抵抗5を介してコンデンサ7を充電する。コンデンサ
7の充電電圧が所定のレベルに到達すると、制御回路4
は出力端子41よりパルス幅変調(PWM)された制御
出力を発生する。制御出力によりスイッチング素子2は
オン・オフ動作を開始し、直流電源1の直流電圧をトラ
ンス9の第1の巻線9aに断続的に印加する。トランス
9の第2の巻線9bに発生する電圧はダイオード10で
整流され且つコンデンサ11で平滑されて、負荷12に
直流電力が供給される。同時に、トランス9の第3の巻
線9cに発生する電圧はダイオード6で整流され且つコ
ンデンサ7で平滑されて、制御回路4の電源端子40に
安定な直流電力が供給される。トランス9の第3の巻線
9cに発生する電圧は、スイッチング素子2のオフ状態
の電圧であり、出力電圧に略比例する。従って、出力電
圧が一定に保たれれば、第3の巻線9cの電圧も略一定
に保たれる。
【0003】オペアンプ13は負荷12に供給される直
流電圧と第1の基準電圧15とを比較してフォトカプラ
8の発光ダイオード8bを発光させる。これによりフォ
トカプラ8の受光トランジスタ8aに制御電流が流れ、
その出力が制御回路4のFB端子43に入力されてパル
ス幅変調制御が行われる。従って、負荷12に供給され
る直流電圧が一定に保たれる。
流電圧と第1の基準電圧15とを比較してフォトカプラ
8の発光ダイオード8bを発光させる。これによりフォ
トカプラ8の受光トランジスタ8aに制御電流が流れ、
その出力が制御回路4のFB端子43に入力されてパル
ス幅変調制御が行われる。従って、負荷12に供給され
る直流電圧が一定に保たれる。
【0004】図3は制御回路4の詳細な回路を示す。制
御回路4の入力端子40に所定の電圧が印加されると入
力低下検出回路23が作動し、ノアゲート32のローレ
ベル信号によりバイアス電源39がオン状態となり、制
御回路4の動作が開始される。三角波発振器24は、図
4のAで示すパルス幅制御用の三角波と図4のBで示す
過電流ラッチ用のフリップフロップ25のリセット信号
とを生成する。パルス幅制御コンパレータ28は、三角
波発振器24と、デッドタイムを決定する第5の基準電
圧29の電圧(図4のE)と、FB端子43の電圧(図
4のD)と、ソフトスタート機能を有するコンデンサ3
6の電圧(図4のC)とを比較してパルス幅制御パルス
(図4のF)を発生する。パルス幅制御コンパレータ2
8のパルス幅制御パルスは、ノアゲート22(図4の
I)及び増幅器21を通して出力端子41からスイッチ
ング素子2のゲートに付与され、スイッチング素子2が
作動する。FB端子43に接続されたフォトカプラ8の
バイアス電流はダイオード44及び抵抗45を通して流
れる。
御回路4の入力端子40に所定の電圧が印加されると入
力低下検出回路23が作動し、ノアゲート32のローレ
ベル信号によりバイアス電源39がオン状態となり、制
御回路4の動作が開始される。三角波発振器24は、図
4のAで示すパルス幅制御用の三角波と図4のBで示す
過電流ラッチ用のフリップフロップ25のリセット信号
とを生成する。パルス幅制御コンパレータ28は、三角
波発振器24と、デッドタイムを決定する第5の基準電
圧29の電圧(図4のE)と、FB端子43の電圧(図
4のD)と、ソフトスタート機能を有するコンデンサ3
6の電圧(図4のC)とを比較してパルス幅制御パルス
(図4のF)を発生する。パルス幅制御コンパレータ2
8のパルス幅制御パルスは、ノアゲート22(図4の
I)及び増幅器21を通して出力端子41からスイッチ
ング素子2のゲートに付与され、スイッチング素子2が
作動する。FB端子43に接続されたフォトカプラ8の
バイアス電流はダイオード44及び抵抗45を通して流
れる。
【0005】フォトカプラ8がオン状態のとき、コンパ
レータ37はFB端子43の電圧と第3の基準電圧38
とを比較してコンデンサ36の電圧を所定のレベルに制
限する。フォトカプラ8がオフ状態のとき、定電流源3
3によってコンデンサ36が充電されてコンデンサ36
の電圧が上昇する。コンパレータ27はコンデンサ36
の電圧と第4の基準電圧26とを比較し、コンデンサ3
6の電圧が第4の基準電圧26よりも高い場合にハイレ
ベル信号を出力し、ノアゲート32を通してバイアス電
源39をオフ状態にする。このとき、制御回路4がオフ
状態に保たれ電源もオフ状態に保たれる。
レータ37はFB端子43の電圧と第3の基準電圧38
とを比較してコンデンサ36の電圧を所定のレベルに制
限する。フォトカプラ8がオフ状態のとき、定電流源3
3によってコンデンサ36が充電されてコンデンサ36
の電圧が上昇する。コンパレータ27はコンデンサ36
の電圧と第4の基準電圧26とを比較し、コンデンサ3
6の電圧が第4の基準電圧26よりも高い場合にハイレ
ベル信号を出力し、ノアゲート32を通してバイアス電
源39をオフ状態にする。このとき、制御回路4がオフ
状態に保たれ電源もオフ状態に保たれる。
【0006】また、IS端子42に所定の電圧が印加さ
れると、コンパレータ30がオン状態(図4のG)とな
りフリップフロップ25がセット(図4のH)される。
これにより、瞬時に出力端子41からの出力を遮断し過
負荷保護を行う。フリップフロップ25は、三角波発振
器24によりパルス毎にリセットされる。
れると、コンパレータ30がオン状態(図4のG)とな
りフリップフロップ25がセット(図4のH)される。
これにより、瞬時に出力端子41からの出力を遮断し過
負荷保護を行う。フリップフロップ25は、三角波発振
器24によりパルス毎にリセットされる。
【0007】負荷12が過負荷状態となった場合、スイ
ッチング素子2に流れる電流が増大し、電流検出用抵抗
3により検出される。この電流検出値は、制御回路4の
IS端子42で検出され、スイッチング素子2のオン駆
動幅を制限する。従って、スイッチング電流が減少する
と共に出力電圧も低下して、各素子を保護することがで
きる。
ッチング素子2に流れる電流が増大し、電流検出用抵抗
3により検出される。この電流検出値は、制御回路4の
IS端子42で検出され、スイッチング素子2のオン駆
動幅を制限する。従って、スイッチング電流が減少する
と共に出力電圧も低下して、各素子を保護することがで
きる。
【0008】過負荷状態となり出力電圧が低下した場
合、第3の巻線9cに現れる電圧も低下するから、図2
の制御回路4の電源電圧も低下する。制御回路4の電源
電圧が所定のレベルまで低下すると、制御回路4がオフ
状態となる。このため負荷12への電力供給が停止する
ことになる。負荷12への電力供給が停止すると、起動
用抵抗5により再びコンデンサ7が充電される。コンデ
ンサ7の電圧が制御回路4の所定のレベルに到達すると
再び制御回路4が動作を開始し、電源が過負荷状態で起
動する。しかしながら、過負荷状態が維持される限りト
ランス9の第3の巻線9cから制御電源が得られないか
ら再び電源がオフ状態となり、以後オン・オフ動作が反
復される。
合、第3の巻線9cに現れる電圧も低下するから、図2
の制御回路4の電源電圧も低下する。制御回路4の電源
電圧が所定のレベルまで低下すると、制御回路4がオフ
状態となる。このため負荷12への電力供給が停止する
ことになる。負荷12への電力供給が停止すると、起動
用抵抗5により再びコンデンサ7が充電される。コンデ
ンサ7の電圧が制御回路4の所定のレベルに到達すると
再び制御回路4が動作を開始し、電源が過負荷状態で起
動する。しかしながら、過負荷状態が維持される限りト
ランス9の第3の巻線9cから制御電源が得られないか
ら再び電源がオフ状態となり、以後オン・オフ動作が反
復される。
【0009】
【発明が解決しようとする課題】前記のように、制御回
路4はコンパレータ27、ノアゲート32及びバイアス
電源39により、フォトカプラ8がオフ状態になったこ
とを検出することで過負荷を検出し電源を遮断する一
方、コンデンサ36及び定電流源33により時定数を設
定して、起動時等の過負荷状態での誤動作を防いでい
る。このため、過負荷状態を検知して制御回路4が遮断
状態になる前に電源端子40の電圧が低下するので、遮
断機能が良好に動作しない欠点があった。更に、負荷1
2に大きなコンデンサを付加した場合又は強いソフトス
タート機能を働かせた場合、起動時にトランス9の第3
の巻線9cから制御電源を得られず正常に起動できない
欠点があった。
路4はコンパレータ27、ノアゲート32及びバイアス
電源39により、フォトカプラ8がオフ状態になったこ
とを検出することで過負荷を検出し電源を遮断する一
方、コンデンサ36及び定電流源33により時定数を設
定して、起動時等の過負荷状態での誤動作を防いでい
る。このため、過負荷状態を検知して制御回路4が遮断
状態になる前に電源端子40の電圧が低下するので、遮
断機能が良好に動作しない欠点があった。更に、負荷1
2に大きなコンデンサを付加した場合又は強いソフトス
タート機能を働かせた場合、起動時にトランス9の第3
の巻線9cから制御電源を得られず正常に起動できない
欠点があった。
【0010】前記欠点を除去するために改善された回路
を図5に示す。図5に示す符号のうち、1から15まで
は図2の符号と同じである。スイッチング素子2がオン
状態のとき、整流回路16a及び定電圧回路20aを介
して第4の巻線9dから電源端子40に電源が投入され
る。整流回路16aはダイオード16及びコンデンサ1
7から成り、定電圧回路20aは、整流回路16aと電
源端子40との間に接続されたコレクタ・エミッタを有
するトランジスタ20と、トランジスタ20のベースと
直流電源1の負側端子との間に接続されたツェナダイオ
ード19と、トランジスタ20のコレクタ・ベース間に
接続された抵抗18とを備えている。図5の回路の動作
は図2と略同様であるが、補助電源の取り方のみが相違
する。図2では、スイッチング素子2がオフ状態のとき
出力電圧に略比例した電圧を制御電源として用いるため
電圧が安定しており、特別な定電圧回路を必要としな
い。これに対し、図5では、スイッチング素子2がオン
状態のとき入力電圧に略比例した電圧を制御電源として
用いるため過負荷時も安定した制御電源が得られ、遮断
機能が正常に動作する利点がある。反面、入力電圧に比
例して電圧が変化するので、定電圧回路20aを必要と
し定電圧電源20aでの電力損失が大きい欠点があっ
た。
を図5に示す。図5に示す符号のうち、1から15まで
は図2の符号と同じである。スイッチング素子2がオン
状態のとき、整流回路16a及び定電圧回路20aを介
して第4の巻線9dから電源端子40に電源が投入され
る。整流回路16aはダイオード16及びコンデンサ1
7から成り、定電圧回路20aは、整流回路16aと電
源端子40との間に接続されたコレクタ・エミッタを有
するトランジスタ20と、トランジスタ20のベースと
直流電源1の負側端子との間に接続されたツェナダイオ
ード19と、トランジスタ20のコレクタ・ベース間に
接続された抵抗18とを備えている。図5の回路の動作
は図2と略同様であるが、補助電源の取り方のみが相違
する。図2では、スイッチング素子2がオフ状態のとき
出力電圧に略比例した電圧を制御電源として用いるため
電圧が安定しており、特別な定電圧回路を必要としな
い。これに対し、図5では、スイッチング素子2がオン
状態のとき入力電圧に略比例した電圧を制御電源として
用いるため過負荷時も安定した制御電源が得られ、遮断
機能が正常に動作する利点がある。反面、入力電圧に比
例して電圧が変化するので、定電圧回路20aを必要と
し定電圧電源20aでの電力損失が大きい欠点があっ
た。
【0011】そこで、本発明は前記欠点を除去するため
に、過負荷を検出して制御回路の出力を確実に且つ効率
良く遮断できるDC−DCコンバータを提供することを
目的とする。
に、過負荷を検出して制御回路の出力を確実に且つ効率
良く遮断できるDC−DCコンバータを提供することを
目的とする。
【0012】
【課題を解決するための手段】本発明によるDC−DC
コンバータは、直流電源(1)と、スイッチング素子(2)
と、トランス(9)の第1の巻線(9a)とを直列に接続し、
トランス(9)の第2の巻線(9b)に整流回路(10a)を設け
て、制御回路(4)の制御出力によりスイッチング素子(2)
を駆動して第2の巻線(9b)から負荷(12)に直流電力を供
給する。このDC−DCコンバータでは、スイッチング
素子(2)がオフ状態のときに制御回路(4)への電圧を取り
出す第3の巻線(9c)と、スイッチング素子(2)がオン状
態のときに制御回路(4)への電圧を取り出す第4の巻線
(9d)とをトランス(9)に設ける。ダイオード(6)とコンデ
ンサ(7)とを含む第1の制御用整流回路(6a)を第3の巻
線(9c)に接続すると共に、ダイオード(16)とコンデンサ
(17)とを含む第2の制御用整流回路(16a)を第4の巻線
(9d)に接続し、第4の巻線(9d)に接続した第2の制御用
整流回路(16a)と制御回路(4)との間に定電圧回路(20a)
を接続する。本発明の実施例では、第4の巻線(9d)に整
流回路(16a)を介して接続した定電圧回路(20a)の出力電
圧は、第3の巻線(9c)の整流回路(6a)の出力電圧よりも
小さい。
コンバータは、直流電源(1)と、スイッチング素子(2)
と、トランス(9)の第1の巻線(9a)とを直列に接続し、
トランス(9)の第2の巻線(9b)に整流回路(10a)を設け
て、制御回路(4)の制御出力によりスイッチング素子(2)
を駆動して第2の巻線(9b)から負荷(12)に直流電力を供
給する。このDC−DCコンバータでは、スイッチング
素子(2)がオフ状態のときに制御回路(4)への電圧を取り
出す第3の巻線(9c)と、スイッチング素子(2)がオン状
態のときに制御回路(4)への電圧を取り出す第4の巻線
(9d)とをトランス(9)に設ける。ダイオード(6)とコンデ
ンサ(7)とを含む第1の制御用整流回路(6a)を第3の巻
線(9c)に接続すると共に、ダイオード(16)とコンデンサ
(17)とを含む第2の制御用整流回路(16a)を第4の巻線
(9d)に接続し、第4の巻線(9d)に接続した第2の制御用
整流回路(16a)と制御回路(4)との間に定電圧回路(20a)
を接続する。本発明の実施例では、第4の巻線(9d)に整
流回路(16a)を介して接続した定電圧回路(20a)の出力電
圧は、第3の巻線(9c)の整流回路(6a)の出力電圧よりも
小さい。
【0013】
【作用】定電圧出力で動作する時に第4の巻線(9d)が実
質的にオフ状態となり、第3の巻線(9c)より制御回路
(4)の電源端子に電圧が効率良く印加される。また、過
負荷時に第3の巻線(9c)に巻線電圧が発生せず、第4の
巻線(9d)の巻線電圧により安定して制御回路(4)の電源
端子に電圧が印加され、確実に制御回路(4)の出力を遮
断することができる。
質的にオフ状態となり、第3の巻線(9c)より制御回路
(4)の電源端子に電圧が効率良く印加される。また、過
負荷時に第3の巻線(9c)に巻線電圧が発生せず、第4の
巻線(9d)の巻線電圧により安定して制御回路(4)の電源
端子に電圧が印加され、確実に制御回路(4)の出力を遮
断することができる。
【0014】
【実施例】以下、本発明によるDC−DCコンバータの
実施例を図1について説明する。図1では、図2及び図
5に示す箇所と同一の部分には同一の符号を付し、説明
を省略する。
実施例を図1について説明する。図1では、図2及び図
5に示す箇所と同一の部分には同一の符号を付し、説明
を省略する。
【0015】図1に示すように、スイッチング素子2を
駆動する制御回路4の電源として、スイッチング素子2
がオフ状態のときに電圧を取り出す第3の巻線9cと、
スイッチング素子2がオン状態のときに電圧を取り出す
第4の巻線9dとをトランス9に設けている。第3の巻
線9cと第4の巻線9dには、それぞれダイオード6と
コンデンサ7による整流回路6a及びダイオード16と
コンデンサ17による整流回路16aを接続する。第3
の巻線9c及び第4の巻線9dから制御回路4の電源端
子40に電源を供給する。第4の巻線9dに接続した整
流回路16aと制御回路4の電源端子40との間に定電
圧回路20aを接続する。第4の巻線9dに整流回路1
6aを介して接続した定電圧回路20aの出力電圧は、
第3の巻線9cの整流回路6aの出力電圧よりも若干小
さい。第3の巻線9cは、定電圧出力による動作時に好
適なレベルの制御電圧を発生するように設定する。ま
た、第4の巻線9dの電圧は出力短絡時に十分に制御回
路4に電圧を供給できるレベルに設定する。
駆動する制御回路4の電源として、スイッチング素子2
がオフ状態のときに電圧を取り出す第3の巻線9cと、
スイッチング素子2がオン状態のときに電圧を取り出す
第4の巻線9dとをトランス9に設けている。第3の巻
線9cと第4の巻線9dには、それぞれダイオード6と
コンデンサ7による整流回路6a及びダイオード16と
コンデンサ17による整流回路16aを接続する。第3
の巻線9c及び第4の巻線9dから制御回路4の電源端
子40に電源を供給する。第4の巻線9dに接続した整
流回路16aと制御回路4の電源端子40との間に定電
圧回路20aを接続する。第4の巻線9dに整流回路1
6aを介して接続した定電圧回路20aの出力電圧は、
第3の巻線9cの整流回路6aの出力電圧よりも若干小
さい。第3の巻線9cは、定電圧出力による動作時に好
適なレベルの制御電圧を発生するように設定する。ま
た、第4の巻線9dの電圧は出力短絡時に十分に制御回
路4に電圧を供給できるレベルに設定する。
【0016】これにより、定電圧出力で動作する時は、
電源端子40に第3の巻線9cより制御電源が供給さ
れ、第4の巻線9dは実質的にオフ状態となり効率が良
い。また、過負荷時は、第3の巻線9cの巻線電圧はな
くなるが、第4の巻線9dの巻線電圧により安定して電
源端子40に電圧が供給されるので、過負荷時に確実に
制御回路4の出力を遮断することができる。
電源端子40に第3の巻線9cより制御電源が供給さ
れ、第4の巻線9dは実質的にオフ状態となり効率が良
い。また、過負荷時は、第3の巻線9cの巻線電圧はな
くなるが、第4の巻線9dの巻線電圧により安定して電
源端子40に電圧が供給されるので、過負荷時に確実に
制御回路4の出力を遮断することができる。
【0017】
【発明の効果】以上のように、過負荷時に制御回路の電
源レベルを低下させずに確実に制御回路の出力を遮断す
ることができる。
源レベルを低下させずに確実に制御回路の出力を遮断す
ることができる。
【図1】 本発明によるDC−DCコンバータの実施例
を示す回路図
を示す回路図
【図2】 従来のDC−DCコンバータを示す回路図
【図3】 図2に示す制御回路の詳細を示す回路図
【図4】 図2及び図3に示す各部の出力を示すタイム
チャート
チャート
【図5】 従来のDC−DCコンバータの他の例を示す
回路図
回路図
1・・直流電源、 2・・スイッチング素子、 4・・
制御回路、 6,10,16・・ダイオード、 6a,
10a,16a・・整流回路、 7,11,17・・コ
ンデンサ、 9・・トランス、 9a・・第1の巻線、
9b・・第2の巻線、 9c・・第3の巻線、 9d
・・第4の巻線、 12・・負荷、 20a・・定電圧
回路、
制御回路、 6,10,16・・ダイオード、 6a,
10a,16a・・整流回路、 7,11,17・・コ
ンデンサ、 9・・トランス、 9a・・第1の巻線、
9b・・第2の巻線、 9c・・第3の巻線、 9d
・・第4の巻線、 12・・負荷、 20a・・定電圧
回路、
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
H02M 3/00 - 3/44
Claims (2)
- 【請求項1】 直流電源と、スイッチング素子と、トラ
ンスの第1の巻線とを直列に接続し、前記トランスの第
2の巻線に整流回路を設けて、制御回路の制御出力によ
り前記スイッチング素子を駆動して前記第2の巻線から
負荷に直流電力を供給するDC−DCコンバータにおい
て、 前記スイッチング素子がオフ状態のときに前記制御回路
への電圧を取り出す第3の巻線と、前記スイッチング素
子がオン状態のときに前記制御回路への電圧を取り出す
第4の巻線とを前記トランスに設け、 ダイオードとコンデンサとを含む第1の制御用整流回路
を前記第3の巻線に接続すると共に、ダイオードとコン
デンサとを含む第2の制御用整流回路を前記第4の巻線
に接続し、 前記第4の巻線に接続した前記第2の制御用整流回路と
前記制御回路との間に定電圧回路を接続したことを特徴
とするDC−DCコンバータ。 - 【請求項2】 前記第4の巻線に整流回路を介して接続
した定電圧回路の出力電圧は、前記第3の巻線の整流回
路の出力電圧よりも小さい請求項1に記載のDC−DC
コンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21712494A JP3424220B2 (ja) | 1994-09-12 | 1994-09-12 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21712494A JP3424220B2 (ja) | 1994-09-12 | 1994-09-12 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0884468A JPH0884468A (ja) | 1996-03-26 |
JP3424220B2 true JP3424220B2 (ja) | 2003-07-07 |
Family
ID=16699234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21712494A Expired - Fee Related JP3424220B2 (ja) | 1994-09-12 | 1994-09-12 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3424220B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4784153B2 (ja) * | 2005-05-26 | 2011-10-05 | 富士電機株式会社 | 電源装置 |
JP4770446B2 (ja) * | 2005-12-20 | 2011-09-14 | サンケン電気株式会社 | 電源装置の過熱保護回路、および直流電源装置 |
JP4944562B2 (ja) * | 2006-10-18 | 2012-06-06 | パナソニック株式会社 | スイッチング電源装置 |
JP4979536B2 (ja) * | 2007-10-15 | 2012-07-18 | パナソニック株式会社 | スイッチング電源装置 |
JP6677015B2 (ja) * | 2016-02-29 | 2020-04-08 | アイシン精機株式会社 | 発電ユニット |
-
1994
- 1994-09-12 JP JP21712494A patent/JP3424220B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0884468A (ja) | 1996-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6023178A (en) | Pulse width control IC circuit and switching power supply unit | |
JP3369134B2 (ja) | Dc−dcコンバータ | |
JP4853182B2 (ja) | 非安定絶縁型dc−dcコンバータおよび電源装置 | |
JPH0984347A (ja) | スイッチング電源回路 | |
JP3424220B2 (ja) | Dc−dcコンバータ | |
US6373730B1 (en) | Switching power supply | |
JP3397189B2 (ja) | Dc−dcコンバータ装置 | |
JP3496525B2 (ja) | 電源装置 | |
JP3444468B2 (ja) | Dc−dcコンバータ | |
JP3419134B2 (ja) | 自励式コンバータ装置 | |
JP3107193B2 (ja) | Dc−dcコンバータ | |
JP3251240B2 (ja) | Dc/dcコンバータ | |
JP3027718B2 (ja) | アクティブフィルタ | |
JPH11341799A (ja) | 同期整流型dc−dcコンバータ | |
JP2548026Y2 (ja) | スイッチング電源装置 | |
JP3161514B2 (ja) | 直流電源装置 | |
JPH0739349Y2 (ja) | 自励型コンバータの過電圧保護回路 | |
JP3287039B2 (ja) | スイッチング電源装置 | |
JPH028552Y2 (ja) | ||
JP2953690B2 (ja) | スイッチング電源装置 | |
JP3202284B2 (ja) | スイッチングレギュレータ | |
JPH06276734A (ja) | 過電流保護回路 | |
JP3129036B2 (ja) | スイッチング電源装置 | |
JP2515394Y2 (ja) | スイッチング電源の過電流保護回路 | |
KR910000541B1 (ko) | Dc-dc 포워드 컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |