JP4781040B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4781040B2 JP4781040B2 JP2005228069A JP2005228069A JP4781040B2 JP 4781040 B2 JP4781040 B2 JP 4781040B2 JP 2005228069 A JP2005228069 A JP 2005228069A JP 2005228069 A JP2005228069 A JP 2005228069A JP 4781040 B2 JP4781040 B2 JP 4781040B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- substrate bias
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 239000000758 substrate Substances 0.000 claims description 236
- 238000009792 diffusion process Methods 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 43
- 239000010410 layer Substances 0.000 description 115
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 31
- 238000010586 diagram Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
2、2a Nウェル
3、3a、3b、3c、3d、3e GND配線
4、4a Pウェル
5 基板バイアスVDD2配線
6 基板バイアスGND2配線
7、7a、7b P+拡散層
8、8a、8b N+拡散層
9a、9b コンタクト
10 基板
11 層間絶縁膜
12 ディープNウェル
15a、15b、15c、15d ゲート電極
16a、16b 金属配線
20、20a、20b、20c、20d、20e、20f、20g、20h 基板バイアス供給用セル
21、22a、22b 基板バイアス供給用セル配置領域
30、30a、30b スタンダードセル
31 マクロ領域
31a、31b、31c セル配置領域
32a、32b、33、33a、33b、34 領域
42a 出力電極配線
Claims (12)
- 基板内の第1導電型ウェルに沿って配設された第1の配線と、
前記基板内の第2導電型ウェルに沿って配設された第2の配線と、
前記第1および第2の配線と同一の層に配されるとともに、前記第1および第2の配線と交差する方向に配され、かつ、前記第1および第2の配線と電気的に絶縁された第3の配線と、
前記第1の配線と前記第3の配線の配線方向が交差する部分の近傍における前記第1導電型ウェル内に配されるとともに、前記第1の配線とコンタクトを介して電気的に接続された第2導電型の第1の拡散層と、
前記第2の配線と前記第3の配線の配線方向が交差する部分の近傍における前記第2導電型ウェル内に配されるとともに、前記第2の配線とコンタクトを介して電気的に接続された第1導電型の第2の拡散層と、
を備え、
前記第1の拡散層を前記第1の配線に係る配線経路として用い、前記第2の拡散層を前記第2の配線に係る配線経路として用いることを特徴とする半導体集積回路装置。 - 前記第1の配線および前記第2の配線と同一の層に配されるとともに、前記第1の配線および前記第2の配線と交差する方向に配され、前記第1の配線および前記第2の配線と電気的に絶縁され、かつ、前記第3の配線と所定の間隔をおいて配される第4の配線をさらに備え、
前記第1の配線と前記第4の配線の配線方向が交差する部分の近傍において、前記第1の拡散層が前記第1の配線とコンタクトを介して電気的に接続され、前記第1の配線に係る配線経路として用いられ、
前記第2の配線と前記第4の配線の配線方向が交差する部分の近傍において、前記第2の拡散層が前記第2の配線とコンタクトを介して電気的に接続され、前記第2の配線に係る配線経路として用いられることを特徴とする請求項1記載の半導体集積回路装置。 - 前記第1および第2の配線は、前記基板上に形成される配線層のうち前記基板側に最も近い配線層に形成されることを特徴とする請求項1または2記載の半導体集積回路装置。
- 半導体基板上に複数のスタンダードセルが配置されるセル配置領域を含む半導体集積回路装置において、
前記スタンダードセルに第1の電源電位を供給する第1の電源線と、
前記スタンダードセルに第2の電源電位を供給し、前記第1の電源線と平行に配される第2の電源線と、
前記セル配置領域における第1導電型ウェルに第3の電源電位を供給し、前記第1の電源線と交差する方向に配される第3の電源線と、
前記セル配置領域における第2導電型ウェルに第4の電源電位を供給し、前記第3の電源線と平行に配される第4の電源線と、
前記セル配置領域に配される第1および第2の基板バイアス供給用セルと、
前記第1導電型ウェル内に配されると共に、前記第1の電源線とコンタクトを介して電気的に接続された第2導電型の第1の拡散層と、
前記第2導電型ウェル内に配されると共に、前記第2の電源線とコンタクトを介して電気的に接続された第1導電型の第2の拡散層と、
を備え、
前記第1、第2、第3および第4の電源線は、前記半導体集積回路装置の第1の金属配線層に形成され、
前記第1の基板バイアス供給用セルは、
前記第3の電源線と、
前記第3の電源線に接続され、前記第1導電型ウェルに前記第3の電源電位を供給するための第1のウェルコンタクトと、
前記第1の拡散層と、
前記第2の拡散層と、
を含み、
前記第2の基板バイアス供給用セルは、
前記第4の電源線と、
前記第4の電源線に接続され、前記第2導電型ウェルに前記第4の電源電位を供給するための第2のウェルコンタクトと、
前記第1の拡散層と、
前記第2の拡散層と、
を含み、
前記第1および第2の基板バイアス供給用セルにおいて、前記第1の拡散層が前記第1の電源線に係る配線経路として用いられ、前記第2の拡散層が前記第2の電源線に係る配線経路として用いられることを特徴とする半導体集積回路装置。 - 前記第1の金属配線層は、前記基板上に形成される配線層のうち前記基板側に最も近い配線層に形成される配線層であることを特徴とする請求項4記載の半導体集積回路装置。
- 前記第1および第2の基板バイアス供給用セルにおいて、
前記第1および第2の電源線が第2の金属配線層を迂回して配線されていることを特徴とする請求項5記載の半導体集積回路装置。 - 前記第1の基板バイアス供給用セルは、前記第2の拡散層の一部をソースとドレインとして構成する第1のMOSトランジスタを備えることを特徴とする請求項4または6記載の半導体集積回路装置。
- 前記第1のMOSトランジスタのゲート電極は、ビアを介して前記第3の電源線に接続されるか、またはフローティングであることを特徴とする請求項7記載の半導体集積回路装置。
- 前記第2の基板バイアス供給用セルは、前記第1の拡散層の一部をソースとドレインとして構成する第2のMOSトランジスタを備えることを特徴とする請求項4、6、7のいずれか一に記載の半導体集積回路装置。
- 前記第2のMOSトランジスタのゲート電極は、ビアを介して前記第4の電源線に接続されるか、またはフローティングであることを特徴とする請求項9記載の半導体集積回路装置。
- 前記第1のMOSトランジスタおよび前記第2のMOSトランジスタは、短絡されたソースおよびドレインとゲート電極との間に設けられた容量素子として機能することを特徴とする請求項9記載の半導体集積回路装置。
- 前記第1および前記第2の基板バイアス供給用セルが隣接してペアとして配置されていることを特徴とする請求項4〜11のいずれか一に記載の半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228069A JP4781040B2 (ja) | 2005-08-05 | 2005-08-05 | 半導体集積回路装置 |
US11/486,128 US20070029621A1 (en) | 2005-08-05 | 2006-07-14 | Semiconductor integrated circuit device |
US11/487,432 US7456447B2 (en) | 2005-08-05 | 2006-07-17 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228069A JP4781040B2 (ja) | 2005-08-05 | 2005-08-05 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043004A JP2007043004A (ja) | 2007-02-15 |
JP4781040B2 true JP4781040B2 (ja) | 2011-09-28 |
Family
ID=37718980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005228069A Expired - Fee Related JP4781040B2 (ja) | 2005-08-05 | 2005-08-05 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7456447B2 (ja) |
JP (1) | JP4781040B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7491618B2 (en) * | 2006-01-26 | 2009-02-17 | International Business Machines Corporation | Methods and semiconductor structures for latch-up suppression using a conductive region |
JP5034403B2 (ja) * | 2006-09-21 | 2012-09-26 | 富士通セミコンダクター株式会社 | 半導体集積回路装置 |
US8178905B2 (en) * | 2007-01-12 | 2012-05-15 | Panasonic Corporation | Layout structure of semiconductor device |
US7754513B2 (en) * | 2007-02-28 | 2010-07-13 | International Business Machines Corporation | Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures |
US7818702B2 (en) * | 2007-02-28 | 2010-10-19 | International Business Machines Corporation | Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates |
JP2009164330A (ja) * | 2008-01-07 | 2009-07-23 | Panasonic Corp | 半導体装置 |
KR101394145B1 (ko) * | 2008-02-26 | 2014-05-16 | 삼성전자주식회사 | 스탠다드 셀 라이브러리 및 집적 회로 |
JP5685457B2 (ja) * | 2010-04-02 | 2015-03-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP5581795B2 (ja) * | 2010-05-07 | 2014-09-03 | ルネサスエレクトロニクス株式会社 | スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法 |
JP2011238844A (ja) * | 2010-05-12 | 2011-11-24 | Renesas Electronics Corp | 半導体装置 |
CN102870207A (zh) | 2010-10-26 | 2013-01-09 | 松下电器产业株式会社 | 半导体装置 |
FR2968128B1 (fr) * | 2010-11-26 | 2013-01-04 | St Microelectronics Sa | Cellule precaracterisee pour circuit intégré |
JPWO2013018589A1 (ja) * | 2011-08-01 | 2015-03-05 | 国立大学法人電気通信大学 | 半導体集積回路装置 |
US8921898B1 (en) * | 2013-06-18 | 2014-12-30 | Globalfoundries Inc. | Device including an array of memory cells and well contact areas, and method for the formation thereof |
CN104517963B (zh) * | 2013-09-27 | 2018-09-18 | 恩智浦美国有限公司 | 状态保持电源选通单元 |
KR102310122B1 (ko) * | 2014-06-10 | 2021-10-08 | 삼성전자주식회사 | 논리 셀 및 이를 포함하는 집적회로 소자와 논리 셀의 제조 방법 및 집적회로 소자의 제조 방법 |
US9865544B2 (en) | 2015-10-05 | 2018-01-09 | Samsung Electronics Co., Ltd. | Semiconductor device layout having a power rail |
US9793211B2 (en) * | 2015-10-20 | 2017-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual power structure with connection pins |
US9911697B2 (en) * | 2016-05-02 | 2018-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power strap structure for high performance and low current density |
US9812396B1 (en) * | 2016-06-07 | 2017-11-07 | Globalfoundries Inc. | Interconnect structure for semiconductor devices with multiple power rails and redundancy |
KR102631912B1 (ko) * | 2016-12-15 | 2024-01-31 | 삼성전자주식회사 | 반도체 장치의 레이아웃 설계 방법 및 반도체 장치 |
DE102017127276A1 (de) * | 2017-08-30 | 2019-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek |
US20190103394A1 (en) * | 2017-09-29 | 2019-04-04 | Qualcomm Incorporated | Thermally conscious standard cells |
US10790273B2 (en) * | 2017-12-07 | 2020-09-29 | Samsung Electronics Co., Ltd. | Integrated circuits including standard cells and method of manufacturing the integrated circuits |
KR102580375B1 (ko) * | 2018-01-17 | 2023-09-18 | 삼성전자주식회사 | 반도체 장치 |
US11562953B2 (en) * | 2018-10-23 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell having stacked pick-up region |
EP4060738A4 (en) * | 2021-02-05 | 2022-11-30 | Changxin Memory Technologies, Inc. | STANDARD CELL TEMPLATE AND SEMICONDUCTOR STRUCTURE |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10229129A (ja) * | 1997-02-18 | 1998-08-25 | Oki Electric Ind Co Ltd | 半導体集積回路のチップレイアウト及びその検証方法 |
JP2001148464A (ja) | 1999-11-18 | 2001-05-29 | Toshiba Microelectronics Corp | 半導体集積回路 |
JP2001339047A (ja) * | 2000-05-29 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004342757A (ja) * | 2003-05-14 | 2004-12-02 | Toshiba Corp | 半導体集積回路及びその設計方法 |
-
2005
- 2005-08-05 JP JP2005228069A patent/JP4781040B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-17 US US11/487,432 patent/US7456447B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007043004A (ja) | 2007-02-15 |
US7456447B2 (en) | 2008-11-25 |
US20070033548A1 (en) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4781040B2 (ja) | 半導体集積回路装置 | |
US9672903B2 (en) | Two-port SRAM connection structure | |
JP5031809B2 (ja) | 半導体装置 | |
JP5322441B2 (ja) | 半導体装置のレイアウト構造 | |
US20150303216A1 (en) | Semiconductor device | |
TWI719370B (zh) | 用於閘極斷開的新穎的標準單元架構 | |
KR20040005609A (ko) | 반도체 기억 장치 | |
US10153264B2 (en) | Static random access memory (SRAM) cell including fin-type transistor | |
US9484424B2 (en) | Semiconductor device with a NAND circuit having four transistors | |
KR20090012136A (ko) | 반도체 장치 | |
JP2007073885A (ja) | 半導体集積回路 | |
JP2012079942A (ja) | 半導体装置 | |
JP2009094201A (ja) | 半導体集積回路装置 | |
JP5519120B2 (ja) | 半導体装置 | |
US9627496B2 (en) | Semiconductor with a two-input NOR circuit | |
JP2013089771A (ja) | 半導体集積回路装置 | |
US20070029621A1 (en) | Semiconductor integrated circuit device | |
JP2010283269A (ja) | 半導体装置 | |
JP2011199034A (ja) | 半導体装置 | |
JP2019009369A (ja) | 半導体装置及びその製造方法 | |
JP2020004763A (ja) | 半導体装置 | |
US6979870B2 (en) | Semiconductor integrated circuit including CMOS logic gate | |
US8994098B2 (en) | Semiconductor device including pillar transistors | |
US20150014781A1 (en) | Semiconductor device | |
CN114514604A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4781040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |