JP5034403B2 - 半導体集積回路装置 - Google Patents

Description

本発明は半導体集積回路装置に関し、特に、基板のバイアスを制御する半導体集積回路装置に関する。

半導体集積回路装置は、スタンダードセルやゲートアレイなどのように、トランジスタにより構成される論理セルが規則性を持って配列されたものである。
このような半導体集積回路装置においては、電源供給のための電源電圧線や、接地のための接地電圧線とともに、基板のバイアスを制御するための基板電位線の配置が必要とされている。このため、論理セル領域において、基板電位線などが占める面積が大きく、面積効率が悪くなるという問題があった。

このような問題を解決するために、以下のような手法が提案されている（例えば、特許文献１参照。）。
図６は、従来の半導体集積回路装置の模式図である。

半導体集積回路装置５００上に、図６に示すように、図中横方向に沿って電源電圧Ｖ_DD線５０１ａと接地電圧Ｖ_SS線５０１ｂとが交互に一定間隔を空けて配線された半導体集積回路装置５００である。この電源電圧Ｖ_DD線５０１ａと、接地電圧Ｖ_SS線５０１ｂとの間に、スタンダードセル５０７ａが図中横方向に沿って配列されている。

各々のスタンダードセル５０７ａの図中縦方向の長さは電源電圧Ｖ_DD線５０１ａと接地電圧Ｖ_SS線５０１ｂとの間の間隔で決定されて一定であり、図中横方向の長さは各スタンダードセル５０７ａの面積に応じて自由に設定される。

スタンダードセル５０７ａにおいて、電源電圧Ｖ_DD線５０１ａを挟む領域は電源電圧Ｖ_DDが供給されて動作するＰ型チャネルトランジスタ（不図示）が形成されている。一方、接地電圧Ｖ_SS線５０１ｂを挟む領域は接地電圧Ｖ_SSが供給されて動作するＮ型チャネルトランジスタ（不図示）が形成されている。

さらに、Ｎ型基板電位Ｖ_nsub線５０５ａと、Ｐ型基板電位Ｖ_psub線５０５ｂとが一組になって、電源電圧Ｖ_DD線５０１ａおよび接地電圧Ｖ_SS線５０１ｂと直交する図中縦方向に形成されている。さらに、スタンダードセル５０７ａの配置領域内にコンタクトセル５０７が配置されている。コンタクトセル５０７は、Ｎ型基板電位Ｖ_nsub線５０５ａと、Ｐ型基板電位Ｖ_psub線５０５ｂとに沿って縦方向に連続的に配置されている。そして、Ｎ型基板電位Ｖ_nsub線５０５ａと、Ｐ型基板電位Ｖ_psub線５０５ｂとによって、コンタクトセル５０７を介して、Ｎ型基板電位Ｖ_nsubと、Ｐ型基板電位Ｖ_psubとがＮ型基板（不図示）、Ｐ型基板（不図示）に印加される。

上記の構成のように、基板のバイアスを制御するために、スタンダードセル５０７ａの領域内にコンタクトセル５０７を配置し、このコンタクトセル５０７に沿って、Ｎ型基板電位Ｖ_nsubおよびＰ型基板電位Ｖ_psubを供給するために、縦方向にＮ型基板電位Ｖ_nsub線５０５ａと、Ｐ型基板電位Ｖ_psub５０５ｂとを配置させることによって、素子面積を向上させることができた。
特開２００１−１４８４６４号公報

しかし、基板のバイアスの制御を行うために、コンタクトセル５０７に沿ってＮ型基板電位Ｖ_nsub線５０５ａと、Ｐ型基板電位Ｖ_psub線５０５ｂとを配置させることには、以下のような問題点があった。

図７は、従来の半導体集積回路装置におけるコンタクトセルの模式図であり、図８は、従来の半導体集積回路装置におけるコンタクトセルに配線を行った模式図である。
図７は、図６において、電源電圧Ｖ_DD線５０１ａと、接地電圧Ｖ_SS線５０１ｂとの間に挟まれるコンタクトセル５０７を拡大した半導体集積回路装置５００ａであり、コンタクトセル５０７には、Ｎ型拡散層５０２ａおよびＰ型拡散層５０２ｂ、金属層５０３ａ，５０３ｂが形成されている。

さらに、図７において、Ｐ型拡散層５０２ｂの上面に形成された金属層５０３ｂにおけるＡ−Ａ’線の断面の模式図も図７中の下方に示した。これによれば、Ｐ型拡散層５０２ｂの上面に、ヴィアホール５０３ｂａを介して、金属層５０３ｂが形成されていることがわかる。

図８は、図７の従来の半導体集積回路装置におけるコンタクトセル５０７およびインバータセル５０８に対して、実際に配線を行ったものを模式的に示した半導体集積回路装置５００ａａであり、電源電圧Ｖ_DD線５０１ａと、接地電圧Ｖ_SS線５０１ｂとの間に挟まれるコンタクトセル５０７およびインバータセル５０８の拡大図である。コンタクトセル５０７には、図７と同様に、Ｎ型拡散層５０２ａおよびＰ型拡散層５０２ｂ、金属層５０３ａ，５０３ｂが形成されている。

さらに、コンタクトセル５０７においては、配線５０６を配置するとともに、Ｎ型拡散層５０２ａおよびＰ型拡散層５０２ｂの上面に、設置された接触層５０４ａ，５０４ｂに、Ｎ型基板電位Ｖ_nsub線５０５ａおよびＰ型基板電位Ｖ_psub線５０５ｂがそれぞれ接続されている（図８中の点線で囲った領域をＮ型基板電位Ｖ_nsub線５０５ａおよびＰ型基板電位Ｖ_psub線５０５ｂとしている。）。そして、Ｎ型基板電位Ｖ_nsub線５０５ａおよびＰ型基板電位Ｖ_psub線５０５ｂにより、接触層５０４ａ，５０４ｂを介して、基板に電圧を供給することによって、基板のバイアスを制御することができる。

ところが、この従来の半導体集積回路装置５００ａａは、図８に示したように、接触層５０４ａ，５０４ｂを介して、Ｎ型基板電位Ｖ_nsub線５０５ａおよびＰ型基板電位Ｖ_psub線５０５ｂより、電圧が供給されることによって、基板のバイアスが制御される。このため、この接触層５０４ａ，５０４ｂを設置させるための領域をＮ型拡散層５０２ａおよびＰ型拡散層５０２ｂの上面に確保する必要がある。このため、Ｎ型拡散層５０２ａおよびＰ型拡散層５０２ｂの上面の面積が接触層５０４ａ，５０４ｂに占められるため、配線効率が悪化するという問題があった。配線効率が悪化すると、今後、チップ面積の微細化などに影響を与える可能性がある。

本発明はこのような点に鑑みてなされたものであり、配線効率を向上させ、面積効率を改善することを可能とする半導体集積回路装置を提供することを目的とする。

本発明では上記課題を解決するために、図１に示すように、基板のバイアス制御を行う半導体集積回路装置１０において、電源電圧を供給する一対の対向する電源線（例えば、図１における電源電圧線１ａおよび接地電圧線１ｂ）と、一対の対向する電源線の間に配置された一対の拡散層（例えば、図１におけるＮ型拡散層２ａおよびＰ型拡散層２ｂ）と、一対の拡散層の上面にそれぞれ形成され、平面視で拡散層の外部に互いに対向する側に突出した部位を有する一対の導電層（例えば、図１におけるＮ型拡散層２ａおよびＰ型拡散層２ｂ）と、一対の導電層の突出した部位の上面に、電源線と平行方向にそれぞれ形成され、バイアス制御のための電圧を供給する基板電位線（例えば、図１におけるＮ型基板電位線５ａおよびＰ型基板電位線５ｂ）と接続される一対の接触部（例えば、図１における接触部４０ａ，４０ｂ）と、を有することを特徴とする半導体集積回路装置１０が提供される。

上記の構成によれば、一対の拡散層の上面に、平面視で拡散層の外部に互いに対向する側に突出した部位を有する一対の導電層と、一対の導電層の突出した部位の上面に、電源線と平行方向に一対の接触部とを構成するようにしたため、導電層の上面の領域に空きができるようになる。

本発明では、一対の拡散層の上面に、平面視で拡散層の外部に互いに対向する側に突出した部位を有する一対の導電層と、一対の導電層の突出した部位の上面に、電源線と平行方向に一対の接触部とを構成したため、導電層の上面の領域に空きができるようになる。これにより、導電層の上面の領域に多くの配線を設置することが可能となり、配線効率および面積効率を向上させることができるようになる。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。
ここでは、本発明の概要について先に説明し、その後、本発明を用いた実施の形態について説明を行う。なお、以下の説明に際し、図面は、特に断りがない限り平面視であるものとして、図面の上下方向を縦方向、左右方向を横方向、垂直方向と高さ方向と呼ぶ。

最初に、本発明に関する半導体集積回路装置の概要について以下に説明を行う。
図１は、本発明の半導体集積回路装置におけるコンタクトセルの平面図であり、図２は、本発明の半導体集積回路装置におけるコンタクトセルの断面図である。

図１に示すように、半導体集積回路装置１０において、一対の電源線である電源電圧線１ａと、接地電圧線１ｂとの間に挟まれたコンタクトセル７を拡大したものであり、このコンタクトセル７には、一対の拡散層であるＮ型拡散層２ａおよびＰ型拡散層２ｂ、一対の導電層である金属層３ａ，３ｂおよび一対の接触部４０ａ，４０ｂが形成されている。さらに、このようなコンタクトセル７に対し、複数の配線６が設置されている。

なお、接触部４０ａ，４０ｂと接続される基板電位線であるＮ型基板電位線５ａおよびＰ型基板電位線５ｂは点線で囲んだ領域とする。また、コンタクトセル７は、図６に示したように、図中縦方向に配列するか、もしくは、デザインルールに準拠しているのであればランダムに配置するようにしてもよい。

そして、図２では、接触部４０ａ，４０ｂにおける、図１に示したＸ−Ｘ線およびＹ−Ｙ線での断面図を示している。これによれば、第１の接触導電層であり、導電性材料により構成される接触層４ａ，４ｂと、第２の接触導電層である金属層３ｃ，３ｄと、金属層３ａ，３ｂと、がそれぞれヴィアホール４ａａ，４ｂａおよびヴィアホール３ｃａ，３ｄａを介して積層されて、接触部４０ａ，４０ｂが構成されている。

以下、本発明の概要についての詳細を図１、図２を用いて説明する。
図１では、コンタクトセル７のＮ型拡散層２ａおよびＰ型拡散層２ｂの上面に金属層３ａ，３ｂがそれぞれ形成されており、さらに、金属層３ａ，３ｂは、Ｎ型拡散層２ａおよびＰ型拡散層２ｂから引き出され、突出した領域をそれぞれ有している。

金属層３ａ，３ｂの突出した領域の上面に、図２に示すように、ヴィアホール３ｃａ，３ｄａを介して、金属層３ｃ，３ｄが形成され、さらに、金属層３ｃ，３ｄの上面にヴィアホール４ａａ，４ｂａを介して、接触層４ａ，４ｂが形成され、接触部４０ａ，４０ｂが構成される。

上記のような構成によれば、金属層３ｃ，３ｄと電源電圧線１ａおよび接地電圧線１ｂは同じ階層に位置している。このため、接触層４ａ，４ｂとＮ型基板電位線５ａおよびＰ型基板電位線５ｂをそれぞれショートさせるだけで接続が可能となる。

なお、金属層３ｃ，３ｄ以上の各階層の幅は、半導体集積回路装置１０の設計に関するデザインルールが許容する最小幅とする。ただし、隣接する配線リソースを潰さない範囲内であれば、各階層の幅を大きくすることは可能である。

また、金属層３ｃ，３ｄ以上の階層同士の間隔はＮ型基板電位線５ａおよびＰ型基板電位線５ｂとの接続を考慮して、半導体集積回路装置１０の設計に関するデザインルールが許容する最小の間隔とする。ただし、金属層３ｃ，３ｄ以上の階層同士の間隔はコンタクトセル７の面積を増加させない範囲内で調整することが可能である。

また、金属層３ｃ，３ｄ以上の階層の長さは、半導体集積回路装置１０の設計に関するデザインルールが許容する最小の長さであり、Ｎ型基板電位線５ａおよびＰ型基板電位線５ｂの幅以下とする。ただし、金属層３ｃ，３ｄ以上の階層の長さはコンタクトセル７の面積を増加させない範囲内で調整することが可能である。

このようなコンタクトセル７にて、Ｎ型拡散層２ａおよびＰ型拡散層２ｂの上面に、平面視で接触部４０ａ，４０ｂと平行に配線６を設置することができる。
そして、図１に示すように、Ｎ型基板電位線５ａおよびＰ型基板電位線５ｂをそれぞれ接触部４０ａ，４０ｂに接続するように設置することによって、接触層４ａ，４ｂから電位がヴィアホール４ａａ，４ｂａ、金属層３ｃ，３ｄおよびヴィアホール３ｃａ，３ｄａを伝わり、金属層３ａ，３ｂへ導電し、接触部４０ａ，４０ｂを介して、電圧が供給され、基板のバイアスを制御することができる。

従来、基板のバイアス制御を行うために、Ｎ型基板電位線およびＰ型基板電位線と接続される接触部を、図８に示したように、Ｎ型拡散層およびＰ型拡散層の上面に設置していた。このため、Ｎ型拡散層およびＰ型拡散層の上面の領域が接触部の設置に利用されていたため、Ｎ型拡散層およびＰ型拡散層の上面には配線を設置する領域が少なく、結果的に、配線効率が低下するといった問題があった。

これに対し、本発明では、Ｎ型拡散層２ａおよびＰ型拡散層２ｂの上面に金属層３ａ，３ｂをそれぞれ形成し、そして、金属層３ａ，３ｂをＮ型拡散層２ａおよびＰ型拡散層２ｂの外部に引き出し、引き出した金属層３ａ，３ｂの上面に接触部４０ａ，４０ｂを設置するようにした。このため、Ｎ型拡散層２ａおよびＰ型拡散層２ｂの上面の領域に空きを確保することができる。Ｎ型拡散層２ａおよびＰ型拡散層２ｂの上面の領域に空きを確保することができたために、配線６を多く設置させることができ、配線効率を向上させるとともに、面積効率も向上させることが可能となる。

なお、このような本発明において、引き出した金属層３ａ，３ｂの上面の接触部４０ａ，４０ｂのそれぞれが、同一配線グリッド上に配置させた場合を、配線効率が顕著に向上する例としてあげることができる。

以下、本発明に関する実施の形態の半導体集積回路装置として、この場合を例に挙げて説明する。
図３は、実施の形態の半導体集積回路装置におけるコンタクトセルの平面図および断面図、図４は、実施の形態の半導体集積回路装置におけるコンタクトセルの斜視図である。

本実施の形態では、発明の概要における説明と異なり、接触部が同一配線グリッド上に配置されている場合を例にあげて説明する。
図３は、半導体集積回路装置２０において、一対の電源線である電源電圧Ｖ_DD線１１ａと、接地電圧Ｖ_SS線１１ｂとの間に挟まれたコンタクトセル１７について拡大したものであり、このコンタクトセル１７には、一対の拡散層であるＮ型拡散層１２ａおよびＰ型拡散層１２ｂ、一対の導電層である金属層１３ａ，１３ｂおよび一対の接触部１４０ａ，１４０ｂが形成されている。なお、コンタクトセル１７は、図６に示したように、図中縦方向に配列するか、もしくは、デザインルールに準拠しているのであればランダムに配置するようにしてもよい。

さらに、図３では、接触部１４０ａ，１４０ｂにおける、Ｚ−Ｚ線での断面図を図３中の下方に示している。これによれば、第１の接触導電層であり、導電性材料により構成される接触層１４ａ，１４ｂと、第２の接触導電層である金属層１３ｃ，１３ｄと、金属層１３ａ，１３ｂと、がそれぞれヴィアホール１４ａａ，１４ｂａおよびヴィアホール１３ｃａ，１３ｄａを介して積層されて、接触部１４０ａ，１４０ｂが構成されている。

また、図４は、図３を斜め上方から見たもので、図３と同様の構成をしている。
以下、本実施の形態におけるコンタクトセルの詳細を説明する。
図３および図４では、コンタクトセル１７のＮ型拡散層１２ａおよびＰ型拡散層１２ｂの上面に金属層１３ａ，１３ｂがそれぞれ形成されており、さらに、金属層１３ａ，１３ｂは、Ｎ型拡散層１２ａおよびＰ型拡散層１２ｂから引き出され、突出した領域をそれぞれ有している。

金属層１３ａ，１３ｂの突出した領域の上面に、ヴィアホール１３ｃａ，１３ｄａを介して、金属層１３ｃ，１３ｄが形成され、さらに、金属層１３ｃ，１３ｄの上面にヴィアホール１４ａａ，１４ｂａを介して、接触層１４ａ，１４ｂが形成され、接触部１４０ａ，１４０ｂが構成される。

上記のような構成によれば、金属層１３ｃ，１３ｄと電源電圧Ｖ_DD線および接地電圧Ｖ_SS線は同じ階層に位置している。このため、接触層１４ａ，１４ｂとＮ型基板電位Ｖ_nsub線およびＰ型基板電位Ｖ_psub線をそれぞれショートさせるだけで接続が可能となる。

なお、金属層１３ｃ，１３ｄ以上の各階層の幅は、半導体集積回路装置２０の設計に関するデザインルールが許容する最小幅とする。ただし、隣接する配線リソースを潰さない範囲内であれば、各階層の幅を大きくすることは可能である。

また、金属層１３ｃ，１３ｄ以上の階層同士の間隔はＮ型基板電位Ｖ_nsub線およびＰ型基板電位Ｖ_psub線との接続を考慮して、半導体集積回路装置２０の設計に関するデザインルールが許容する最小の間隔とする。ただし、金属層１３ｃ，１３ｄ以上の階層同士の間隔はコンタクトセル１７の面積を増加させない範囲内で調整することが可能である。

また、金属層１３ｃ，１３ｄ以上の階層の長さは、半導体集積回路装置２０の設計に関するデザインルールが許容する最小の長さであり、Ｎ型基板電位Ｖ_nsub線およびＰ型基板電位Ｖ_psub線の幅以下とする。ただし、金属層１３ｃ，１３ｄ以上の階層の長さはコンタクトセル１７の面積を増加させない範囲内で調整することが可能である。

このようなコンタクトセル１７にて、Ｎ型拡散層１２ａおよびＰ型拡散層１２ｂの上面に、平面視で接触部１４０ａ，１４０ｂと平行に配線１６を設置することができる。
そして、Ｎ型基板電位Ｖ_nsub線およびＰ型基板電位Ｖ_psub線をそれぞれ接触部１４０ａ，１４０ｂに接続するように設置することによって、接触層１４ａ，１４ｂから電位がヴィアホール１４ａａ，１４ｂａ、金属層１３ｃ，１３ｄおよびヴィアホール１３ｃａ，１３ｄａを伝わり、金属層１３ａ，１３ｂへ導電し、接触部１４０ａ，１４０ｂを介して、電圧が供給され、基板のバイアスを制御することができる。

続いて、本実施の形態のコンタクトセルに配線を行った場合について以下に説明する。
図５は、実施の形態の半導体集積回路装置におけるコンタクトセルに配線を行った模式図である。

図５は、図３および図４のコンタクトセル１７にインバータセル１８を加えたものに対して配線を行った半導体集積回路装置２０ａである。
これは、半導体集積回路装置２０ａにおいて、電源電圧Ｖ_DD線１１ａと、接地電圧Ｖ_SS線１１ｂとの間に挟まれるコンタクトセル１７およびインバータセル１８を拡大したものであり、このコンタクトセル１７には、図３および図４と同様に、Ｎ型拡散層１２ａおよびＰ型拡散層１２ｂ、金属層１３ａ，１３ｂ、接触層１４ａ，１４ｂが形成されている。

そして、コンタクトセル１７においては、Ｎ型拡散層１２ａおよびＰ型拡散層１２ｂの上面に、接触部１４０ａ，１４０ｂと平行をなすように配線１６が配置されている。Ｎ型拡散層１２ａおよびＰ型拡散層１２ｂの上面に、配置された接触部１４０ａ，１４０ｂに、Ｎ型基板電位Ｖ_nsub線１５ａおよびＰ型基板電位Ｖ_psub線１５ｂがそれぞれ接続されている（図５中の点線で囲った領域をＮ型基板電位Ｖ_nsub線１５ａおよびＰ型基板電位Ｖ_psub線１５ｂとしている。）。

そして、Ｎ型基板電位Ｖ_nsub線１５ａおよびＰ型基板電位Ｖ_psub線１５ｂにより、接触部１４０ａ，１４０ｂを介して、基板に電圧を供給することによって、基板のバイアスを制御することができる。

このように、接触部１４０ａ，１４０ｂを同一配線グリップ上に直線状に配置させることによって、本発明の概要の説明の場合よりも、配線１６の数を増やすことができ、配線効率を向上させるとともに、面積効率も向上させることが可能となる。

（付記１） 基板のバイアス制御を行う半導体集積回路装置において、
電源電圧を供給する一対の対向する電源線と、
前記一対の対向する電源線の間に配置された一対の拡散層と、
前記一対の拡散層の上面にそれぞれ形成され、平面視で前記拡散層の外部に互いに対向する側に突出した部位を有する一対の導電層と、
前記一対の導電層の突出した部位の上面に、前記電源線と平行方向にそれぞれ形成され、前記バイアス制御のための電圧を供給する基板電位線と接続される一対の接触部と、
を有することを特徴とする半導体集積回路装置。

（付記２） 前記一対の接触部が、同一配線グリッド上に配置されたことを特徴とする付記１記載の半導体集積回路装置。
（付記３） 前記導電層が、金属層であることを特徴とする付記１記載の半導体集積回路装置。

（付記４） 前記導電層の上面に、平面視で前記接触部と平行に配線が配置されたことを特徴とする付記１記載の半導体集積回路装置。
（付記５） 前記接触部は、前記基板電位線と接続させる第１の接触導電層と、第１のヴィアホールと、前記第１の接触導電層からの電位を前記導電層へ導電させる第２の接触導電層と、第２のヴィアホールとを有することを特徴とする付記４記載の半導体集積回路装置。

（付記６） 前記第１の接触導電層が、金属層であることを特徴とする付記５記載の半導体集積回路装置。
（付記７） 前記第２の接触導電層が、金属層であることを特徴とする付記５記載の半導体集積回路装置。

（付記８） 前記第２の接触導電層の階層と、前記電源線の階層とが同一であることを特徴とする付記５記載の半導体集積回路装置。
（付記９） 前記第２の接触導電層以上の層の幅は、デザインルール上の最小幅であることを特徴とする付記５記載の半導体集積回路装置。

（付記１０） 前記第２の接触導電層以上の層同士の間隔は、デザインルール上の最小間隔であることを特徴とする付記５記載の半導体集積回路装置。
（付記１１） 前記第２の接触導電層以上の層の長さは、デザインルール上の最小長さであることを特徴とする付記５記載の半導体集積回路装置。

（付記１２） 前記第２の接触導電層以上の層の長さは、前記基板電位線の幅以下とすることを特徴とする付記１０記載の半導体集積回路装置。

本発明の半導体集積回路装置におけるコンタクトセルの平面図である。 本発明の半導体集積回路装置におけるコンタクトセルの断面図である。 実施の形態の半導体集積回路装置におけるコンタクトセルの平面図および断面図である。 実施の形態の半導体集積回路装置におけるコンタクトセルの斜視図である。 実施の形態の半導体集積回路装置におけるコンタクトセルに配線を行った模式図である。 従来の半導体集積回路装置の模式図である。 従来の半導体集積回路装置におけるコンタクトセルの模式図である。 従来の半導体集積回路装置におけるコンタクトセルに配線を行った模式図である。

符号の説明

１ａ 電源電圧線
１ｂ 接地電圧線
２ａ Ｎ型拡散層
２ｂ Ｐ型拡散層
３ａ，３ｂ 金属層
５ａ Ｎ型基板電位線
５ｂ Ｐ型基板電位線
６ 配線
７ コンタクトセル
１０ 半導体集積回路装置
４０ａ，４０ｂ 接触部

Claims (10)

1. 基板のバイアス制御を行う半導体集積回路装置において、
   電源電圧を供給する一対の対向する電源線と、
   前記一対の対向する電源線の間に配置された一対の拡散層と、
   前記一対の拡散層の上面にそれぞれ形成され、平面視で前記拡散層の外部に互いに対向する側に突出した部位を有する一対の導電層と、
   前記一対の導電層の突出した部位の上面に、前記電源線と平行方向にそれぞれ形成され、前記バイアス制御のための電圧を供給する基板電位線と接続される一対の接触部と、
   を有することを特徴とする半導体集積回路装置。
2. 前記一対の接触部が、同一配線グリッド上に配置されたことを特徴とする請求項１記載の半導体集積回路装置。
3. 前記導電層が、金属層であることを特徴とする請求項１記載の半導体集積回路装置。
4. 前記導電層の上面に、平面視で前記接触部と平行に配線が配置されたことを特徴とする請求項１記載の半導体集積回路装置。
5. 前記接触部は、前記基板電位線と接続させる第１の接触導電層と、第１のヴィアホールと、前記第１の接触導電層からの電位を前記導電層へ導電させる第２の接触導電層と、第２のヴィアホールとを有することを特徴とする請求項４記載の半導体集積回路装置。
6. 前記第２の接触導電層が、金属層であることを特徴とする請求項５記載の半導体集積回路装置。
7. 前記第２の接触導電層の階層と、前記電源線の階層とが同一であることを特徴とする請求項５記載の半導体集積回路装置。
8. 前記第２の接触導電層以上の層の幅は、デザインルール上の最小幅であることを特徴とする請求項５記載の半導体集積回路装置。
9. 前記第２の接触導電層以上の層同士の間隔は、デザインルール上の最小間隔であることを特徴とする請求項５記載の半導体集積回路装置。
10. 前記第２の接触導電層以上の層の長さは、デザインルール上の最小長さであることを特徴とする請求項５記載の半導体集積回路装置。

Images