JP4775683B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP4775683B2
JP4775683B2 JP2003338866A JP2003338866A JP4775683B2 JP 4775683 B2 JP4775683 B2 JP 4775683B2 JP 2003338866 A JP2003338866 A JP 2003338866A JP 2003338866 A JP2003338866 A JP 2003338866A JP 4775683 B2 JP4775683 B2 JP 4775683B2
Authority
JP
Japan
Prior art keywords
region
island
diffusion region
type
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003338866A
Other languages
English (en)
Other versions
JP2005109051A (ja
Inventor
良 神田
重明 大川
和広 吉武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2003338866A priority Critical patent/JP4775683B2/ja
Priority to TW093125464A priority patent/TWI264111B/zh
Priority to CNB2004100825212A priority patent/CN1309080C/zh
Priority to US10/950,611 priority patent/US7741694B2/en
Publication of JP2005109051A publication Critical patent/JP2005109051A/ja
Application granted granted Critical
Publication of JP4775683B2 publication Critical patent/JP4775683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、寄生効果によるモータ駆動回路の誤作動を防止する半導体集積回路装置に関する。
従来の３相モータードライバでは、直流電源ＶＣＣ、ＧＮＤ間に直列接続されたトランジスタ（Ｔｒ１―Ｔｒ２、Ｔｒ３―Ｔｒ４、Ｔｒ５―Ｔｒ６）が並列接続される。Ｔｒ１―Ｔｒ２、Ｔｒ３―Ｔｒ４およびＴｒ５―Ｔｒ６の間から取り出された出力端子をモータＭに接続する。そして、モータの回転／停止に伴う正／逆方向の起電力が発生する。トランジスタのコレクタ・エミッタ間に保護ダイオードを接続し、起電力を固定電位へ逃がし、直列接続されたトランジスタを含むＩＣの内部を保護する構造が開示されている（例えば、特許文献１参照）。
また、従来のＤＣモータの正転逆転制御回路が開示されている（例えば、非特許文献１参照）。
特開平６−１０４４５９号公報（第１３−１４頁、第１６−第１７図） 三浦宏文「メカトロニクス」オーム社、Ｐ．２０４−２０５
従来の半導体集積回路装置では、例えば、駆動素子のＯＮ動作からＯＦＦ動作への移行時には、モータから逆方向の起電力（以下、逆起電力と呼ぶ。）が発生する。そして、この逆起電力により、モータを駆動させる駆動素子のコレクタ領域には負電位が印加される。そのことで、駆動素子、基板、制御素子から構成される寄生トランジスタのエミッタ領域とベース領域とのＰＮ接合領域より、自由キャリア（電子）が発生する。該自由キャリア（電子）は、基板を介して、駆動素子が形成される島領域からその他の島領域に流れ込む。特に、駆動素子を制御する制御素子へと自由キャリア（電子）が流れ込んだ場合、制御素子が誤作動してしまう。その結果、制御素子の誤作動に伴い、ＯＦＦ動作である駆動素子がＯＮ動作し、モータに誤った信号を送り、モータの正常動作を妨げるという問題があった。
上述した各事情に鑑みて成されたものであり、本発明の半導体集積回路装置では、半導体層と、前記半導体層を複数の一導電型の島領域に区分する逆導電型の分離領域と、前記複数の島領域には、少なくともモータを駆動させる駆動素子と、該駆動素子を制御する制御素子とが組み込まれる半導体集積回路装置において、前記制御素子が形成される島領域では、逆導電型の埋込拡散領域が、一導電型の埋込拡散領域よりも前記半導体層表面側に配置され、且つ、前記制御素子が形成される島領域を区分する前記分離領域と連結し、一導電型の拡散領域は、前記制御素子が形成される島領域の周囲にて前記一導電型の埋込拡散領域と連結し、且つ、前記一導電型の埋込拡散領域及び前記一導電型の拡散領域には電
源電位が印加されることを特徴とする。従って、本発明の半導体集積回路装置では、制御素子が形成された島領域は、電源電位が印加された一導電型の埋込拡散領域により基板と区分される。そのことで、モータの逆起電力により、駆動素子から発生する自由キャリア（電子）は、基板を通過して、制御素子に流れ込むことを防ぐことができる。また、該自由キャリア（電子）は、該一導電型の埋込拡散領域を介して引き抜かれる。その結果、駆動素子より発生する自由キャリア（電子）により、制御素子が誤動作することを防ぐことができる。
本発明の半導体集積回路装置では、少なくともモータの駆動素子が形成される島領域と該駆動素子を制御する制御素子が形成される島領域を有する。そして、制御素子が形成される島領域は、電源電位が印加された一導電型の埋込拡散領域により基板と区分されている。そのことで、本発明では、モータの逆起電力により、駆動素子のＰＮ接合領域から発生する自由キャリア（電子）が、該一導電型の埋込拡散領域により制御素子内へと流れ込むことを防ぐことができる。その結果、該自由キャリア（電子）により、制御素子が誤動作することを防ぐことができ、制御素子の誤作動を防ぐことで、駆動素子の誤作動も防止できる。
また、本発明の半導体集積回路装置では、制御素子が形成される島領域において、一導電型の埋込拡散領域とその形成領域を重ねるように、逆導電型の埋込拡散領域が形成されている。そして、該逆導電型の埋込拡散領域は、一導電型の拡散領域より半導体層上面側に位置している。更に、該逆導電型の埋込拡散領域は、分離領域を介して接地状態となっている。そのことで、本発明では、該逆導電型の埋込拡散領域が、制御素子の基板としての役割を果たすことができる。
また、本発明の半導体集積回路装置では、少なくともモータの駆動素子が形成される島領域と該駆動素子を制御する制御素子が形成される島領域とを有する。そして、駆動素子が形成される島領域は、電源電位が印加された一導電型の埋込拡散領域により、基板と区分されている。そのことで、本発明では、モータの逆起電力により、駆動素子のＰＮ接合領域から発生する自由キャリア（電子）が、該一導電型の埋込拡散領域により基板へと流れ出すことを防ぐことができる。その結果、該自由キャリア（電子）が、基板を通過して制御素子へと流れ込むことを防ぐので、制御素子が誤動作することを防ぐことができる。そして、制御素子の誤作動を防ぐことで、駆動素子の誤作動も防止できる。
以下に、本発明における半導体集積回路装置の一実施の形態について、図１〜図５を参照にして詳細に説明する。
図１、図３、図４及び図５は本発明の半導体集積回路装置の構造を示す断面図であり、図２は本発明の半導体集積回路装置における回路図の一部である。
図１に示す如く、Ｐ型の単結晶シリコン基板４上には、厚さ２〜１０μｍのＮ型のエピタキシャル層５が形成されている。そして、基板４及びエピタキシャル層５は、それらを貫通するＰ型の分離領域６によって、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０が形成されている。尚、図示していないが、基板４及びエピタキシャル層５は、分離領域６によりその他の島領域も形成され、ＩＩＬ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ）等の様々な素子が配置されている。
この分離領域６は、基板４表面から上下方向に拡散した第１の分離領域１１と、エピタキシャル層５表面から形成した第２の分離領域１２から成る。そして、両者１１、１２が連結することで、基板４及びエピタキシャル層５を島状に分離する。
本実施の形態の半導体集積回路装置１では、第１及び第２の島領域７、８には、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタが形成され、第３の島領域９には、モータの駆動素子であるパワーＮＰＮトランジスタ３が形成されている。そして、本実施の形態では、小信号部２を構成する第１及び第２の島領域７、８を囲むように、第４の島領域１０が形成されている。
また、図示していないが、エピタキシャル層５上面には、ＬＯＣＯＳ酸化膜、シリコン酸化膜等が堆積されている。そして、シリコン酸化膜等に形成されたコンタクトホールを介して、バリアメタル層及びＡｌ層が堆積され、電極が形成されている。以下に、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０に形成される素子について説明する。
先ず、第１の島領域７に形成されるＮＰＮトランジスタについて説明する。図示したように、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域１３が形成されている。そして、コレクタ領域として用いられるエピタキシャル層５には、その表面から、Ｐ型の拡散領域１４及びＮ型の拡散領域１５が形成されている。例えば、Ｐ型の拡散領域１４をベース領域とし、Ｎ型の拡散領域１５をコレクタ導出領域とする。また、Ｐ型の拡散領域１４の表面からはＮ型の拡散領域１６が形成されており、Ｎ型の拡散領域１６はエミッタ領域として用いることで、ＮＰＮトランジスタが構成される。
次に、第２の島領域８に形成される横型ＰＮＰトランジスタについて説明する。図示したように、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域１７が形成されている。そして、ベース領域として用いられるエピタキシャル層５には、その表面から、Ｐ型の拡散領域１８、１９及びＮ型の拡散領域２０が形成されている。例えば、Ｐ型の拡散領域１８をエミッタ領域とし、Ｐ型の拡散領域１９をコレクタ領域とする。尚、図では、Ｐ型の拡散領域１９は独立して描いているが、実際には、エミッタ領域のＰ型の拡散領域１８を囲むように、一体に形成されている。一方、Ｎ型の拡散領域２０をベース導出領域として用いることで、横型ＰＮＰトランジスタが構成される。
次に、第３の島領域９に形成されるパワーＮＰＮトランジスタ３について説明する。図示したように、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域２１が形成されている。エピタキシャル層５の表面からＮ型の拡散領域２２が形成され、拡散領域２２は埋込拡散領域２１と連結する。そして、Ｎ型の拡散領域２２で囲まれた領域には、エピタキシャル層５の表面からＰ型の拡散領域２３が形成され、Ｐ型の拡散領域２３には、その表面からＮ型の拡散領域２４が形成されている。そして、本実施の形態では、Ｎ型のエピタキシャル層５をコレクタ領域とし、Ｎ型の埋込拡散領域２１、拡散領域２２をコレクタ導出領域としている。Ｐ型の拡散領域２３をベース領域とし、Ｎ型の拡散領域２４をエミッタ領域とし、パワーＮＰＮトランジスタ３が構成される。
ここで、本実施の形態では、例えば、数ｍＡ程度の主電流が流れる場合をＮＰＮトランジスタと呼び、例えば、数Ａ程度の主電流が流れる場合をパワーＮＰＮトランジスタと呼ぶ。
次に、第４の島領域１０に形成される、電源電位が印加されたＮ型の拡散領域について説明する。図示の如く、基板４とエピタキシャル層５との境界部分にＮ型の埋込拡散領域２５が形成され、エピタキシャル層５表面からＮ型の拡散領域２６が形成され、両者は連結している。そして、Ｎ型の拡散領域２６には電源電圧が印加される。そのことで、パワーＮＰＮトランジスタ３にモータの逆起電力が印加された際に発生する自由キャリア（電子）を吸い上げることができる。そして、本実施の形態では、第４の島領域には、ＩＣを構成する素子は形成されず、ダミー島領域として用いられる。
上述したように、本実施の形態では、第４の島領域１０は、小信号部２を構成する第１及び第２の島領域７、８を囲むように配置されている。そして、第１、第２及び第４の島領域７、８、１０では、Ｎ型の埋込拡散領域２７が、基板４とエピタキシャル層５との境界部分に一体に形成されている。更に、Ｎ型の埋込拡散領域２７は、第４の島領域１０において、Ｎ型の埋込拡散領域２５と連結している。そのため、本実施の形態では、小信号部２を形成する第１及び第２の島領域７、８等は、連結したＮ型の拡散領域２５、２６、２７で囲まれた構造となる。つまり、第４の島領域１０では、Ｎ型の拡散領域２６は電源電位が印加されており、小信号部２が形成される領域は、電源電位が印加されたＮ型の拡散領域で２５、２６、２７で囲まれた構造となる。
尚、上述したように、第４の島領域１０は、小信号部２を囲む構造に限定する必要はない。例えば、小信号部２を構成する個々の島領域毎に第４の島領域１０が配置されても良い。この場合には、第４の島領域１０の任意の箇所に、電源電位が印加されたＮ型の拡散領域が配置されても良い。
更に、本実施の形態では、図示したように、小信号部２を構成する第１及び第２の島領域７、８では、Ｐ型の埋込拡散領域２８が、基板４とエピタキシャル層５との境界部分に一体に形成されている。そして、Ｐ型の埋込拡散領域２８は、各島領域７、８を区分する分離領域６と連結し、接地状態となる。また、Ｐ型の埋込拡散領域２８は、Ｎ型の埋込拡散領域２７とその形成領域の一部を重畳させ、Ｎ型の埋込拡散領域２７よりはエピタキシャル層５表面側に位置している。そのことで、小信号部２を構成する島領域７、８では、接地状態であるＰ型の埋込拡散領域２８が基板としての役割を担う。
次に、図２に示すように、本実施の形態の半導体集積回路装置１は、モータを駆動させるためのドライバＩＣであり、その回路図の一部を図示している。例えば、モータ駆動用の電源ラインには、モータの駆動素子であるパワーＮＰＮトランジスタＡのコレクタ電極が接続している。パワーＮＰＮトランジスタＡのエミッタ電極とモータの出力端子とが接続している。一方、制御素子である横型ＰＮＰトランジスタＣのコレクタ電極とパワーＮＰＮトランジスタＡのベース電極とは、抵抗Ｒ１を介して接続している。そして、横型ＰＮＰトランジスタＣのエミッタ電極は電源ラインに接続している。ベース電極は、例えば、カレントミラー回路として形成されるもう一方の横型ＰＮＰトランジスタのベース電極と接続し、該横型ＰＮＰトランジスタを介して電源ラインに接続している。
本実施の形態では、上述した回路とすることで、例えば、駆動素子であるパワーＮＰＮトランジスタ４のＯＮ動作からＯＦＦ動作への移行時には、モータから逆起電力が発生し、パワーＮＰＮトランジスタ３に該逆起電力が印加される。そのことで、パワーＮＰＮトランジスタ３のコレクタ領域には、負の電位が印加される。一方、Ｐ型の基板４は、第３の島領域９を区分する分離領域６を介して接地されている。そのことで、パワーＮＰＮトランジスタ３のＮ型の埋込拡散領域２１と、Ｐ型の基板４と、小信号部２のＮ型の埋込拡散領域２７とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。
しかしながら、本実施の形態では、上述した素子構造とすることで、パワーＮＰＮトランジスタ３の寄生接合領域から発生する自由キャリア（電子）が基板４を介して小信号部２に流れ込むことを防止する。具体的には、小信号部２が形成される島領域７、８は、第４の島領域１０で囲まれており、第４の島領域１０には、電源電位が印加されたＮ型の拡散領域２５、２６が形成されている。そして、Ｎ型の埋込拡散領域２５は、Ｎ型の埋込拡散領域２７と連結している。そのことで、小信号部２では、電源電位が印加されたＮ型の埋込拡散領域２７で、基板４とエピタキシャル層５とが区分されている。
この構造により、本実施の形態では、パワーＮＰＮトランジスタ３から発生する自由キャリア（電子）は、基板４を介して、電源電位が印加されたＮ型の埋込拡散領域２７へと流れ込む。そして、流れ込んだ自由キャリア（電子）は、第４の島領域１０に形成されるＮ型の拡散領域２５、２６を介して、引き抜かれる。
このとき、小信号部２が形成される島領域７、８では、エピタキシャル層５とＮ型の埋込拡散領域２７とは、接地状態であるＰ型の埋込拡散領域２８により分離されている。そのことで、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタでは、自由キャリア（電子）が流れ込み、ＯＦＦ動作時に、ＯＮ動作することは無くなる。そして、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタの誤動作に基づき、駆動素子であるパワーＮＰＮトランジスタ３が、ＯＦＦ動作時にＯＮ動作することを防ぐことができる。
次に、図３に示すように、本実施の形態では、例えば、モータの駆動素子としてパワーＭＯＳトランジスタ３１を用いても良い。尚、第１の島領域７、第２の島領域８及び第４の島領域１０に形成される素子は、図１の場合と同様であるので、ここではその説明を参照とする。また、以下の説明では、図１に示した半導体集積回路装置で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
Ｐ型の単結晶シリコン基板４上には、厚さ２〜１０μｍのＮ型のエピタキシャル層５が形成されている。基板４及びエピタキシャル層５は、それらを貫通するＰ型の分離領域６によって、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０が形成されている。そして、図１に示した場合と同様に、第１の島領域７にはＮＰＮトランジスタが形成され、第２の島領域８には横型ＰＮＰトランジスタが形成され、これらの島領域７、８に形成された素子により小信号部２を構成している。
一方、本実施の形態では、モータの駆動素子として、パワーＭＯＳトランジスタ３１を用いることもできる。図示したように、第３の島領域９では、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域３２が形成されている。エピタキシャル層５の表面からＮ型の拡散領域３３、３５、Ｐ型の拡散領域３４が形成されている。Ｐ型の拡散領域３４には、その表面からＮ型の拡散領域３６が形成されている。エピタキシャル層５表面には、ゲート酸化膜３７を介して、ゲート電極３８が形成されている。そして、本実施の形態では、Ｎ型の拡散領域３３、３５をドレイン領域とし、Ｎ型の拡散領域３６をソース領域とし、Ｐ型の拡散領域３４をチャネル形成領域とし、パワーＭＯＳランジスタ３１が構成される。ここで、本実施の形態では、例えば、数Ａ程度の主電流が流れる場合をパワーＭＯＳトランジスタと呼ぶ。
本実施の形態では、モータの駆動素子として、パワーＭＯＳトランジスタ３１を用いた場合においても、パワーＮＰＮトランジスタ３を用いた場合と同様に、例えば、駆動素子であるパワーＭＯＳトランジスタ３１のモータのＯＮ動作からＯＦＦ動作への移行時には、モータの逆起電力により、パワーＭＯＳトランジスタ３１のドレイン領域には、負の電位が印加される。そして、パワーＭＯＳトランジスタ３１のＮ型の埋込拡散領域３２と、Ｐ型の基板４と、小信号部２のＮ型の埋込拡散領域２７とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。
しかしながら、図１を用いて上述したように、小信号部２が形成されている島領域７、８では、電源電位が印加されたＮ型の埋込拡散領域２７で、基板４とエピタキシャル層５とが区分されている。そのことで、自由キャリア（電子）が、小信号部２を構成する島領域に流れ込むことを防ぐことができる。また、Ｐ型の埋込拡散領域２８は、Ｎ型の埋込拡散領域２７とその形成領域の一部を重畳させる。そして、Ｐ型の埋込拡散領域２８は、Ｎ型の埋込拡散領域２７よりエピタキシャル層５表面側に位置している。そのことで、小信号部２を構成する島領域７、８では、接地状態であるＰ型の埋込拡散領域２８が基板としての役割を担う。
次に、図４に示すように、本実施の形態では、例えば、モータの駆動素子としてパワーＮＰＮトランジスタ３を用いる。そして、その駆動素子を形成する島領域において、電源電位が印加されたＮ型の埋込拡散領域で、基板４とエピタキシャル層５とが区分される場合でも良い。尚、第１の島領域７、第２の島領域８及び第３の島領域９に形成される素子は、図１の場合と同様であるので、ここではその説明を参照とする。また、以下の説明では、図１に示した半導体集積回路装置で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
Ｐ型の単結晶シリコン基板４上には、厚さ２〜１０μｍのＮ型のエピタキシャル層５が形成されている。基板４及びエピタキシャル層５は、それらを貫通するＰ型の分離領域６によって、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０が形成されている。そして、図１に示した場合と同様に、第１の島領域７にはＮＰＮトランジスタが形成され、第２の島領域８には横型ＰＮＰトランジスタが形成され、これらの島領域７、８に形成された素子により小信号部２を構成している。
本実施の形態では、モータの駆動素子としてパワーＮＰＮトランジスタ３を用い、第３の島領域９には、パワーＮＰＮトランジスタ３が形成されている。また、第３の島領域９を囲むように、第４の島領域１０が形成されている。そして、図１に示した場合と同様に、第４の島領域１０には、電源電位が印加されたＮ型の拡散領域４３、４４が形成されている。一方、第３及び第４の島領域９、１０では、Ｎ型の埋込拡散領域４１が、基板４とエピタキシャル層５との境界部分に一体に形成されている。そして、Ｎ型の拡散領域４３は、Ｎ型の埋込拡散領域４１と連結しており、パワーＮＰＮトランジスタ３は電源電位が印加されたＮ型の拡散領域４１、４３、４４で囲まれた構造となる。
尚、上述したように、第４の島領域１０は、小信号部２を囲む構造に限定する必要はない。例えば、小信号部２を構成する個々の島領域毎に第４の島領域１０が配置されても良い。この場合には、第４の島領域１０の任意の箇所に、電源電位が印加されたＮ型の拡散領域が配置されても良い。
また、本実施の形態では、図示したように、パワーＮＰＮトランジスタ３を構成する第３の島領域９では、Ｐ型の埋込拡散領域４２が、基板４とエピタキシャル層５との境界部分に一体に形成されている。そして、Ｐ型の埋込拡散領域４２は、各島領域９を区分する分離領域６と連結し、接地状態となる。また、Ｐ型の埋込拡散領域４２は、Ｎ型の埋込拡散領域４１とその形成領域の一部を重畳させている。そして、Ｐ型の埋込拡散領域４２は、Ｎ型の埋込拡散領域４１よりエピタキシャル層５の表面側に位置している。そのことで、第３の島領域９では、接地状態であるＰ型の埋込拡散領域４２が基板としての役割を担う。
本実施の形態では、上述したように、例えば、駆動素子であるパワーＮＰＮトランジスタ３のモータのＯＮ動作からＯＦＦ動作への移行時には、モータの逆起電力により、パワーＮＰＮトランジスタ３のドレイン領域には、負の電位が印加される。そして、パワーＮＰＮトランジスタ３のＮ型の埋込拡散領域２１と、Ｐ型の埋込拡散領域４２と、電源電位が印加されるＮ型の埋込拡散領域４１とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。
しかしながら、第３の島領域９は、電源電位が印加されたＮ型の拡散領域４１、４３、４４で囲まれているので、自由キャリア（電子）が、小信号部２を構成する島領域に流れ込むことを防ぐことができる。つまり、上記寄生接合領域に順方向バイアスが印加され、発生する自由キャリア（電子）は、Ｎ型の拡散領域４１、４３、４４を流れ、引き抜かれる。その結果、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタでは、自由キャリア（電子）が流れ込み、ＯＦＦ動作時に、ＯＮ動作することは無くなる。そして、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタの誤動作に基づき、駆動素子であるパワーＮＰＮトランジスタ３が、ＯＦＦ動作時にＯＮ動作することを防ぐことができる。
次に、図５に示すように、本実施の形態では、図４に示す半導体集積回路装置において、例えば、モータの駆動素子としてパワーＭＯＳトランジスタ３１を用いても良い。尚、第１の島領域７、第２の島領域８及び第４の島領域１０に形成される素子は、図４の場合と同様であるので、ここではその説明を参照とする。また、以下の説明では、図１、図３及び図４に示した半導体集積回路装置で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
Ｐ型の単結晶シリコン基板４上には、厚さ２〜１０μｍのＮ型のエピタキシャル層５が形成されている。基板４及びエピタキシャル層５は、それらを貫通するＰ型の分離領域６によって、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０が形成されている。そして、図１に示した場合と同様に、第１の島領域７にはＮＰＮトランジスタが形成され、第２の島領域８には横型ＰＮＰトランジスタが形成され、これらの島領域７、８に形成された素子により小信号部２を構成している。
一方、本実施の形態では、モータの駆動素子として、パワーＭＯＳトランジスタ３１を用いることもできる。図示したように、第３の島領域９では、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域３２が形成されている。エピタキシャル層５の表面からＮ型の拡散領域３３、３５、Ｐ型の拡散領域３４が形成され、Ｐ型の拡散領域３４には、その表面からＮ型の拡散領域３６が形成されている。エピタキシャル層５表面には、ゲート酸化膜３７を介して、ゲート電極３８が形成される。そして、本実施の形態では、Ｎ型の拡散領域３３、３５をドレイン領域とし、Ｎ型の拡散領域３６をソース領域とし、Ｐ型の拡散領域３４をチャネル形成領域とし、パワーＭＯＳランジスタ３１が構成される。ここで、本実施の形態では、例えば、数Ａ程度の主電流が流れる場合をパワーＭＯＳトランジスタと呼ぶ。
また、本実施の形態では、図示したように、パワーＭＯＳトランジスタ３１を構成する第３の島領域９では、Ｐ型の埋込拡散領域４２が、基板４とエピタキシャル層５との境界部分に一体に形成されている。そして、Ｐ型の埋込拡散領域４２は、各島領域９を区分する分離領域６と連結し、接地状態となる。また、Ｐ型の埋込拡散領域４２は、Ｎ型の埋込拡散領域４１とその形成領域の一部を重畳させている。そして、Ｐ型の埋込拡散領域４２は、Ｎ型の埋込拡散領域４１よりエピタキシャル層５の表面側に位置している。そのことで、第３の島領域９では、接地状態であるＰ型の埋込拡散領域４２が基板としての役割を担う。
本実施の形態では、上述したように、例えば、駆動素子であるパワーＭＯＳトランジスタ３１のＯＮ動作からＯＦＦ動作への移行時には、モータの逆起電力により、パワーＭＯＳトランジスタ３１のドレイン領域には、負の電位が印加される。そして、パワーＭＯＳトランジスタ３１のＮ型の埋込拡散領域３２と、Ｐ型の埋込拡散領域４２と、電源電位が印加されるＮ型の埋込拡散領域４１とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。
しかしながら、図４に示した場合と同様に、第３の島領域９は、電源電位が印加されたＮ型の拡散領域４１、４３、４４で囲まれているので、自由キャリア（電子）が、小信号部２を構成する島領域に流れ込むことを防ぐことができる。つまり、寄生接合領域に順方向バイアスが印加され、発生する自由キャリア（電子）は、Ｎ型の拡散領域４１、４３、４４を流れ、引き抜かれる。その結果、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタでは、寄生電流が流れ込み、ＯＦＦ動作時に、ＯＮ動作することは無くなる。そして、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタの誤動作に基づき、駆動素子であるパワーＮＰＮトランジスタ３が、ＯＦＦ動作時にＯＮ動作することを防ぐことができる。
尚、上述したように、本実施の形態では、電源電位が印加されたＮ型の埋込拡散領域が駆動素子形成領域の基板とエピタキシャル層との間に形成される場合、あるいは、小信号部の基板とエピタキシャル層との間に形成される場合について説明したが、この場合に限定する必要はない。例えば、Ｎ型の埋込拡散領域が、駆動素子形成領域及び制御素子形成領域のそれぞれに形成される場合でも良く、また、Ｎ型の埋込拡散領域が、駆動素子形成領域以外の全ての領域に形成される場合でも良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。 本発明の一実施の形態である半導体集積回路装置の回路図である。 本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。 本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。 本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。
符号の説明
１ 半導体集積回路装置
２ 小信号部
３ パワーＮＰＮトランジスタ
４ Ｐ型の半導体基板
５ Ｎ型のエピタキシャル層
６ 分離領域
７ 第１の島領域
８ 第２の島領域
９ 第３の島領域
１０ 第４の島領域
１１ 第１の分離領域
１２ 第２の分離領域
１３、１７、２１、２５、２７、３２、４１、４３ Ｎ型の埋込拡散領域
１４、１８、１９、２３、３４ Ｐ型の拡散領域
１５、１６、２０、２２、２４、２６、３３、３５、３６、４４ Ｎ型の拡散領域
２８、４２ Ｐ型の埋込拡散領域
３１ パワーＭＯＳトランジスタ
３７ ゲート酸化膜
３８ ゲート電極

Claims (3)

  1. 半導体層と、前記半導体層を複数の一導電型の島領域に区分する逆導電型の分離領域と、前記複数の島領域には、少なくともモータを駆動させる駆動素子と、該駆動素子を制御する制御素子とが組み込まれる半導体集積回路装置において、
    前記制御素子が形成される島領域では、逆導電型の埋込拡散領域が、一導電型の埋込拡散領域よりも前記半導体層表面側に配置され、且つ、前記制御素子が形成される島領域を区分する前記分離領域と連結し、
    一導電型の拡散領域は、前記制御素子が形成される島領域の周囲にて前記一導電型の埋込拡散領域と連結し、且つ、前記一導電型の埋込拡散領域及び前記一導電型の拡散領域には電源電位が印加されることを特徴とする半導体集積回路装置。
  2. 前記制御素子が形成される島領域を囲むように配置された一導電型の環状島領域には、前記電源電位が印加された一導電型の拡散領域が配置されることを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記半導体層は逆導電型の半導体基板と一導電型のエピタキシャル層とを有し、前記半導体基板と前記エピタキシャル層とに渡り、前記一導電型の埋込拡散領域と前記逆導電型の埋込拡散領域とが、その形成領域を重畳させていることを特徴とする請求項１または請求項２に記載の半導体集積回路装置。
JP2003338866A 2003-09-29 2003-09-29 半導体集積回路装置 Expired - Fee Related JP4775683B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003338866A JP4775683B2 (ja) 2003-09-29 2003-09-29 半導体集積回路装置
TW093125464A TWI264111B (en) 2003-09-29 2004-08-26 Semiconductor integrated circuit device
CNB2004100825212A CN1309080C (zh) 2003-09-29 2004-09-20 半导体集成电路装置
US10/950,611 US7741694B2 (en) 2003-09-29 2004-09-27 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003338866A JP4775683B2 (ja) 2003-09-29 2003-09-29 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2005109051A JP2005109051A (ja) 2005-04-21
JP4775683B2 true JP4775683B2 (ja) 2011-09-21

Family

ID=34509665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003338866A Expired - Fee Related JP4775683B2 (ja) 2003-09-29 2003-09-29 半導体集積回路装置

Country Status (4)

Country Link
US (1) US7741694B2 (ja)
JP (1) JP4775683B2 (ja)
CN (1) CN1309080C (ja)
TW (1) TWI264111B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173315B2 (en) * 2004-10-26 2007-02-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device
DE102008008498B4 (de) * 2008-02-11 2016-10-13 Austriamicrosystems Ag Verfahren zur Verminderung von Punch-Through-Neigung zwischen dotierten Halbleiterbereichen und Halbleiterbauelement
TWI615965B (zh) * 2016-11-28 2018-02-21 新唐科技股份有限公司 半導體元件
CN114628498B (zh) * 2022-05-16 2022-08-26 绍兴中芯集成电路制造股份有限公司 半导体器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458158A (en) * 1979-03-12 1984-07-03 Sprague Electric Company IC Including small signal and power devices
IT1214808B (it) * 1984-12-20 1990-01-18 Ates Componenti Elettron Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli
JP2835116B2 (ja) * 1989-09-29 1998-12-14 株式会社東芝 電力用ｉｃおよびその製造方法
JP2662446B2 (ja) * 1989-12-11 1997-10-15 キヤノン株式会社 記録ヘッド及び記録ヘッド用素子基板
ATE138321T1 (de) * 1990-01-25 1996-06-15 Canon Kk Tintenstrahlaufzeichnungssystem
JPH0456348A (ja) * 1990-06-26 1992-02-24 Fuji Electric Co Ltd 半導体集積回路装置
JP3128808B2 (ja) * 1990-07-20 2001-01-29 ソニー株式会社 半導体装置
IT1246759B (it) * 1990-12-31 1994-11-26 Sgs Thomson Microelectronics Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.
JP3108125B2 (ja) * 1991-05-27 2000-11-13 三洋電機株式会社 半導体集積回路
JPH06104459A (ja) * 1992-09-21 1994-04-15 Sanken Electric Co Ltd 半導体装置
JP3182288B2 (ja) * 1994-02-28 2001-07-03 三洋電機株式会社 半導体集積回路
US5801420A (en) * 1994-09-08 1998-09-01 Fuji Electric Co. Ltd. Lateral semiconductor arrangement for power ICS
JP3286511B2 (ja) * 1995-11-30 2002-05-27 三洋電機株式会社 半導体集積回路
JP3439042B2 (ja) * 1996-09-27 2003-08-25 三洋電機株式会社 半導体集積回路
EP0915508A1 (en) * 1997-10-10 1999-05-12 STMicroelectronics S.r.l. Integrated circuit with highly efficient junction insulation
US6225673B1 (en) * 1998-03-03 2001-05-01 Texas Instruments Incorporated Integrated circuit which minimizes parasitic action in a switching transistor pair
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
KR100363101B1 (ko) * 2001-04-16 2002-12-05 페어차일드코리아반도체 주식회사 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자

Also Published As

Publication number Publication date
JP2005109051A (ja) 2005-04-21
CN1309080C (zh) 2007-04-04
CN1604327A (zh) 2005-04-06
US20050082632A1 (en) 2005-04-21
TWI264111B (en) 2006-10-11
TW200520204A (en) 2005-06-16
US7741694B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
JP4775684B2 (ja) 半導体集積回路装置
JP6743955B2 (ja) 半導体集積回路の製造方法
EP1046193B1 (en) An integrated circuit provided with esd protection means
US6972475B2 (en) Semiconductor device
JP2009064974A (ja) 半導体装置
JP4775683B2 (ja) 半導体集積回路装置
JP2009038130A (ja) 横型ｍｏｓトランジスタ及びこれを用いた半導体装置
JP4437655B2 (ja) 半導体装置及び半導体装置の駆動回路
JP4775682B2 (ja) 半導体集積回路装置
JP2010129663A (ja) 半導体装置
KR100842340B1 (ko) 반도체 집적회로 장치
JP5156331B2 (ja) 半導体装置
JP2004031576A (ja) 半導体集積回路装置
JP4228210B2 (ja) 半導体装置
JPH0821679B2 (ja) 半導体装置
JP2004006555A (ja) 半導体装置
JP4620387B2 (ja) 半導体保護装置
JP4513920B2 (ja) 定電流制御回路
JPH1074958A (ja) 半導体集積回路およびその製造方法
JP6641967B2 (ja) 高耐圧集積回路装置
JP4944741B2 (ja) 寄生効果を抑止したダイオード素子を有する半導体集積回路装置
JP5252830B2 (ja) 半導体集積回路
JP2010177561A (ja) 半導体装置
JP7143734B2 (ja) 半導体集積回路
JP3286511B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees