JPH0456348A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は外部回路の互いに異なる電位上で動作すべき複
数個の回路部を同一チップ内に組み込んでなる半導体集
積回路装置に関する。

〔従来の技術〕

周知のように半導体集積回路装置はふつう数ｖ程度、高
くても数十■の給電電圧下で動作するものがほとんどで
、これを外部回路と接続して使用する際に外部回路が例
えば電力用回路でその動作口′ＩＢｔ圧が集積回路の動
作電圧より高いも場合、それとの接続の態様に制約を受
けることがある。

この例を第５図以降を参照して説明する。

第５図は三相のインバータ３０によりモータ４０等の電
力負荷を駆動する例であって、インバータ３０はフリー
ホイーリングダイオード３２がコレクタ・ベース間にそ
れぞれ並列接続された６個のこの例ではトランジスタ３
１を通例のように三相ブリッジ接続してなり、１対の電
源電位点■および８間の数百Ｖの直流電圧を受けて、モ
ータ４０を駆動する３個の出力電圧Ｖｏに変換して出力
する。これらの６個のトランジスタ３１を所定の順序で
かつ所定のタイミングで開閉操作するため、それらのベ
ースに第６図に要部が例示されたベース駆動回路Ｃがそ
れぞれ接続される。

第６図のベース駆動回路Ｃは出力部５Ｃとそれに対する
操作部６０からなる。出力部５０は数Ｖ程度の電圧を受
ける１対の電Ｓ端子ＴｖとＴｅの間に２個のトランジス
タ５１をプッシュプル接続したもので、操作部６０はこ
れらトランジスタ５１のベースをそれぞれ制御する２個
のトランジスタ６２を各抵抗６３とともに両電源端子Ｔ
νとＴｅの間に接続して、これらのトランジスタ６２を
２個のインバータ６１を介して制御指令Ｃ３とその補信
号により交互に開閉させるようにしたものである。これ
によって交互に開閉比作される出力部５０内の２個のト
ランジスタ５１の相互接続点から出力端子ＴＯが導出さ
れ、第１図の各ベース駆動回路Ｃに対応するトランジス
タ３１のベースにそれぞれ接続される。

さて、第１図のインバータ３０の例ではその６個のトラ
ンジスタ３１がｎｐｎ形なので、その内の下側の行に並
ぶ３個についてはそれらに対応する３個のベース駆動回
路Ｃを１個の集積回路装置１１内に作り込み、その基板
に対してこの例では接地側の電位Ｅを与えることでよい
。

しかし、上側の行に並ぶ３個のトランジスタ３１につい
ては、それらのエミッタにそれぞれ互いに独立に変化す
る出力電圧Ｖｏが掛かるので、それらに接続すべきベー
ス駆動回路Ｃは互いに分離して図示のような個別の集積
回路装置１２に分け、かつそれらの基板に対して各出力
電圧Ｖｏの電位をそれぞれ与える必要がある。

第７図は参考用にかかる集積回路装置１１や１２に第６
図の・＼−ス駆動回路Ｃの出力部５０を組み込んだ部分
の従来のふつうの構造を示すものである。

その基板ｌには例えば図のようにｎ形のものが用いられ
、２個のトランジスタ５１用にこの基板ｌの表面にこの
例では接合分離用のＰ形の埋込層４ｐとコレクタ用のｎ
形の埋込層４ｎとをあらかじめ拡散して置いた上でエピ
タキシャル層５をｎ形で成長させ、その表面から各トラ
ンジスタを作り込むべき範囲を取り囲むようｎ形の接合
分離層６を深く埋込層４ｐに達するまで拡散することに
よってエピタキシャル層５を各トランジスタ５１用のコ
レクタｇ域として接合分離する。

この例ではｎｐｎ形の各トランジスタ５１は、このｎ形
のコレクタ領域内に、埋込層４ｎに達するｎ形のコレク
タ接続層７とＰ形のベース層８とｎ形のエミツタ層９を
拡散することにより作り込まれ、これら両トランジスタ
５１は図示のように相互接続されて１対の電源端子Ｔν
とＴｅおよび出力端子Ｔｏが導出される。なお、制御用
の２個のベース端子Ｔｂは第１図の操作部６０と接続さ
れる。

かかる集積回路装置を正常に動作させるには、図示のよ
うに一方の電ａ！端子Ｔｅを基板ｌと同電位に置く必要
があるので、第１図の集積回路装置１１には３個のベー
ス駆動回路Ｃを作り込んでそれらに共通な電源端子Ｔｅ
に一定の基準電位であるこの例では接地電位Ｅを与える
ことでよいが、３個の集積回路装置１２についてはそれ
ぞれ前述のようにベース駆動回路Ｃを個別に作り込んで
、その上述のように基板１と同電位の電源端子Ｔｅに時
間的に絶えず変動する各出力電圧Ｖｏを個別に与えた状
態で、つまりそれぞれ独立した電位上で動作させる必要
が生じるのである。

〔発明が解決しようとする課題〕

上側のベース駆動回路のような複数個の回路を集積回路
装置内に組み込んで外部回路とそれぞれ接続する際に、
各回路を動作させる電位すなわち集積回路装置の基板の
電位が異なると、動作電位が異なる回路ごとに集積回路
装置を分離する必要があるので、各集積回路装置の製作
やパッケージにそれだけ手間と費用が掛かり、かつその
実装に際しても余分なスペースや手間を要する。

この問題を解決するため、例えば第１図の上側の行の３
個のトランジスタ３１をｐｎｐ形とすれば、３個の集積
回路装置１２のベース駆動回路Ｃを１個の集積回路装置
内に組み込めるが、その基板には電源電圧■の電位を与
える必要があるので、集積回路装置１１とは別個に分離
しなければならない点に変わりはない。

本発明の目的は、かかるｒＪ１題を解決して、外部回路
の互いに異なる電位上で動作すべき複数個の回路部を１
個の集積回路装置内に組み込めるようにすることにある
。

〔課社を解決するための手段〕

この目的は本発明によれば、上述のようＧこ外部回路の
基準電位側に接続すべき第１回路部のほかに非基準電位
側に接続すべき第２回路部を単一の集積回路装置内に組
み込むため、一方の導電形の第１半導体顛域と、第１半
導体領域内に作り込んだ他方の導電形の第２半導体領域
と、第２半導体領域内に作り込んだ一方の導電形の第３
半導体領域とを設け、第１回路部を第１半導体領域内に
。

第２回路部を第３半導体領域内にそれぞれ作り込み、第
１半導体碩域には外部回路の基準電位を。

第２および第３半導体領域には外部回路の非基準電位を
それぞれ与えた状態で両回踏部を動作させることによっ
て達成される。

なお、第１半導体領域は集積回路装置の基板等で構成さ
れる。第１および第２回路部のいずれもふつう複数の回
路からなり、外部回路の基準電位側で動作する第１回路
部はむろん１個であるが、第２回路部は独立に変化しう
る非基準電位の数に応じた個数だけ設けられる。

〔作用〕

以下、第１図の原理図を参照して前項の本発明の構成が
もつ作用を説明する。ただし、ここでは図の簡単化のた
め第１回路部Ｃ１と第２回路部Ｃ２がともに単一のトラ
ンジスタにより代表され、集積回路装置の基板である第
１半導体６１域ｌがＰ形の場合が示されている０両回路
部ＣＩと０２は例えば前に説明した第５図と同し第２図
のインバータ３０と接続されるものとする。

本発明では、上述のＰ形である一方の導電形の第１半導
体領域１内に他方の導電形であるｎ形の第２半導体領域
２を、またその中に一方の導電形であるＰ形の第３半導
体領域３を順次設け、第１半導体領域１内に第２図の接
地電位Ｅである基準電位下で動作する第１回路部ＣＩを
、第３半導体領域３内に第２図の出力電圧Ｖｏである非
基準電位下で動作する第２回路部Ｃ２をそれぞれ作り込
む０図の両回踏部Ｃ１と０２はともにｎ形のコレクタ領
域５とＰ形のベース層８とｎ形のエミツタ層９をもつｎ
ｐｎ　）ランジスタである。

次に、第２回路部Ｃ２を第１回路部ＣＩと独立した電位
下で動作させるために、本発明では導電形が異なる第２
半導体領域２と第３半導体碩域３を、例えば図のように
両者の表面を端子Ｔｅ用の電極膜で短絡することにより
、同電位に接続して非基準電位Ｖｏを与える。もちろん
、第１回路部Ｃ１側では通例のようにそれが作り込まれ
ている第１半導体領域１に対し端子Ｔｅ用の電極膜を介
して基準電位Ｅが与えられる。これによって、導電形が
互いに異なる第１半導体領域１と第２半導体領域２間の
ｐｎ接合に基準電位Ｅと非基準電位ｖＯ間の電位差が逆
バイアス方向に掛かるので、第３半導体領域３の電位ν
０が第１半導体領域１の電位Ｅから浮き、第１半導体領
域１内の第１回路部Ｃ１と第３半導体頭域３内の第２回
路部Ｃ２とが互いに異なる電位ＥとＶｏの下で相互干渉
することなく互いに全く独立して動作し得るようになる
。

従って本発明では第１回路部Ｃ１と第２回路部Ｃ２をす
べて第２図のように単一の集積回路装置ｌＯ内に組み込
んでしまうことができる。

なお、この集積回路装置１０内の第１回路部Ｃ１用の第
１半導体領域１には基準電位Ｅが図のように共通に与え
られ、第２回路部Ｃ２用の各第３半導体領域３には互い
に独立に変化し得る非基準電位ｖＯが図のように個別に
与えられる。

〔実施例〕

以下、第３図と第４図を参照しながら本発明の詳細な説
明する。これらは前に説明した第７図と同様に第６図中
の出力部５０を組み込んだ部分の断面を示し、第７図と
の対応部分には同じ符号が付されている。いずれの実施
例でも基板上にエピタキシャル層を成長させたウェハ内
に集積回路が作り込まれるものとする。

第１図の例では第１回路部Ｃ１と第２回路部Ｃ２用に各
２個のトランジスタ５１が作り込まれる。この実施例で
の集積回路装置の基板１はＰ形で、これを本発明にいう
第１半導体領域としてその表面の第２回路部Ｃ２を作り
込むべき範囲内にｎ形の第２半導体領域２を皿状に拡散
し、次にその中にＰ形の第３半導体領域３を皿状に拡散
する。

さらに、その表面の所定範囲にトランジスタ５１の接合
分離用のＰ形埋込層４ｐおよびコレクタ用のｎ形埋込層
４ｎをいずれも高不純物濃度で拡散して置いた上で、ｎ
形のエピタキシャル層５をウエノ＼の全面に成長させる
０次に、エピタキシャル層５の表面から通例のようにｎ
形の接合分離層６を各トランジスタ５１を作り込む範囲
を囲むパターンでＰ形埋込層４ｐに達するまで深く拡散
する。

これによって、第１半導体領域１と第３半導体領域３で
は接合分離層６によって分割されたｎ形のエピタキシャ
ル層５をコレクタ領域として第１回路部ＣＩと第２回路
部Ｃ２用のｎｐｎ　）ランジスタ５１がそれぞれ作り込
まれ、第２半導体領域２に対してはｎ形のエピタキシャ
ル層５の接合分離層６で内側と外側から囲まれそれに連
続する環状部分がいわばその延長部として利用される。

各トランジスタ５１はエピタキシャル層５であるｎ形の
各コレクタ領域内に埋込層４ｎに達するｎ形のコレクタ
接続層７とｎ形のベース層８とｎ形のエミツタ層９を拡
散して作り込まれる。

両回路部ＣＩとＣ２のいずれでも、２個のトランジスタ
５１は図のように直列接続されて電源端子ＴνおよびＴ
６と出力端子ＴＯとが導出され、１対のベース端子Ｔｂ
は集積回路装置内の他回路と接続される。

第１回路部Ｃ１側では、電源端子Ｔｅは接合分離層６の
表面に接触する電極膜を介して第１半導体領域である基
板１と接続され、第２図の基準電位Ｅがこれに与えられ
る。第２回路部Ｃ２側の電源端子Ｔｅは、それ用の電極
膜がエピタキシャル層５と接合分離層６の表面に共通に
接触してｎ形の第２半導体領域２とＰ形の第３半導体領
域３とを短絡するように設けられ、第２図の非基準電位
ν０がこれに与えられる。

この例では、第２回路部Ｃ２例の電源端子Ｔｅの非基準
電位Ｖｏの方が第１回路部Ｃ１側の電源端子Ｔｏの基準
電位Ｅより正側なので、両者の電位差が第１半導体領域
１と第２半導体領域２の間のｐｎ接合に対して逆バイア
ス方向に掛かり、これによって両回路部ＣＩと０２の動
作電位が互いに分離されて動作上の干渉が防止される。

第４図の実施例では、第６図の出力部５０のトランジス
タ用に同図ら）に示すダーリントントランジスタ５２が
用いられ、それを構成する１対のトランジスタ５３と５
４が同図（ａｌの第１回路部Ｃ１と第２回路部Ｃ２のそ
れぞれについて示されている。第３図の実施例と異なる
点はこれらトランジスタ５３と５４の部分のみであり、
埋込層４ｎとコレクタ接続層７を両トランジスタに共用
に、ベース層８とエミツタ層９を個別にそれぞれ設けた
上で、図示のようにダーリントン接続する。

この実施例でも、第２回路部０２側では端子Ｔｅの電極
膜を介して第２半導体領域２と第３半導体領域３とに非
基準電位Ｖｏが与えられ、基準電位Ｅが与えられる第１
半導体８Ｎ域１と第２半導体碩域２との間のｐｎ接合に
両電位の差による逆バイアスが掛かるのも第３図の実施
例と同じである。

以上のいずれの実施例においても、第２半導体領域２の
不純物濃度と拡散深さを適宜に選定することにより、第
１回路部Ｃ１と第２回路部Ｃ２の間に充分な耐圧値を持
たせることができる。

以上説明した実施例に限らず、本発明は種々の態様で実
施できる。図の導電形はもちろん任意で必要に応じ適宜
に選択される。また、実施例では基準電位を第２図の接
地電位Ｅとしたが、場合により電源電位■になることも
ある０本発明の集積回路装置の接続対象もインバータに
限らず、これを種々の外部回路と接続できる。

（発明の効果） 以上から明らかなように本発明では、外部回路の基準電
位に接続する第１回路部と非基準電位に接続する第２回
路部とを集積回路装置に組み込むため、一方の導電形の
第１半導体領域の所定範囲の表面から他方の導電形の第
２半導体領域と一方の導電形の第３半導体領域を順次入
れ子式に作り込んで、第１回路部を第１半導体領域内に
、第２回路部を第３半導体領域内にそれぞれ作り込み、
第１半導体頭域に外部回路の基準電位を与え第２および
第３半導体ｗ４域に外部回路の非基準電位を与えた状態
で両回路部を動作させることにより、次の効果を上げる
ことができる。

（ａ）第２および第３半導体領域を同電位に接続して非
基準電位を与え、導電形が異なる第１半導体領域と第２
半導体領域との間のｐｎ接合に基準電位と非基準電位間
の電位差を逆バイアス方向に掛けて第３半導体顛域を第
１半導体領域から電位的に浮かせることにより、第１お
よび第２回路部を単一の半導体装置内に組み込むことが
できる。

（ｂ）第１半導体領域内の第１回路部と第３半導体領域
内の第２回路部を互いに異なる電位下で相互干渉なく全
く独立して動作させることができる。

（Ｃ）第２半導体領域の不純物濃度と拡散深さを適宜に
選定することにより、第１半導体碩域内の第１回路部と
第３半導体顛域内の第２回路部の相互間に充分高い耐圧
値を持たせることができる。

このように本発明は、外部回路内の基準電位のほかにそ
れと独立に変化し得る非基準電位に接続すべき多数個の
回路部を単一の集積回路装置内に集積化することを可能
とするもので、集積回路自体のコストダウンはもちろん
、実装用のスペースや手間の削減に貢献し得るものであ
る。

【図面の簡単な説明】

第１図から第４図までが本発明に関し、第１図は本発明
による半導体集積回路装置の原理を示すその断面図、第
２図はその適用例を示す回路図、第３図は本発明の一実
施例による集積回路装置の要部拡大断面図、第４図（ａ
）は異なる実施例による集積回路装置の要部拡大断面図
、同図伽）はそれに作り込まれるダーリントントランジ
スタの回路図である。第５図以降は従来技術に関し、第
５図は従来の集積回路装置とその適用例を示す回路図、
第６図は集積回路装置に組み込まれる回路部ないしベー
ス駆動回路を示す回路図、第７図はこれを紐み込んだ従
来の集積回路装置の要部拡大断面図である。これらの図
において、 １：第１半導体領域ないしは集積回路装置の基板、２：
第２半導体領域、３：第３半導体領域、４ｎ：ｎ形埋込
層、４ｐ：Ｐ形埋込層、５：エピタキシャル層ないしコ
レクタ領域、６：接合分離層、７：コレクタ接続層、８
：ベース層、９：エミツタ層、１０：本発明による集積
回路装置、１１．１２：従来の集積回路装置、３０：外
部回路例としてのインバータ、３１：を内用トランジス
タ、３２：フリーホイーリングダイオード、４ｏ：モー
タ等の負荷、５０：出力部、５１：トランジスタ、５２
；ダーリントントランジスタ、５３，５４　：ダーリン
トントランジスタを構成するトランジスタ、６０：Ｓ作
部、６１：インバータ、６２：トランジスタ、６３：抵
抗、Ｃ：ベース駆動回路、Ｃ１：第１回路部、Ｃ２：第
２回路部、Ｅ：外部回路の基準電位ないしは接地電位、
Ｔｂ：回路部のベース端子、Ｔｅ：回路部の電源端子、
Ｔｏ＝回路部の出力端子、Ｔν：回路部の電源端子、■
：外部回路の電源電位点、ｖｏ：外部回路の非基準電位
ないしは出力電圧、である。 第３千謂４参４ト八　　第２千虜４杢々慟瓜第１図 第１牛導タシ噌Ａ 第２図 弔 図

Claims (1)

【特許請求の範囲】
1. 　外部回路の基準電位側に接続すべき第１回路部と非基
   準電位側に接続すべき第２回路部とを組み込んでなる集
   積回路装置であって、一方の導電形の第１半導体領域と
   、第１半導体領域内に作り込まれた他方の導電形の第２
   半導体領域と、第２半導体領域内に作り込まれた一方の
   導電形の第３半導体領域とを備え、第１回路部が第１半
   導体領域内に、第２回路部が第３半導体領域内にそれぞ
   れ作り込まれ、第１半導体領域が外部回路の基準電位点
   に、第２および第３半導体領域が外部回路の非基準電位
   点にそれぞれ接続されることを特徴とする半導体集積回
   路装置。