JP2004063532A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004063532A
JP2004063532A JP2002216142A JP2002216142A JP2004063532A JP 2004063532 A JP2004063532 A JP 2004063532A JP 2002216142 A JP2002216142 A JP 2002216142A JP 2002216142 A JP2002216142 A JP 2002216142A JP 2004063532 A JP2004063532 A JP 2004063532A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal
semiconductor device
resin substrate
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002216142A
Other languages
English (en)
Inventor
Michio Shinozaki
篠崎 道生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002216142A priority Critical patent/JP2004063532A/ja
Publication of JP2004063532A publication Critical patent/JP2004063532A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の動作および使用環境の変化に伴って熱が繰り返し付加される環境下で、2次実装用の半田ボールの接合信頼性が充分高い、半導体素子収納用パッケージおよび半導体装置を提供する。
【解決手段】上面中央部に半導体素子5の搭載部を有する樹脂基板3と、この樹脂基板3の上面に搭載部を取り囲んで取着された金属枠体4と、搭載部を覆うようにして金属枠体4の上面に周辺部が取着される金属蓋体6とを具備し、樹脂基板3の熱膨張率が半導体素子5の熱膨張率と金属枠体4の熱膨張率との間の値であるとともに、金属蓋体6の周辺部の厚みが半導体素子5の上部に位置する中央部の厚みより薄い半導体素子収納用パッケージおよびこれを用いた半導体装置とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子がフリップチップ接続によって搭載される半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置に適用して、使用耐久性・信頼性に優れたものとするのに有効な技術に関するものである。
【0002】
【従来の技術】
近年、マイクロプロセッサやASIC(Application Specific Integrated Circuit)等に代表される半導体素子が搭載される半導体装置においては、半導体素子の高集積化に伴い、半導体素子の実装方法は、この素子およびこの素子を搭載する半導体素子収納用パッケージの小型化に対応できるフリップチップ実装に移行している。
【0003】
この実装方法では、まず、半導体素子の電極パッドの表面にスパッタリング法等でBLM(Ball Limiting Metallurgy)重ね膜を堆積し、次いで、フォトリソグラフィ技術を用いたエッチング法でBLM重ね膜をパターニングして、電極パッド上にBLM電極を形成する。
【0004】
次に、フォトレジストを用いたリフトオフ法で円錐台状の半田をBLM電極上に形成した後、これを溶融させて、球状の半田ボールを形成する。
【0005】
次に、この半田ボールを融解(リフロー)し、半導体素子収納用パッケージ上に形成された電極と反応させて、半導体素子を半導体素子収納用パッケージに半田を介して接続することによって搭載する。
【0006】
最後に、半導体素子が搭載されたこの半導体素子収納用パッケージに金属蓋体をパッケージの封止部において位置合わせして、樹脂等の封止材で封止することにより半導体装置が完成する。
【0007】
ここで、半導体素子収納用パッケージの容器本体となる基板には、セラミック基板またはプリント基板等の樹脂基板が用いられる。特に、半導体素子収納用パッケージが樹脂基板の場合は、この樹脂基板の剛性を高めるために、金属枠体と呼ばれる、半導体素子を内部に収納するための開口部が形成された、金属部材から成る枠状部材が樹脂基板に接合されて用いられる。
【0008】
また、金属蓋体は、半導体素子の保護だけではなく、半導体素子で発生する熱を外部へ放熱する放熱板としての機能も有する。このため、この金属蓋体には熱伝導率の高い銅(Cu)材質やアルミニウム(Al)材質等の部材が使用され、半導体素子で発生する熱を逃がす放熱体として機能させるために、その厚みは通常、0.5mm乃至1.0mmとされている。
【0009】
さらに近年は、高速で動作し、かつ構造の複雑な半導体素子が搭載されるようになり、半導体素子の動作および使用環境の変化に伴って熱が繰り返し付加された場合において、半導体素子の破壊が発生しないように半導体素子に負荷をかけない構造や材料の採用が要求されている。このような要求に応えるためには、樹脂基板の熱膨張率を小さくし、半導体素子と金属枠体との間の熱膨張率にすることが有効である。
【0010】
【発明が解決しようとする課題】
しかしながら、樹脂基板を使用した半導体素子収納用パッケージから成る半導体装置をいわゆるBGA(Ball Grid Array)構造やLGA(Land Grid Array)構造で外部電気回路基板であるプリント配線板に実装した形態では、樹脂基板の熱膨張率を半導体素子の熱膨張率(2〜4×10−6/℃)と同じにすると、樹脂基板に半導体素子の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、その低温域では、樹脂基板,金属枠体(熱膨張率:16〜25×10−6/℃),金属蓋体(熱膨張率:16〜25×10−6/℃)およびプリント配線板(熱膨張率:16×10−6/℃以上)の熱膨張率の違いによって、熱膨張率の大きな金属蓋体および金属枠体が熱膨張率の小さな樹脂基板の外辺側を金属蓋体側に持ち上げる応力が発生する一方、熱膨張率の大きなプリント配線板が熱膨張率の小さな樹脂基板の外辺側をプリント配線板側に反らせる応力も発生し、樹脂基板と金属枠体とが剥がれたり、この半導体装置とプリント配線板の外部電気回路との接続端子である半田ボールのうち、樹脂基板の外辺に位置する半田ボールにストレスが集中し、その結果、この半田ボールが破壊され、半導体装置が正常な機能を果たさなくなるという問題が発生する。
【0011】
従って、半導体素子の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、金属蓋体と半導体素子との間,金属蓋体と金属枠体との間,金属枠体と樹脂基板との間,および半導体装置とプリント配線板の外部電気回路との接続端子である半田ボールの接合信頼性をいずれも満足する構造が必要とされている。
【0012】
本発明は、上記のような問題に鑑み案出されたものであり、その目的は、半導体素子の動作および使用環境の変化といった温度負荷が繰り返される環境下においても、半導体装置とプリント配線板とを接合する半田ボールの接合信頼性を保ちながら、金属蓋体と金属枠体との間、および金属枠体と樹脂基板との間の接合信頼性を確保することができる半導体素子収納用パッケージおよびその半導体素子収納用パッケージを用いた半導体装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面中央部に半導体素子の搭載部を有する樹脂基板と、この樹脂基板の上面に搭載部を取り囲んで取着された金属枠体と、この搭載部を覆うようにして前記金属枠体の上面に周辺部が取着される金属蓋体とを具備し、前記樹脂基板の熱膨張率が前記半導体素子の熱膨張率と前記金属枠体の熱膨張率との間の値であるとともに、前記金属蓋体の前記周辺部の厚みが前記半導体素子の上部に位置する中央部の厚みより薄いことを特徴とするものである。
【0014】
また、本発明の半導体素子収納用パッケージは、上記構成において、前記金属蓋体の前記周辺部の厚みが前記中央部の厚みの1/2以下であることを特徴とするものである。
【0015】
また、本発明の半導体装置は、上記各構成の本発明の半導体素子収納用パッケージの前記搭載部に半導体素子が搭載されるとともに、前記金属枠体の上面に前記金属蓋体の前記周辺部が取着されて成ることを特徴とするものである。
【0016】
またさらに、本発明の半導体装置は、上記構成において、前記半導体素子の上面と前記金属蓋体の前記中央部の下面とが伝熱性部材で接続されていることを特徴とするものである。
【0017】
本発明の半導体素子収納用パッケージによれば、上面中央部に半導体素子の搭載部を有する樹脂基板と、この樹脂基板の上面に搭載部を取り囲んで取着された金属枠体と、搭載部を覆うようにして金属枠体の上面に周辺部が取着される金属蓋体とを具備し、この樹脂基板の熱膨張率が半導体素子の熱膨張率と金属枠体の熱膨張率との間の値であることから、この半導体素子収納用パッケージを用いた半導体装置をプリント配線板に実装し、搭載した半導体素子の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、半導体素子および樹脂基板間に発生する応力を小さく抑えることが可能となり、さらに金属蓋体の周辺部の厚みが半導体素子の上部に位置する中央部の厚みより薄いことから、樹脂基板,金属枠体(熱膨張率:16〜25×10−6/℃)および金属蓋体(熱膨張率:16〜25×10−6/℃)の熱膨張率の違いによって発生する、熱膨張率の大きな金属蓋体および金属枠体が熱膨張率の小さな樹脂基板の外辺側を金属蓋体側に持ち上げようとする応力に対して、中央部で必要な強度を確保しながら厚みの薄い金属蓋体の周辺部が変形することによってこの応力を吸収する役割を果たすため、樹脂基板と金属枠体とが剥がれたり、半導体素子収納用パッケージの外辺の位置に配置された半田ボールにストレスが集中してこの半田ボールが破壊されることによって半導体装置が正常な機能を果たさなくなったりする問題を有効に防止することが可能となる。その結果として、半導体装置とプリント配線板との接合に関して好適な半導体装置を提供することが可能となる。
【0018】
また、本発明の半導体素子収納用パッケージによれば、金属蓋体の周辺部の厚みが中央部の厚みの1/2以下であるときには、熱膨張率の大きな金属蓋体および金属枠体が熱膨張率の小さな樹脂基板の外辺側を金属蓋体側に持ち上げようとする応力に対して、この金属蓋体の厚みの厚い中央部で十分な強度を確保しつつ厚みが中央部の1/2以下と薄い周辺部がこの応力をさらに有効に吸収する役割を果たすため、樹脂基板と金属枠体とが剥がれたり、半導体素子収納用パッケージの外辺の位置に配置された半田ボールにストレスが集中してこの半田ボールが破壊されたりすることによって半導体装置が正常な機能を果たさなくなる問題をより有効に防止することが可能となる。その結果として、半導体装置とプリント配線板との接合に関してより好適な半導体装置を提供することが可能となる。
【0019】
また、本発明の半導体装置によれば、上記各構成の本発明の半導体素子収納用パッケージの搭載部に半導体素子が搭載されるとともに、金属枠体の上面に金属蓋体の周辺部が取着されて成るため、以上のような本発明の半導体素子収納用パッケージによる作用効果によって、半導体装置とプリント配線板との接合に関して高い信頼性を得ることが可能となる。
【0020】
また、本発明の半導体装置によれば、半導体素子の上面と金属蓋体の中央部の下面とが伝熱性部材で接続されているときには、半導体素子からの熱を金属蓋体に、あるいは金属蓋体の外側に取着される高熱伝導材料から成る放熱器に効率よく逃がすことが可能となり、長期的に安定した高放熱特性の半導体装置を提供することが可能となる。
【0021】
【発明の実施の形態】
以下、本発明の半導体素子収納用パッケージおよび半導体装置について添付図面に基づき詳細に説明する。図1は、本発明の半導体素子収納用パッケージおよびこれを用いた本発明の半導体装置の実施の形態の一例を示す断面図である。また、図2は、形状の違う金属蓋体を用いた本発明の半導体素子収納用パッケージおよびこれを用いた本発明の半導体装置の実施の形態の他の例を示す断面図である。
【0022】
図1および図2では、半導体素子収納用パッケージとしてBGA型パッケージを用いた場合の例を示しており、それぞれ同様の箇所には同じ符号を付してある。これらの図において、1は半導体素子収納用パッケージ、2はこの半導体素子収納用パッケージ1を用いた半導体装置を示し、3は樹脂基板、4は金属枠体、5は半導体素子、6は金属蓋体、7は樹脂基板3と金属枠体4とを接合する第1の接合部材、8は金属枠体4と金属蓋体6とを接合する第2の接合部材、9は半導体素子5と金属蓋体6とを接合する伝熱性部材である第3の接合部材、10は外部電気回路との接続端子となる半田ボール、11は半導体素子5と樹脂基板3の回路とを接続する素子接続用バンプ、12は半導体素子5と樹脂基板3との実装部を補強するための熱硬化性の充填剤であるアンダーフィルである。
【0023】
この図1に示す例においては、半導体素子収納用パッケージ1は、下面の外部接続用電極(図示せず)に外部接続端子となる半田ボール10等が接続された樹脂基板3と、その樹脂基板3の上面に、上面中央部の半導体素子5の搭載部を取り囲むように第1の接合部材7により取着された、半導体素子5を内部に収容するための開口部が形成された金属枠体4と、金属枠体4の開口部を覆うように金属枠体4の上面に第2の接合部材8により取着される金属蓋体6とから構成されている。
【0024】
本発明の半導体装置2は例えば、図1および図2に示したように、本発明の半導体素子収納用パッケージ1の半導体素子5の搭載部に形成された半導体素子接続用パッド(図示せず)にSn−Pb等の半田等から成る導体バンプにより半導体素子5がフリップチップ実装され、この半導体素子5と樹脂基板3との間に、この実装部の補強のために熱硬化性樹脂を含有する充填剤、いわゆるアンダーフィル12が充填され、さらに、金属蓋体6が、樹脂基板3の半導体素子5の搭載部を覆うように金属枠体4の上面に第2の接合部材8により取着されることにより完成する。そして、これらの例では、半導体素子5の上面と金属蓋体6の下面とが伝熱性部材である第3の接合部材9で接続されている。
【0025】
樹脂基板3は、例えばポリフェノールエーテル等の材質から成る基板であったり、または、この基板上にポリイミド,エポキシ樹脂,フッ素樹脂,ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用したり、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される、内部配線を有した多層基板構造とされている。
【0026】
この樹脂基板3は以下のようにして作製される。例えばポリフェノールエーテル樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にポリフェノールエーテル樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等の塗布技術により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層(図示せず)と、銅を無電解めっき法や蒸着法等の薄膜形成技術で被着しこれにフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層(図示せず)とを交互に積層し、約180℃程度の温度で加熱硬化することによって製作される。
【0027】
また、各薄膜配線導体層は、例えば銅(Cu),銀(Ag),ニッケル(Ni),クロム(Cr),チタン(Ti),金(Au)またはニオブ(Nb)やそれらの合金等の金属材料の薄膜等により形成すればよい。具体的には、例えば金属材料の薄膜で形成する場合は、スパッタリング法,真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成すればよい。この樹脂基板3の上面中央部の搭載部には半導体素子5が接続される素子接続用バンプ11が形成され、またその下面には外部接続端子となる半田ボール10が接続される外部接続用電極(図示せず)が形成されている。この樹脂基板3の熱膨張率は、例えば5〜15×10−6/℃となっている。
【0028】
半導体素子5はフリップチップ型のもので、シリコン(Si)系等の半導体材料から成り、その下面(樹脂基板3と対向する面)には多数の接続用バンプが形成されている。この半導体素子5の熱膨張率は、例えば2〜4×10−6/℃となっている。
【0029】
そして、この半導体素子5は、樹脂基板3の上面の搭載部に搭載され、接続用バンプを樹脂基板3の半導体素子5接続用の素子接続用バンプ11に載置当接させ、しかる後、約250ないし400℃の温度で加熱して導体バンプを溶接させることにより、樹脂基板3の薄膜配線導体層と電気的に接続されている。この半導体素子5が樹脂基板3に実装された部分には、この実装部の補強のために熱硬化性樹脂を含有する充填剤、いわゆるアンダーフィル12が充填されている。
【0030】
金属蓋体6は、一般的には金属材料から成り、プレス加工や切削加工または研削加工等により任意の形状に成形される。ここで、この金属蓋体6の外側に取着される放熱器(図示せず)へ効率よく熱を伝える媒体として機能するように、金属蓋体6を高熱伝導材料である銅(熱伝導率:400W/(m・K))やアルミニウム(熱伝導率:200W/(m・K))から成るものとすると、この金属蓋体6のうち厚みの薄い周辺部においても、半導体素子5からの熱を高熱伝導材料から成る放熱器に効率よく熱を逃がすことが可能となり、長期的に安定した高放熱特性の半導体装置2を提供することが可能となる。
【0031】
金属蓋体6と半導体素子5とを接合する伝熱性部材である第3の接合部材9には、熱伝導性の良いグリースまたはゲル状樹脂を用いることが望ましい。
【0032】
金属枠体4は、金属蓋体6と同様に、一般的には金属材料から成り、プレス加工や切削加工または研削加工等により、樹脂基板3の搭載部を取り囲む、半導体素子5を内部に収容するための開口部を持つ形状に成形される。金属枠体4が銅(熱伝導率:400W/(m・K))またはアルミニウム(熱伝導率:200W/(m・K))から成るときには、発熱した半導体素子5から樹脂基板3へ伝わった熱を、高熱伝導材料である銅またはアルミニウムから成るこの金属枠体4を通して外部の放熱器へ効率良く逃がすことが可能となる。
【0033】
樹脂基板3と金属枠体4とを接合する第1の接合部材7および金属蓋体6と金属枠体4とを接合する第2の接合部材8には、耐熱性に優れる熱硬化性接着剤または金属ロウ材を用いることが望ましい。
【0034】
本発明の半導体装置2には、上記のような構成において、この半導体装置2をプリント配線板(図示せず)に実装し、半導体素子5の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、半導体素子5および半導体素子5と樹脂基板3間の接続端子に発生する応力を小さく抑えるために、樹脂基板3の熱膨張率が半導体素子5の熱膨張率と金属枠体4の熱膨張率との間の値となっている。
【0035】
さらに、半導体素子5の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、樹脂基板3と金属枠体4とが剥がれたり、半導体素子5とプリント配線板の外部電気回路との接続端子となる半田ボール10が破壊されたりすることによって半導体装置2が正常な機能を果たさなくなることを防止するために、金属蓋体6の周辺部の厚みが半導体素子5の上部に位置する中央部の厚みより薄く成形されている。
【0036】
これによれば、上面中央部に半導体素子5の搭載部を有する樹脂基板3と、樹脂基板3の上面に半導体素子5の搭載部を取り囲んで取着された金属枠体4と、この搭載部を覆うようにして金属枠体4の上面に周辺部が取着される金属蓋体6とを具備し、この樹脂基板3の熱膨張率が半導体素子5の熱膨張率と金属枠体4の熱膨張率との間の値であることから、この半導体装置2をプリント配線板に実装し、半導体素子5の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、半導体素子5および半導体素子5と樹脂基板3間の素子接続用バンプ11に発生する応力を小さく抑えることが可能となる。ここで、樹脂基板3の熱膨張率が半導体素子5の熱膨張率(2〜4×10−6/℃)以下である場合には、熱膨張率の大きな金属蓋体6および金属枠体4が樹脂基板3の外辺側を金属蓋体6側に持ち上げようとする応力がさらに大きくなり、樹脂基板3と金属枠体4とが剥がれる問題が発生する。また、樹脂基板3の熱膨張率が金属枠体4の熱膨張率(16〜25×10−6/℃)以上である場合には、半導体素子5との熱膨脹率の差が大きくなり、半導体素子5と樹脂基板3を接続する素子接続用バンプ11にストレスが集中して、この素子接続用バンプ11が破壊されることによって半導体装置2が正常な機能を果たさなくなる問題が発生する。
【0037】
さらに、金属蓋体6の周辺部の厚みが半導体素子5の上部に位置する中央部の厚みより薄いことから、樹脂基板3,金属枠体4(熱膨張率:16〜25×10−6/℃)および金属蓋体6(熱膨張率:16〜25×10−6/℃)の熱膨張率の違いによって、熱膨張率の大きな金属蓋体6および金属枠体4が樹脂基板3の外辺側を金属蓋体6側に持ち上げようとする応力に対して、この金属蓋体6の中央部が蓋体としての強度を確保しつつ周辺部が変形してこの応力を吸収する役割を果たすため、樹脂基板3と金属枠体4とが剥がれたり、半導体素子収納用パッケージ1の外辺の位置に配置された半田ボール10にストレスが集中してこの半田ボール10が破壊されたりして半導体装置2が正常な機能を果たさなくなる問題を有効に防止することが可能となる。その結果として、半導体装置2とプリント配線板との接合に関して好適な半導体装置2を提供することが可能となる。
【0038】
このように金属蓋体6の周辺部の厚みを半導体素子5の上部に位置する中央部の厚みより薄いものとする場合に、図1に示すように金属蓋体6の下面を平坦面として上面の中央部を上面側に凸となるように厚くすることにより、金属枠体4と金属蓋体6とを接合する第2の接合部材8の厚みを薄くすることができ、半導体素子5の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、その低温域において、樹脂基板3,金属枠体4(熱膨張率:16〜25×10−6/℃),金属蓋体6(熱膨張率:16〜25×10−6/℃)およびプリント配線板(熱膨張率:16×10−6/℃以上)の熱膨張率の違いによって、熱膨張率の大きな金属蓋体6および金属枠体4が熱膨張率の小さな樹脂基板3の外辺側を金属蓋体側に持ち上げて金属枠体4と金属蓋体6を剥がそうとする応力に対して、金属枠体4と金属蓋体6との接合強度の強い構造とすることが可能となる。
【0039】
また、図2に示すように金属蓋体6の上面を平坦面として下面の中央部を下面側に凸となるように厚くすることにより、半導体素子5からの熱を金属蓋体6を通してこの金属蓋体6の外側に取着される高熱伝導材料から成る放熱器に逃がす場合に、この金属蓋体6のうち周辺部の厚みの薄い部分と放熱器との間に存在する熱伝導率の小さな(すなわち熱抵抗の大きな)接合部材の厚みをも薄くすることができることから、半導体素子5からの熱をさらに効率良く高熱伝導部材から成る放熱器へ逃がすことが可能となる。
【0040】
なお、金属蓋体6の中央部を上下面にそれぞれ凸となるように厚くしてもよく、その場合には半導体素子5と金属蓋体6とを接合する第3の接合部材9および金属蓋体6と放熱器とを接合する接合部材の厚みを薄く実装できることから、半導体素子5からの熱をさらに効率良く高熱伝導部材から成る放熱器へ逃がすことが可能となる。
【0041】
また、この金属蓋体6の周辺部の厚みが中央部の厚みの1/2以下であるときには、熱膨張率の大きな金属蓋体6および金属枠体4が樹脂基板3の外辺側を金属蓋体6側に持ち上げようとする応力に対して、この金属蓋体6の周辺部がこの応力をさらに有効に吸収する役割を果たすため、樹脂基板3と金属枠体4とが剥がれたり、半導体素子収納用パッケージ1の外辺の位置に配置された半田ボール10にストレスが集中してこの半田ボール10が破壊されたりすることによって半導体装置2が正常な機能を果たさなくなる問題をより有効に防止することが可能となる。その結果として、半導体装置2とプリント配線板との接合に関してより好適な半導体装置2を提供することが可能となる。
【0042】
ここで、この金属蓋体6の周辺部の厚みが中央部の厚みの1/2よりも大きい場合には、樹脂基板3,金属枠体4(熱膨張率:16〜25×10−6/℃)および金属蓋体6(熱膨張率:16〜25×10−6/℃)の熱膨張率の違いによって、熱膨張率の大きな金属蓋体6および金属枠体4が樹脂基板3の外辺側を金属蓋体6側に持ち上げようとする応力に対して、この金属蓋体6の周辺部の変形が小さくなって、この応力を有効に吸収することが不可能となり、樹脂基板3と金属枠体4とが剥がれたり、半導体素子収納用パッケージ1の外辺の位置に配置された半田ボール10にストレスが集中してこの半田ボール10が破壊されたりすることによって半導体装置2が正常な機能を果たさなくなる問題が発生する。
【0043】
なお、本発明の半導体素子収納用パッケージ1および半導体装置2における金属蓋体6の好適な厚みとしては、例えば金属蓋体6が銅から成り、その大きさが20×20〜100×100mmである場合であれば、中央部が0.1〜0.5mmであるのに対し、周辺部が0.05〜0.4mm(好ましくは中央部の厚みの1/2以下)である。また、アルミニウムから成り、その大きさが20×20〜100×100mmである場合であれば、中央部が0.1〜1.0mmであるのに対し、周辺部が0.05〜0.9mm(好ましくは中央部の厚みの1/2以下)である。
【0044】
ここで、図3は、0.5mmの均一な厚みの金属蓋体を具備した半導体装置と、半導体素子5の上部に位置する中央部の厚みが0.5mmで、かつ周辺部の厚みを0.4mm,0.25mm,0.1mmとした金属蓋体6を具備した本発明の半導体装置2について、+150℃から−55℃まで冷却した際の半導体装置2中の樹脂基板3の反りをシミュレーションにより比較した結果を示す線図である。図3において、横軸は金属蓋体6の蓋体厚み比率(周辺部の厚み/中央部の厚み)を、縦軸は樹脂基板3の反り比率(−55℃での反り/+150℃での反り)を表わしており、黒菱形の点およびそれらを結ぶ線はそれぞれのシミュレーション結果およびその変化を示している。このシミュレーションにおいては、樹脂基板3は外形サイズを45×45mm,厚みを0.68mm,熱膨張率を14×10−6/℃、金属枠体4は開口部サイズを27×27mm,厚みを0.66mm,熱膨張率を16×10−6/℃、半導体素子5は外形サイズを17×17mm,厚みを0.725mm,熱膨張率を3×10−6/℃としている。図3に示す結果より、金属蓋体6のうち周辺部の厚みを半導体素子5の上部に位置する中央部の厚みより薄くすることによって樹脂基板3の反りを低減することができることが分かる。特に、周辺部の厚みを中央部の厚みの1/2以下(この例では0.25mm以下)にすることによって、半導体装置2の樹脂基板3の反りを30%以上低減することが可能となり、半導体素子5の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、樹脂基板3の外辺の位置に配置された半田ボール10にストレスが集中して、この半田ボール10が破壊されることによって半導体装置2が正常な機能を果たさなくなる問題を有効に防止することが可能となることが確認できた。
【0045】
そして、本発明の半導体素子収納用パッケージ1および半導体装置2によれば、以上のように、樹脂基板3の搭載部に半導体素子5が搭載されるとともに、金属枠体4の上面に金属蓋体6の周辺部が取着されて成るため、半導体装置2とプリント配線板との接合に関して高い信頼性を得ることが可能となる。
【0046】
また、半導体素子1の上面と金属蓋体6の中央部の下面とが伝熱性部材である第3の接合部材9で接続されているときには、半導体素子5からの熱を第3の接合部材9を介して金属蓋体6に効率よく伝達させることができるので、金属蓋体6の外側に取着される高熱伝導材料から成る放熱器に効率よく熱を逃がすことが可能となり、長期的に安定した高放熱特性の半導体装置2を提供することが可能となる。これに対し、半導体素子5の上面と金属蓋体6の中央部の下面とが断熱性部材で接続されている場合には、半導体素子5で発生した熱を金属蓋体6を介して有効に放熱できなくなり、半導体素子5が熱により破壊されるという問題が発生するおそれがある。
【0047】
このような第3の接合部材9に好適な伝熱性部材としては、例えば高熱伝導性の金属フィラーまたはセラミックフィラー等を含有したエポキシ系樹脂や、同様のフィラーを含有したシリコーン系樹脂等を用いればよい。また、半導体素子5の上面と金属蓋体6の下面とは、第3の接合部材9で熱的に接続されていれば、必ずしも第3の接合部材9により強固に接合されている必要はない。
【0048】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、以上の例では半導体素子収納用パッケージ1としてBGA型パッケージを用いた場合の例を示したが、半導体素子収納用パッケージ1としてLGA型パッケージを用いてもよい。
【0049】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、上面中央部に半導体素子の搭載部を有する樹脂基板と、この樹脂基板の上面に搭載部を取り囲んで取着された金属枠体と、搭載部を覆うようにして金属枠体の上面に周辺部が取着される金属蓋体とを具備し、この樹脂基板の熱膨張率が半導体素子の熱膨張率と金属枠体の熱膨張率との間の値であることから、この半導体素子収納用パッケージを用いた半導体装置をプリント配線板に実装し、搭載した半導体素子の動作および使用環境の変化に伴って熱が繰り返し付加された場合に、半導体素子および樹脂基板間に発生する応力を小さく抑えることが可能となり、さらに金属蓋体の周辺部の厚みが半導体素子の上部に位置する中央部の厚みより薄いことから、樹脂基板,金属枠体(熱膨張率:16〜25×10−6/℃)および金属蓋体(熱膨張率:16〜25×10−6/℃)の熱膨張率の違いによって発生する、熱膨張率の大きな金属蓋体および金属枠体が熱膨張率の小さな樹脂基板の外辺側を金属蓋体側に持ち上げようとする応力に対して、中央部で必要な強度を確保しながら厚みの薄い金属蓋体の周辺部が変形することによってこの応力を吸収する役割を果たすため、樹脂基板と金属枠体とが剥がれたり、半導体素子収納用パッケージの外辺の位置に配置された半田ボールにストレスが集中してこの半田ボールが破壊されることによって半導体装置が正常な機能を果たさなくなる問題を有効に防止することが可能となる。その結果として、半導体装置とプリント配線板との接合に関して好適な半導体装置を提供することが可能となる。
【0050】
また、本発明の半導体素子収納用パッケージによれば、金属蓋体の周辺部の厚みが中央部の厚みの1/2以下であるときには、熱膨張率の大きな金属蓋体および金属枠体が熱膨張率の小さな樹脂基板の外辺側を金属蓋体側に持ち上げようとする応力に対して、この金属蓋体の厚みの厚い中央部で十分な強度を確保しつつ厚みが中央部の1/2以下と薄い周辺部がこの応力をさらに有効に吸収する役割を果たすため、樹脂基板と金属枠体とが剥がれたり、半導体素子収納用パッケージの外辺の位置に配置された半田ボールにストレスが集中してこの半田ボールが破壊されたりすることによって半導体装置が正常な機能を果たさなくなる問題をより有効に防止することが可能となる。その結果として、半導体装置とプリント配線板との接合に関してより好適な半導体装置を提供することが可能となる。
【0051】
また、本発明の半導体装置によれば、上記各構成の本発明の半導体素子収納用パッケージの搭載部に半導体素子が搭載されるとともに、金属枠体の上面に金属蓋体の周辺部が取着されて成るため、以上のような本発明の半導体素子収納用パッケージによる作用効果によって、半導体装置とプリント配線板との接合に関して高い信頼性を得ることが可能となる。
【0052】
また、本発明の半導体装置によれば、半導体素子の上面と金属蓋体の前記中央部の下面とが伝熱性部材で接続されているときには、半導体素子からの熱を金属蓋体に、あるいは金属蓋体の外側に取着される高熱伝導材料から成る放熱器に効率よく逃がすことが可能となり、長期的に安定した高放熱特性の半導体装置を提供することが可能となる。
【0053】
以上により、本発明によれば、半導体素子の動作および使用環境の変化といった温度負荷が繰り返される環境下においても、半導体装置とプリント配線板とを接合する半田ボールの接合信頼性を保ちながら、金属蓋体と金属枠体との間、および金属枠体と樹脂基板との間の接合信頼性を確保することができる半導体素子収納用パッケージおよびその半導体素子収納用パッケージを用いた半導体装置を提供することができた。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージおよびこれを用いた本発明の半導体装置の実施の形態の一例を示す断面図である。
【図2】本発明の半導体素子収納用パッケージおよびこれを用いた本発明の半導体装置の実施の形態の他の例を示す断面図である。
【図3】本発明の半導体装置の実施例および比較例について金属蓋体の厚み比率と樹脂基板の反り比率との関係をシミュレーションにより比較した結果を示す線図である。
【符号の説明】
1:半導体素子収納用パッケージ
2:半導体装置
3:樹脂基板
4:金属枠体
5:半導体素子
6:金属蓋体
7:第1の接合部材
8:第2の接合部材
9:第3の接合部材(伝熱性部材)
10:半田ボール
11:素子接続用バンプ
12:アンダーフィル

Claims (4)

  1. 上面中央部に半導体素子の搭載部を有する樹脂基板と、該樹脂基板の上面に前記搭載部を取り囲んで取着された金属枠体と、前記搭載部を覆うようにして前記金属枠体の上面に周辺部が取着される金属蓋体とを具備し、前記樹脂基板の熱膨張率が前記半導体素子の熱膨張率と前記金属枠体の熱膨張率との間の値であるとともに、前記金属蓋体の前記周辺部の厚みが前記半導体素子の上部に位置する中央部の厚みより薄いことを特徴とする半導体素子収納用パッケージ。
  2. 前記金属蓋体の前記周辺部の厚みが前記中央部の厚みの1/2以下であることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 請求項1または請求項2記載の半導体素子収納用パッケージの前記搭載部に半導体素子が搭載されるとともに、前記金属枠体の上面に前記金属蓋体の前記周辺部が取着されて成ることを特徴とする半導体装置。
  4. 前記半導体素子の上面と前記金属蓋体の前記中央部の下面とが伝熱性部材で接続されていることを特徴とする請求項3記載の半導体装置。
JP2002216142A 2002-07-25 2002-07-25 半導体素子収納用パッケージおよび半導体装置 Pending JP2004063532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002216142A JP2004063532A (ja) 2002-07-25 2002-07-25 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002216142A JP2004063532A (ja) 2002-07-25 2002-07-25 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004063532A true JP2004063532A (ja) 2004-02-26

Family

ID=31937977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002216142A Pending JP2004063532A (ja) 2002-07-25 2002-07-25 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004063532A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302968A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
JP2006319266A (ja) * 2005-05-16 2006-11-24 Toshiba Corp 半導体装置
JP2010161399A (ja) * 2010-03-04 2010-07-22 Renesas Technology Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302968A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
JP2006319266A (ja) * 2005-05-16 2006-11-24 Toshiba Corp 半導体装置
JP2010161399A (ja) * 2010-03-04 2010-07-22 Renesas Technology Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
US7005320B2 (en) Method for manufacturing flip chip package devices with a heat spreader
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
EP0913866A1 (en) Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
US20030067070A1 (en) Semiconductor package
JPH10163386A (ja) 半導体装置、半導体パッケージおよび実装回路装置
TW200834853A (en) Wiring board and semiconductor device
TW200843055A (en) Semiconductor device package to improve functions of heat sink and ground shield
US6548326B2 (en) Semiconductor device and process of producing same
WO2000070677A1 (fr) Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP2001135663A (ja) 半導体装置及びその製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3724954B2 (ja) 電子装置および半導体パッケージ
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
JP3565090B2 (ja) 半導体装置の製造方法
KR100888712B1 (ko) 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들
JP2004063532A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3569585B2 (ja) 半導体装置
JP3666462B2 (ja) 半導体装置の製造方法
JP2004356218A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003218253A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3982360B2 (ja) 半導体装置とその製造方法
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
JP3417292B2 (ja) 半導体装置