JP4765539B2 - 電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置 - Google Patents
電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置 Download PDFInfo
- Publication number
- JP4765539B2 JP4765539B2 JP2005305574A JP2005305574A JP4765539B2 JP 4765539 B2 JP4765539 B2 JP 4765539B2 JP 2005305574 A JP2005305574 A JP 2005305574A JP 2005305574 A JP2005305574 A JP 2005305574A JP 4765539 B2 JP4765539 B2 JP 4765539B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- gate drive
- drive circuit
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、１アーム内で電圧駆動型半導体素子を複数個直列に接続した電力変換装置のゲート駆動装置の構成方法とこれを用いた電力変換装置に関する。
図８に各アームに電圧駆動型半導体素子が複数個直列接続された電力変換装置の回路構成図を示す。図８において、２５は三相交流電源、２６は整流回路、２７は平滑用コンデンサ、２８〜３３は複数個直列接続された電圧駆動型半導体素子、ゲート駆動回路(GDU)などからなるスイッチングアーム、３４はモータ負荷である。図８において、各電圧駆動型半導体素子のゲート駆動装置(GDU)は、異なる基準電位で動作を行なっているため、ゲート駆動装置ごとに絶縁を確保し、各ゲート駆動装置にオンオフ信号を伝送する必要がある。
図９に従来のゲート駆動装置の回路例を示す。図９は各アームに電圧駆動型半導体素子が複数個直列接続された電力変換装置における従来の１アーム分の回路構成例を示したものである。また、図９は電圧駆動型半導体素子としてＩＧＢＴを適用し、ＩＧＢＴを４個直列接続した場合の例である。
図９に従来のゲート駆動装置の回路例を示す。図９は各アームに電圧駆動型半導体素子が複数個直列接続された電力変換装置における従来の１アーム分の回路構成例を示したものである。また、図９は電圧駆動型半導体素子としてＩＧＢＴを適用し、ＩＧＢＴを４個直列接続した場合の例である。
図９において、１〜４はダイオードが逆並列接続されたＩＧＢＴ、１４〜１７はゲート駆動回路、３５は制御回路である。各ＩＧＢＴ１〜４には、ゲート駆動回路１４〜１７がそれぞれ接続され、各ゲート駆動回路１４〜１７の信号入力には、制御回路３５からのオンオフ信号が、光ファイバケーブルによって個別に光信号で入力されている。このように、光信号によって信号伝送することで、ゲート駆動回路ごとに絶縁を確保し、各ゲート駆動回路にオンオフ信号を伝送することが可能となる。尚、このような信号伝送方法は、例えば、特許文献１に開示されている。
特開平１０−１６４８４３号公報
特開２００２−２０４５７８号公報
上述の方法で、ゲート駆動回路ごとに絶縁を確保し、各ゲート駆動回路にオンオフ信号を伝送することが可能であるが、電圧駆動型半導体素子の直列数が増えると、光ファイバケーブルなどの制御信号線の本数が、直列数に比例して増加するため、装置構成が複雑化し、更には高コスト化してしまうという課題がある。
上述の課題を解決するために、第1の発明では最も低電圧側に接続された電圧駆動型半導体素子を１段目とし、最も高電圧側に接続された電圧駆動型半導体素子をｎ段目（但し、ｎは整数）として、各アームに電圧駆動型半導体素子がｎ個直列接続された電力変換装置において、各電圧駆動型半導体素子にはゲート駆動回路をそれぞれ備え、電圧駆動型半導体素子とゲート駆動回路を接続するゲート線をそれぞれ互いに磁気結合回路により磁気結合し、ｍ段目（ｍ＝１〜ｎの整数）以外のゲート駆動回路に、この磁気結合に基づいて発生する電圧を検出する電圧検出回路と、前記電圧検出回路からの検出結果に応じてオンオフ信号を出力するホールド回路を接続し、ｍ段目のゲート駆動回路に制御回路からのオンオフ信号を入力する。
第２の発明においては、最も低電圧側に接続された電圧駆動型半導体素子を１段目とし、最も高電圧側に接続された電圧駆動型半導体素子をｎ段目（但し、ｎは整数）として、各アームに電圧駆動型半導体素子がｎ個直列接続された電力変換装置において、各電圧駆動型半導体素子にはゲート駆動回路をそれぞれ備え、電圧駆動型半導体素子とゲート駆動回路を接続するゲート線をそれぞれ互いに磁気結合回路により磁気結合し、直流正極端子と交流端子との間にあるアームにおいて、ｎ段目以外のゲート駆動回路に、この磁気結合に基づいて発生する電圧を検出する電圧検出回路と、前記電圧検出回路からの検出結果に応じてオンオフ信号を出力するホールド回路を接続し、ｎ段目のゲート駆動回路に制御回路からのオンオフ信号を入力する。
第２の発明においては、最も低電圧側に接続された電圧駆動型半導体素子を１段目とし、最も高電圧側に接続された電圧駆動型半導体素子をｎ段目（但し、ｎは整数）として、各アームに電圧駆動型半導体素子がｎ個直列接続された電力変換装置において、各電圧駆動型半導体素子にはゲート駆動回路をそれぞれ備え、電圧駆動型半導体素子とゲート駆動回路を接続するゲート線をそれぞれ互いに磁気結合回路により磁気結合し、直流正極端子と交流端子との間にあるアームにおいて、ｎ段目以外のゲート駆動回路に、この磁気結合に基づいて発生する電圧を検出する電圧検出回路と、前記電圧検出回路からの検出結果に応じてオンオフ信号を出力するホールド回路を接続し、ｎ段目のゲート駆動回路に制御回路からのオンオフ信号を入力する。
第３の発明においては、最も低電圧側に接続された電圧駆動型半導体素子を１段目とし、最も高電圧側に接続された電圧駆動型半導体素子をｎ段目（但し、ｎは整数）として、各アームに電圧駆動型半導体素子がｎ個直列接続された電力変換装置において、各電圧駆動型半導体素子にはゲート駆動回路をそれぞれ備え、電圧駆動型半導体素子とゲート駆動回路を接続するゲート線をそれぞれ互いに磁気結合回路により磁気結合し、直流負極端子と交流端子との間にあるアームにおいて、１段目以外のゲート駆動回路に、この磁気結合に基づいて発生する電圧を検出する電圧検出回路と、前記電圧検出回路からの検出結果に応じてオンオフ信号を出力するホールド回路を接続し、１段目のゲート駆動回路に制御回路からのオンオフ信号を入力する。
本発明によれば、各アームに電圧駆動型半導体素子が複数個直列接続された電力変換装置において、制御回路からの一本の制御信号線（例えば光ファイバケーブル）で、複数個直列接続された電圧駆動型半導体素子を同時にスイッチングすることが可能となり、装置の複雑化や高コスト化という課題を解決することができる。また、第２および第３の発明では、さらにスイッチング素子のスイッチングに伴う急峻な電圧変化に起因した制御回路へのコモンモードノイズ電流の流入を小さく抑制することができ、ノイズ対策が容易になる効果もある。
本発明の要点は、最も高電圧側に接続された電圧駆動型半導体素子をｎ段目（但し、ｎは整数）として、各アームに電圧駆動型半導体素子がｎ個直列接続された電力変換装置において、各電圧駆動型半導体素子にはゲート駆動回路をそれぞれ備え、電圧駆動型半導体素子とゲート駆動回路を接続するゲート線をそれぞれ互いに磁気結合回路により磁気結合し、ｍ段目（ｍ＝１〜ｎの整数）以外のゲート駆動回路に、この磁気結合に基づいて発生する電圧を検出する電圧検出回路と、前記電圧検出回路からの検出結果に応じてオンオフ信号を出力するホールド回路を接続し、ｍ段目のゲート駆動回路に制御回路からのオンオフ信号を入力する点である。
図１に本発明の第1の実施例を示す。この実施例はＩＧＢＴが４個直列接続され、1段目のＩＧＢＴのゲート駆動回路に制御回路からのオンオフ信号を入力する場合の実施例である。また、図９の従来例と同様な機能を有するものには、同様な記号を付けている。図１の実施例において、１〜４はダイオードが逆並列接続されたＩＧＢＴ、５〜７は磁気結合回路、８〜１０は電圧検出回路、１１〜１３はホールド回路、１４〜１７はゲート駆動回路、１８は制御回路である。
図１に示すように、各ＩＧＢＴ１〜４には、ゲート駆動回路１４〜１７が接続され、ＩＧＢＴとゲート駆動回路を接続するゲート線がそれぞれ互いに磁気結合回路５〜７によって磁気結合されている。そして、１段目以外のゲート駆動回路１５〜１７に、電圧検出回路８〜１０と、ホールド回路１１〜１３を接続し、１段目のゲート駆動回路１４に、制御回路１８を接続した構成である。
図１に示すように、各ＩＧＢＴ１〜４には、ゲート駆動回路１４〜１７が接続され、ＩＧＢＴとゲート駆動回路を接続するゲート線がそれぞれ互いに磁気結合回路５〜７によって磁気結合されている。そして、１段目以外のゲート駆動回路１５〜１７に、電圧検出回路８〜１０と、ホールド回路１１〜１３を接続し、１段目のゲート駆動回路１４に、制御回路１８を接続した構成である。
次に本発明によるゲート駆動装置の動作を図２及び図３に基づいて説明する。図２はＩＧＢＴが２個直列に接続された場合の例、図３は各部の動作波形である。図２において、制御回路１８からのオン信号がゲート駆動回路１４に入力され、ゲート駆動回路１４がゲートオン信号（順バイアス電圧）を出力すると、ゲート駆動回路１４→磁気結合回路５→ＩＧＢＴ１のゲート→ＩＧＢＴ１のエミッタ→ゲート駆動回路１４の経路でＩＧＢＴ１のゲート電流IG(Q1)が流れる。磁気結合回路５の一次巻線に電流IG(Q1)が流れると磁気結合回路５の２次巻線にもゲート電流IG(Q2)が流れる。この結果、ＩＧＢＴ１のゲート電圧VGE(Q1)とＩＧＢＴ２のゲート電圧VGE(Q2)が上昇し、ＩＧＢＴ１とＩＧＢＴ２がオン動作を開始する。
これと同時に電圧検出回路８が磁気結合回路５の二次側に発生する電圧VTr2を検出し、その検出結果を受けてホールド回路１１がオン信号を出力し続けるため、ゲート駆動回路１５のゲートオン信号（順バイアス電圧）が維持され、ＩＧＢＴ２がオン動作を継続する。この時、ホールド回路１１の出力に検出遅れΔｔを生じる可能性があるが、磁気結合回路５によって、スイッチングタイミングが調整される（ＩＧＢＴ１とＩＧＢＴ２は既にオン動作を開始している）ため問題はない。尚、この磁気結合によるスイッチングタイミングを調整する方法は、特許文献２に開示されている通りである。以上の動作によって、ＩＧＢＴ１とＩＧＢＴ２がターンオンする。
これと同時に電圧検出回路８が磁気結合回路５の二次側に発生する電圧VTr2を検出し、その検出結果を受けてホールド回路１１がオン信号を出力し続けるため、ゲート駆動回路１５のゲートオン信号（順バイアス電圧）が維持され、ＩＧＢＴ２がオン動作を継続する。この時、ホールド回路１１の出力に検出遅れΔｔを生じる可能性があるが、磁気結合回路５によって、スイッチングタイミングが調整される（ＩＧＢＴ１とＩＧＢＴ２は既にオン動作を開始している）ため問題はない。尚、この磁気結合によるスイッチングタイミングを調整する方法は、特許文献２に開示されている通りである。以上の動作によって、ＩＧＢＴ１とＩＧＢＴ２がターンオンする。
次に、制御回路１８からのオフ信号がゲート駆動回路１４に入力され、ゲート駆動回路１４がゲートオフ信号（逆バイアス電圧）を出力すると、ゲート駆動回路１４→ＩＧＢＴ１のエミッタ→ＩＧＢＴ１のゲート→磁気結合回路５の一次巻線→ゲート駆動回路１４の経路でオン信号入力時と逆の方向にゲート電流IG(Q1)が流れる。磁気結合回路５の一次巻線に電流IG(Q1)が流れると磁気結合回路５の２次巻線にもゲート電流IG(Q2)がオン信号入力時と逆の方向に流れる。この結果、ＩＧＢＴ１のゲート電圧VGE(Q1)とＩＧＢＴ２のゲート電圧VGE(Q2)が下降し、ＩＧＢＴ１とＩＧＢＴ２がオフ動作を開始する。
これと同時に電圧検出回路８が磁気結合回路５の二次側に発生する電圧VTr2を検出し、その検出結果を受けてホールド回路１１がオフ信号を出力し続けるため、ゲート駆動回路１５のゲートオフ信号（逆バイアス電圧）が維持され、ＩＧＢＴ２がオフ動作を継続する。この時、ホールド回路１１の出力に検出遅れΔｔを生じる可能性があるが、ターンオン時と同様に、磁気結合回路５によって、スイッチングタイミングが調整される（ＩＧＢＴ１とＩＧＢＴ２は既にオフ動作を開始している）ため問題はない。以上の動作によって、ＩＧＢＴ１とＩＧＢＴ２がターンオフする。
これと同時に電圧検出回路８が磁気結合回路５の二次側に発生する電圧VTr2を検出し、その検出結果を受けてホールド回路１１がオフ信号を出力し続けるため、ゲート駆動回路１５のゲートオフ信号（逆バイアス電圧）が維持され、ＩＧＢＴ２がオフ動作を継続する。この時、ホールド回路１１の出力に検出遅れΔｔを生じる可能性があるが、ターンオン時と同様に、磁気結合回路５によって、スイッチングタイミングが調整される（ＩＧＢＴ１とＩＧＢＴ２は既にオフ動作を開始している）ため問題はない。以上の動作によって、ＩＧＢＴ１とＩＧＢＴ２がターンオフする。
以上より、１段目のゲート駆動回路に制御信号線（例えば光ファイバケーブル）を接続するだけで、スイッチングタイミング差なく、直列接続されたＩＧＢＴを同時にスイッチングすることが可能となる。
図４に本発明の第２の実施例を示す。図４はＩＧＢＴが４個直列に接続され、4段目のＩＧＢＴの駆動回路に制御回路からオンオフ信号を入力する場合の実施例である。また、図９の従来例、図１の第１の実施例と同様な機能を有するものには、同様な記号を付けている。図４より、各ＩＧＢＴ１〜４には、ゲート駆動回路１４〜１７が接続され、ＩＧＢＴとゲート駆動回路を接続するゲート線がそれぞれ互いに磁気結合回路５〜７によって磁気結合されている。そして、４段目以外のゲート駆動回路１４〜１６に、電圧検出回路１９〜２１と、ホールド回路２２〜２４を接続し、４段目のゲート駆動回路１７に、制御回路１８を接続した構成である。尚、第２の実施例の動作は、第１の実施例と同様であるので省略する。
以上より、４段目のゲート駆動回路に制御信号線（例えば光ファイバケーブル）を接続するだけで、スイッチングタイミング差なく、直列接続されたＩＧＢＴを同時にスイッチングすることが可能となる。
以上より、４段目のゲート駆動回路に制御信号線（例えば光ファイバケーブル）を接続するだけで、スイッチングタイミング差なく、直列接続されたＩＧＢＴを同時にスイッチングすることが可能となる。
図５に本発明の第３の実施例を示す。図５はＩＧＢＴが４個直列に接続された場合の実施例である。また、図９の従来例、図１の第１の実施例、図４の第２の実施例と同様な機能を有するものには、同じ記号を付けている。図５より、各ＩＧＢＴ１〜４には、ゲート駆動回路１４〜１７が接続され、ＩＧＢＴとゲート駆動回路を接続するゲート線がそれぞれ互いに磁気結合回路５〜７によって磁気結合されている。そして、２段目以外のゲート駆動回路１４，１６，１７に、電圧検出回路９，１０，１９と、ホールド回路１２，１３，２２を接続し、２段目のゲート駆動回路１５に制御回路１８を接続した構成である。尚、第３の実施例の動作は、第１の実施例と同様なので省略する。
以上より、２段目のゲート駆動回路に制御信号線（例えば光ファイバケーブル）を接続するだけで、スイッチングタイミング差なく、直列接続されたＩＧＢＴを同時にスイッチングすることが可能となる。
以上より、２段目のゲート駆動回路に制御信号線（例えば光ファイバケーブル）を接続するだけで、スイッチングタイミング差なく、直列接続されたＩＧＢＴを同時にスイッチングすることが可能となる。
図６、図７に本発明の請求項２および請求項３の発明の実施例を説明するための回路ブロック図を示す。
図６は直流から交流を作り出す２レベルインバータまたは交流から直流を作り出す２レベルコンバータの1相分を示すブロック図である。ここで、４０は上スイッチングアーム、４３は下スイッチングアーム、５２はコンデンサ、４６は交流端子、４７は直流正極端子、４９は直流負極端子である。単相交流の場合には上スイッチングアーム４０と下スイッチングアーム４３の直列回路が２個、三相交流の場合には３個、各々直流コンデンサ５２と並列接続される。スイッチングアーム４０と４３のスイッチング動作により、交流端子４６の電位は直流正極端子の電位と直流負極端子の電位で変動する。
コンデンサ５２の電圧を仮にＥｄとすると、交流端子４６の電圧は上スイッチングアーム４０がオンの時はＥｄ、下スイッチングアーム４３がオンの時は０となる。ここで、スイッチングアーム４０、４３を仮にＩＧＢＴ４個の直列回路で構成した場合、各ＩＧＢＴオフ時の電圧分担はＥｄ／４となる。従って、上スイッチングアーム４０がオフ、下スイッチングアーム４３がオンの状態（即ち交流端子４６の電圧が０の状態）では、上スイッチングアーム４０の各ＩＧＢＴのエミッタ端子電圧は直流正極端子側ＩＧＢＴから順次３Ｅｄ／４、２Ｅｄ／４、Ｅｄ／４、０となる。この状態から、下スイッチングアーム４３がオフ、上スイッチングアーム４０がオンの状態に切り替わると、上スイッチングアーム４０の各ＩＧＢＴのエミッタ端子電圧は全てＥｄとなる。以上の結果、上スイッチングアーム４０の各ＩＧＢＴエミッタ端子電圧の変動は直流正極端子側ＩＧＢＴから順次Ｅｄ／４、２Ｅｄ／４、３Ｅｄ／４、Ｅｄとなる。
図６は直流から交流を作り出す２レベルインバータまたは交流から直流を作り出す２レベルコンバータの1相分を示すブロック図である。ここで、４０は上スイッチングアーム、４３は下スイッチングアーム、５２はコンデンサ、４６は交流端子、４７は直流正極端子、４９は直流負極端子である。単相交流の場合には上スイッチングアーム４０と下スイッチングアーム４３の直列回路が２個、三相交流の場合には３個、各々直流コンデンサ５２と並列接続される。スイッチングアーム４０と４３のスイッチング動作により、交流端子４６の電位は直流正極端子の電位と直流負極端子の電位で変動する。
コンデンサ５２の電圧を仮にＥｄとすると、交流端子４６の電圧は上スイッチングアーム４０がオンの時はＥｄ、下スイッチングアーム４３がオンの時は０となる。ここで、スイッチングアーム４０、４３を仮にＩＧＢＴ４個の直列回路で構成した場合、各ＩＧＢＴオフ時の電圧分担はＥｄ／４となる。従って、上スイッチングアーム４０がオフ、下スイッチングアーム４３がオンの状態（即ち交流端子４６の電圧が０の状態）では、上スイッチングアーム４０の各ＩＧＢＴのエミッタ端子電圧は直流正極端子側ＩＧＢＴから順次３Ｅｄ／４、２Ｅｄ／４、Ｅｄ／４、０となる。この状態から、下スイッチングアーム４３がオフ、上スイッチングアーム４０がオンの状態に切り替わると、上スイッチングアーム４０の各ＩＧＢＴのエミッタ端子電圧は全てＥｄとなる。以上の結果、上スイッチングアーム４０の各ＩＧＢＴエミッタ端子電圧の変動は直流正極端子側ＩＧＢＴから順次Ｅｄ／４、２Ｅｄ／４、３Ｅｄ／４、Ｅｄとなる。
一方、制御回路とゲート駆動回路を接続する場合、スイッチング素子の電圧変動が大きいと浮遊容量を通ってノイズ電流が流れ込み、制御回路が誤動作するなどの障害が生じるため、対策が必要となる。以上のように上スイッチングアーム４０におけるゲート駆動回路の構成は、図４に示した直流正極側端子４７に最も近いＩＧＢＴのゲート駆動回路１７を制御回路１８と接続することにより、制御回路へのノイズ電流の流入を抑制することができる。
また、下スイッチングアーム４３においては、上スイッチングアーム４０がオン、下スイッチングアーム４３がオフの状態（即ち交流端子４６の電圧がＥｄの状態）では、下スイッチングアーム４０の各ＩＧＢＴのエミッタ端子電圧は直流負極端子側ＩＧＢＴから順次０、Ｅｄ／４、２Ｅｄ／４、３Ｅｄ／４となる。この状態から、上スイッチングアーム４０がオフ、下スイッチングアーム４３がオンの状態に切り替わると、下スイッチングアーム４３の各ＩＧＢＴのエミッタ端子電圧は全て０となる。以上の結果、下スイッチングアーム４３の各ＩＧＢＴのエミッタ端子電圧の変動は直流負極端子側ＩＧＢＴから順次０、Ｅｄ／４、２Ｅｄ／４、３Ｅｄ／４となる。
また、下スイッチングアーム４３においては、上スイッチングアーム４０がオン、下スイッチングアーム４３がオフの状態（即ち交流端子４６の電圧がＥｄの状態）では、下スイッチングアーム４０の各ＩＧＢＴのエミッタ端子電圧は直流負極端子側ＩＧＢＴから順次０、Ｅｄ／４、２Ｅｄ／４、３Ｅｄ／４となる。この状態から、上スイッチングアーム４０がオフ、下スイッチングアーム４３がオンの状態に切り替わると、下スイッチングアーム４３の各ＩＧＢＴのエミッタ端子電圧は全て０となる。以上の結果、下スイッチングアーム４３の各ＩＧＢＴのエミッタ端子電圧の変動は直流負極端子側ＩＧＢＴから順次０、Ｅｄ／４、２Ｅｄ／４、３Ｅｄ／４となる。
一方、制御回路とゲート駆動回路を接続する場合、スイッチング素子の電圧変動が大きいと浮遊容量を通ってノイズ電流が流れ込み、制御回路が誤動作するなどの障害が生じるため、対策が必要となる。以上の理由から下スイッチングアーム４０におけるゲート駆動回路の構成は、図１に示した直流負極側端子４９に最も近いＩＧＢＴのゲート駆動回路１４を制御回路１８と接続することにより、制御回路へのノイズ電流の流入を抑制することができる。
図７は直流から交流を作り出す３レベルインバータまたは交流から直流を作り出す３レベルコンバータの1相分を示すブロック図である。ここで、４０、４１は上スイッチングアーム、４２、４３は下スイッチングアーム、５０，５１はダイオード、４４、４５はコンデンサ、４６は交流端子、４７は直流正極端子、４８は直流中性点端子、４９は直流負極端子である。単相交流の場合にはスイッチングアーム４０〜４３とダイオード５０、５１の回路が２個、三相交流の場合には３個、直流コンデンサ４４、４５と並列接続される。スイッチングアーム４０〜４３のスイッチング動作により、交流端子４６の電位は直流正極端子の電位、直流中性点端子４８の電位および直流負極端子の電位で変動する。
コンデンサ４４、４５の電圧を仮に各々Ｅｄ／２、各スイッチングアームのＩＧＢＴの直列数を４、各ＩＧＢＴの番号をスイッチングアーム内で電位の高い方から順次、４０スイッチングアームでは４０１〜４０４、４１スイッチングアームでは４１１〜４１４、４２スイッチングアームでは４２１〜４２４、４３スイッチングアームでは４３１〜４３４とし、交流端子４６の電圧が０→Ｅｄ／２→Ｅｄと変化する時の各ＩＧＢＴのエミッタ電圧を表１に示す。
交流端子４６の電圧は上スイッチングアーム４０と４１がオフで、下スイッチングアーム４２と４３がオンの時（モード１）は０、上スイッチングアーム４０と下スイッチングアーム４３がオフで上スイッチングアーム４１と下スイッチングアーム４２がオンの時（モード２）はＥｄ／２、下スイッチングアーム４２、４３がオフで上スイッチングアーム４０と４１がオンの時（モード３）はＥｄとなる。
表１からわかるように、モード１からモード２に移行する時、下スイッチングアーム４３の各ＩＧＢＴのエミッタ端子の電圧変動は直流負極端子４９側から順次、０、Ｅｄ／８、２Ｅｄ／８、３Ｅｄ／８となり、上スイッチングアーム４１の各ＩＧＢＴのエミッタ端子の電圧変動は直流中性点端子（４８）側（ダイオード５０のカソード側）ＩＧＢＴから順次Ｅｄ／８、２Ｅｄ／８、３Ｅｄ／８、４Ｅｄ／８となる。上スイッチングアーム４０は変化なし、下スイッチングアーム４２ではＩＧＢＴ４個とも同じでＥｄ／２となる。
次に、モード２からモード３に移行する時には、下スイッチングアーム４２の各ＩＧＢＴのエミッタ端子の電圧変動は交流端子４６側から順次３Ｅｄ／８、２Ｅｄ／８、Ｅｄ／８、０となり、上スイッチングアーム４０の各ＩＧＢＴのエミッタ端子電圧変動は直流正極端子側から順次Ｅｄ／８、２Ｅｄ／８、３Ｅｄ／８、４Ｅｄ／８となる。この時、下スイッチングアーム４３では電圧変動なし、上スイッチングアーム４１ではＩＧＢＴ４個とも同じでＥｄ／２となる。
コンデンサ４４、４５の電圧を仮に各々Ｅｄ／２、各スイッチングアームのＩＧＢＴの直列数を４、各ＩＧＢＴの番号をスイッチングアーム内で電位の高い方から順次、４０スイッチングアームでは４０１〜４０４、４１スイッチングアームでは４１１〜４１４、４２スイッチングアームでは４２１〜４２４、４３スイッチングアームでは４３１〜４３４とし、交流端子４６の電圧が０→Ｅｄ／２→Ｅｄと変化する時の各ＩＧＢＴのエミッタ電圧を表１に示す。
表１からわかるように、モード１からモード２に移行する時、下スイッチングアーム４３の各ＩＧＢＴのエミッタ端子の電圧変動は直流負極端子４９側から順次、０、Ｅｄ／８、２Ｅｄ／８、３Ｅｄ／８となり、上スイッチングアーム４１の各ＩＧＢＴのエミッタ端子の電圧変動は直流中性点端子（４８）側（ダイオード５０のカソード側）ＩＧＢＴから順次Ｅｄ／８、２Ｅｄ／８、３Ｅｄ／８、４Ｅｄ／８となる。上スイッチングアーム４０は変化なし、下スイッチングアーム４２ではＩＧＢＴ４個とも同じでＥｄ／２となる。
次に、モード２からモード３に移行する時には、下スイッチングアーム４２の各ＩＧＢＴのエミッタ端子の電圧変動は交流端子４６側から順次３Ｅｄ／８、２Ｅｄ／８、Ｅｄ／８、０となり、上スイッチングアーム４０の各ＩＧＢＴのエミッタ端子電圧変動は直流正極端子側から順次Ｅｄ／８、２Ｅｄ／８、３Ｅｄ／８、４Ｅｄ／８となる。この時、下スイッチングアーム４３では電圧変動なし、上スイッチングアーム４１ではＩＧＢＴ４個とも同じでＥｄ／２となる。
以上の説明から判るように、交流端子４６と直流正極端子４７との間にある上スイッチングアーム４０、４１においては、スイッチング時の各ＩＧＢＴのエミッタ端子の電圧変動は直流正極端子４７側にあるＩＧＢＴが小さく、また、交流端子４６と直流負極端子４９との間にある下スイッチングアーム４２、４３においては、スイッチング時の各ＩＧＢＴのエミッタ端子電圧の変動は直流負極端子４９側にあるＩＧＢＴが小さいことがわかる。
尚、モード３からモード２へ移行する時、モード２からモード１へ移行する時も同様であるので説明は省略する。
一方、制御回路とゲート駆動回路を接続する場合、スイッチング素子の電圧変動が大きいと浮遊容量を通ってノイズ電流が流れ込み、制御回路が誤動作するなどの障害が生じるため、対策が必要となる。以上の説明からわかるように、３レベル変換装置においては、交流端子４６と直流正極端子４７との間にある上スイッチングアーム４０，４１におけるゲート駆動回路の構成は、図４に示した直流正極側端子４７に最も近いＩＧＢＴのゲート駆動回路１７を制御回路１８と接続することにより、制御回路へのノイズ電流の流入を抑制することができる。
また、交流端子４６と直流負極端子４７との間にあるスイッチングアーム４２，４３におけるゲート駆動回路の構成は、図１に示した直流負極側端子４７に最も近いＩＧＢＴのゲート駆動回路１７を制御回路１８と接続することにより、制御回路へのノイズ電流の流入を抑制することができる。
尚、モード３からモード２へ移行する時、モード２からモード１へ移行する時も同様であるので説明は省略する。
一方、制御回路とゲート駆動回路を接続する場合、スイッチング素子の電圧変動が大きいと浮遊容量を通ってノイズ電流が流れ込み、制御回路が誤動作するなどの障害が生じるため、対策が必要となる。以上の説明からわかるように、３レベル変換装置においては、交流端子４６と直流正極端子４７との間にある上スイッチングアーム４０，４１におけるゲート駆動回路の構成は、図４に示した直流正極側端子４７に最も近いＩＧＢＴのゲート駆動回路１７を制御回路１８と接続することにより、制御回路へのノイズ電流の流入を抑制することができる。
また、交流端子４６と直流負極端子４７との間にあるスイッチングアーム４２，４３におけるゲート駆動回路の構成は、図１に示した直流負極側端子４７に最も近いＩＧＢＴのゲート駆動回路１７を制御回路１８と接続することにより、制御回路へのノイズ電流の流入を抑制することができる。
本発明は、スイッチング素子を複数個直列接続して用いる高圧インバータ、高圧コンバータ、高圧電源などへ適用可能である。
１〜４・・・ＩＧＢＴ ５〜７・・・磁気結合回路
８〜１０、１９〜２１・・・電圧検出回路
１１〜１３、２２〜２４・・・ホールド回路
１４〜１７・・・ゲート駆動回路 １８、３５・・・制御回路
２５・・・交流電源 ２６・・・整流器
２７、４４、４５、５２・・・コンデンサ
２８〜３３、４０〜４３・・・スイッチングアーム
３４・・・モータ負荷 ５０、５１・・・ダイオード
４６・・・交流端子 ４７直流正極端子
４８・・・直流中性点端子 ４９・・・直流負極端子
８〜１０、１９〜２１・・・電圧検出回路
１１〜１３、２２〜２４・・・ホールド回路
１４〜１７・・・ゲート駆動回路 １８、３５・・・制御回路
２５・・・交流電源 ２６・・・整流器
２７、４４、４５、５２・・・コンデンサ
２８〜３３、４０〜４３・・・スイッチングアーム
３４・・・モータ負荷 ５０、５１・・・ダイオード
４６・・・交流端子 ４７直流正極端子
４８・・・直流中性点端子 ４９・・・直流負極端子
Claims (3)
- 最も低電圧側に接続された電圧駆動型半導体素子を１段目とし、最も高電圧側に接続された電圧駆動型半導体素子をｎ段目（但し、ｎは整数）として、各アームに電圧駆動型半導体素子がｎ個直列接続された電力変換装置において、各電圧駆動型半導体素子にはゲート駆動回路をそれぞれ備え、電圧駆動型半導体素子とゲート駆動回路を接続するゲート線をそれぞれ互いに磁気結合回路により磁気結合し、ｍ段目（ｍ＝１〜ｎの整数）以外のゲート駆動回路に、この磁気結合に基づいて発生する電圧を検出する電圧検出回路と、前記電圧検出回路からの検出結果に応じてオンオフ信号を出力するホールド回路を接続し、ｍ段目のゲート駆動回路に制御回路からのオンオフ信号を入力したことを特徴とする電圧駆動型半導体素子のゲート駆動装置。
- 最も低電圧側に接続された電圧駆動型半導体素子を１段目とし、最も高電圧側に接続された電圧駆動型半導体素子をｎ段目（但し、ｎは整数）として、各アームに電圧駆動型半導体素子がｎ個直列接続された電力変換装置において、各電圧駆動型半導体素子にはゲート駆動回路をそれぞれ備え、電圧駆動型半導体素子とゲート駆動回路を接続するゲート線をそれぞれ互いに磁気結合回路により磁気結合し、直流正極端子と交流端子との間にあるアームにおいて、ｎ段目以外のゲート駆動回路に、この磁気結合に基づいて発生する電圧を検出する電圧検出回路と、前記電圧検出回路からの検出結果に応じてオンオフ信号を出力するホールド回路を接続し、ｎ段目のゲート駆動回路に制御回路からのオンオフ信号を入力したことを特徴とする電力変換装置。
- 最も低電圧側に接続された電圧駆動型半導体素子を１段目とし、最も高電圧側に接続された電圧駆動型半導体素子をｎ段目（但し、ｎは整数）として、各アームに電圧駆動型半導体素子がｎ個直列接続された電力変換装置において、各電圧駆動型半導体素子にはゲート駆動回路をそれぞれ備え、電圧駆動型半導体素子とゲート駆動回路を接続するゲート線をそれぞれ互いに磁気結合回路により磁気結合し、直流負極端子と交流端子との間にあるアームにおいて、１段目以外のゲート駆動回路に、この磁気結合に基づいて発生する電圧を検出する電圧検出回路と、前記電圧検出回路からの検出結果に応じてオンオフ信号を出力するホールド回路を接続し、１段目のゲート駆動回路に制御回路からのオンオフ信号を入力したことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005305574A JP4765539B2 (ja) | 2005-10-20 | 2005-10-20 | 電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005305574A JP4765539B2 (ja) | 2005-10-20 | 2005-10-20 | 電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007116819A JP2007116819A (ja) | 2007-05-10 |
| JP4765539B2 true JP4765539B2 (ja) | 2011-09-07 |
Family
ID=38098491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005305574A Expired - Fee Related JP4765539B2 (ja) | 2005-10-20 | 2005-10-20 | 電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4765539B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2955743B1 (fr) * | 2010-02-03 | 2016-04-29 | Roquette Freres | Confiseries aux proteines de pois |
| CN114759770B (zh) * | 2022-06-13 | 2022-09-20 | 长江三峡能事达电气股份有限公司 | 数据信息和共享同步信号同时传输的方法、***及介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778351B2 (ja) * | 2001-11-30 | 2006-05-24 | 富士電機システムズ株式会社 | 直列接続された電圧駆動型半導体素子の制御装置 |
| JP2004215416A (ja) * | 2003-01-06 | 2004-07-29 | Fuji Electric Holdings Co Ltd | 電圧駆動型半導体素子の異常検出方法 |
| JP2005020869A (ja) * | 2003-06-25 | 2005-01-20 | Fuji Electric Holdings Co Ltd | 電圧駆動型半導体素子の駆動装置 |
-
2005
- 2005-10-20 JP JP2005305574A patent/JP4765539B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007116819A (ja) | 2007-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4742229B2 (ja) | ５レベルインバータとその駆動方法 | |
| JP5450635B2 (ja) | 電力変換装置 | |
| JP5157292B2 (ja) | ３レベルインバータの制御方式 | |
| JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
| JP5369922B2 (ja) | ３レベル電力変換装置 | |
| US20120201066A1 (en) | Dual switching frequency hybrid power converter | |
| KR20100132527A (ko) | 양방향 스위치회로 및 이를 구비한 전력변환장치 | |
| JP6555521B2 (ja) | 電力変換装置 | |
| US9496801B2 (en) | Power conversion device including bidirectional switch having reverse-blocking insulated gate bipolar transistors | |
| JP4696554B2 (ja) | ゲート駆動回路への信号伝送方式 | |
| JP6671045B2 (ja) | 電力変換システム | |
| JP6136011B2 (ja) | 半導体装置、および電力変換装置 | |
| JP2016123199A (ja) | 駆動装置、電力変換装置 | |
| JP5446541B2 (ja) | 電力変換装置 | |
| JP5362657B2 (ja) | 電力変換装置 | |
| JP4873317B2 (ja) | インバータ装置 | |
| JP4765539B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置 | |
| JP4661256B2 (ja) | 電力変換装置 | |
| JP2005051959A (ja) | 電力変換装置のノイズ低減方法および回路 | |
| JP6705234B2 (ja) | インバータ装置の制御方法 | |
| US20220140748A1 (en) | Semiconductor device and inverter device | |
| KR20190049878A (ko) | 전력 변환 장치 | |
| WO2019049698A1 (ja) | 電力変換回路および電力変換装置 | |
| JP2019088078A (ja) | ドライバ回路および電力変換装置 | |
| JP2014054152A (ja) | 電力変換装置及び電力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080916 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4765539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |