JP4873317B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP4873317B2 JP4873317B2 JP2007072139A JP2007072139A JP4873317B2 JP 4873317 B2 JP4873317 B2 JP 4873317B2 JP 2007072139 A JP2007072139 A JP 2007072139A JP 2007072139 A JP2007072139 A JP 2007072139A JP 4873317 B2 JP4873317 B2 JP 4873317B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- phase
- command
- switching element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
前記第2の従来例においては、1相分の出力端子を余分に必要とするため、3相インバータ装置であれば、4相インバータ装置を準備する必要があり、インバータ装置そのものが特殊かつ高価になるとの課題がある。また、各相を構成する半導体スイッチング素子にはスイッチングの動作遅れ時間について個々のばらつきが存在するため、電動機に接続した相と接続していない相とのオンオフタイミングを完全に一致させることは困難であり、オンオフタイミングのずれにより、ノイズを抑制する効果が半減するとの課題もある。
各相電圧指令値が一致するゼロ電圧指令時において、各相出力端子電圧がPN電位間を同じ方向に同時移動するのを防止するには、オンオフ指令信号の上段側半導体スイッチング素子のオン指令時間と下段側半導体スイッチング素子のオン指令時間との差を各相同じ値に保持しつつ、オンオフ指令信号の位相のみを相互にずらせば(換言すれば、半導体スイッチング素子のオン開始時期につき各相相互間に時間差を設定すれば)よい。この場合、各相出力端子電圧は3相とも同じ値なので線間電圧値はゼロとなり、3相交流電圧として見れば、相電圧もゼロとみなす(相電圧の直流分は全相ともに同相モード値なので無視できる)ことができる。こうして、ゼロ電圧指令時における発生ノイズ及び漏れ電流の値を抑制することができる。
しかしながら、上段側半導体スイッチング素子のオン指令時間と下段側半導体スイッチング素子のオン指令時間との差を各相同じ値に保持しつつ、単にオンオフ指令信号の位相ずらしただけでは、任意相の上段側半導体スイッチング素子と他相の下段側半導体スイッチング素子とが共にオンする区間が発生する。この区間中は、前記任意相と前記他相との間に直流母線電圧が印加されるので、急峻な増減電流が発生する。そうすると、ゼロ電圧指令時なので、出力電流もゼロとなるのが理想であるところ、大きなリップル電流(但し、直流分はゼロとなる)が発生してしまう。そこで、前記設定された時間差を任意相の上段側半導体スイッチング素子と他の任意相の下段側半導体スイッチング素子とが同時にオンする期間の生じない時間差とすることで、リップル電流の発生をも防止している。
半導体スイッチング素子のオフ動作遅れ時間以上の時間差を設けることで、上段側半導体スイッチング素子がオフする前に下段側半導体スイッチング素子がオンしてしまうことを防止し、これによって、リップル電流の発生を防止するというものである。
また、出力電流が存在し、上段側半導体スイッチング素子を流れていた場合には、上段側半導体スイッチング素子がオフするときに、当該相の出力端子電圧は、P側電位からN側電位へと移動する。一方、最も早く下段側半導体スイッチング素子がオンする相の該下段側半導体スイッチング素子のオンにより、当該相の出力端子電圧もP側電位からN側電位へと移動する。そこで、半導体スイッチング素子のオフ動作遅れ時間の以上の時間差を設けて、この両相が、同時期にP側電位からN側電位へと移動するのを防止したものである。
また、本発明によれば、ノイズ及び漏れ電流の瞬時値を抑制するに際して、特別な装備は不要であり、既存のインバータ装置の有する装備内で実現できる効果がある。
なお、通常動作時のオンディレイ時間をある程度長くしても差し支えない場合には、時間差設定器22ないし24から出力されるPWM信号が、常に、オンディレイ時間設定器28ないし30に入力されることになる。
各相相互間での時間差は、使用するIGBTトランジスタのオン動作特性に応じて設定される。例えば、オンオフ指令信号の伝送手段として、2個の高耐圧FET(オン信号伝送用及びオフ信号伝送用のFET)を用いた該FETのオンパルス伝送方式の場合、オン動作の早いIGBTトランジスタ特性と相まって、オン指令信号の伝送からIGBTトランジスタのオン動作までは、0.1μs程度で完了できる。従って、各相相互間で0.1μs以上の時間差を設定すれば、各相間での同時オンを防止することができる。
なお、前記実施例では3相全てをデュ−ティ50%としているが、例えば3相全てに同一のオフセット量を加え、50%ではないが3相全て同一のデュ−ティとした場合でも、線間出力電圧値をゼロとし、相出力電圧値をゼロにして、ゼロ電圧出力とすることができる。
なお、この例ではtd=td0+2×Δtとしているが、tdが(td0+2×Δt)よりも大きければリップル電流の発生を防止できるのはいうまでもない。
2 整流器
3 平滑コンデンサ
4 制御器
5〜10 IGBTトランジスタ
11〜16 還流ダイオード
17 電動機
18 三角波発生器
19〜21 比較器
22〜24 時間差設定器
25〜27 切替器
28〜30 オンディレイ時間設定器
101 3レベルインバータ装置
102 電動機
103 浮遊容量
104 負荷に接続しない出力線
401 商用電源
402 整流ダイオードモジュール
403、404 平滑コンデンサ
405 電圧型PWM変換器
406 誘導電動機
407 PWM制御回路
501〜504 IGBTトランジスタ
505〜508 フリーホイールダイオード
509,510 クランプダイオード
701 電圧指令選択部
702 ゲートパルス発生部
703 ゲートパルス処理部
704 パルス分配部
Claims (4)
- 2個の半導体スイッチング素子を直列接続し、前記両半導体スイッチング素子を相補的にオンオフ制御して直流母線電圧を任意電圧及び任意周波数の交流電圧に変換出力する出力相を2以上備えたインバータ装置であって、電圧指令に応じたPWM信号を出力するPWM信号発生手段と、前記両半導体スイッチング素子がともにオフする期間であるオンディレイ時間を前記PWM信号に設定して前記各半導体スイッチング素子に対するオンオフ指令信号として出力するオンディレイ時間設定手段と、を備えたインバータ装置において、
前記オンオフ指令信号の上段側半導体スイッチング素子のオン指令時間と下段側半導体スイッチング素子のオン指令時間との差が各相同じ場合に、上段側半導体スイッチング素子のオン指令開始時期及び下段側半導体スイッチング素子のオン指令開始時期につき各相相互間に時間差を設定する手段を備え、
前記時間差は任意相の上段側半導体スイッチング素子と他の任意相の下段側半導体スイッチング素子とが同時にオンする期間のない時間差であることを特徴とするインバータ装置。 - 前記時間差を設定する手段は、最も遅く上段側半導体スイッチング素子がオフする相の該上段側半導体スイッチング素子のオフ指令開始時点と、最も早く下段側半導体スイッチング素子がオンする相の該下段側半導体スイッチング素子のオン指令開始時点との間に半導体スイッチング素子のオフ動作遅れ時間以上の時間差を設けることを特徴とする請求項1記載のインバータ装置。
- 前記時間差を設定する手段は、最も遅く下段側半導体スイッチング素子がオフする相の該下段側半導体スイッチング素子のオフ指令開始時点と、最も早く上段側半導体スイッチング素子がオンする相の該上段側半導体スイッチング素子のオン指令開始時点との間に半導体スイッチング素子のオフ動作遅れ時間以上の時間差を設けることを特徴とする請求項1記載のインバータ装置。
- 2個の半導体スイッチング素子を直列接続し、前記両半導体スイッチング素子を相補的にオンオフ制御して直流母線電圧を任意電圧及び任意周波数の交流電圧に変換出力する出力相を2以上備えたインバータ装置であって、
電圧指令に応じたPWM信号を出力するPWM信号発生手段と、
各相の前記PWM信号の立ち上がりおよび立ち下がりのタイミング位相が全て一致する場合のみ、各相のうち1相の前記PWM信号の立ち上がりおよび立ち下がりのタイミング位相を基準とし、他の相の前記PWM信号の立ち上がりおよび立ち下がりのタイミング位相をずらして、各相相互間の前記PWM信号の立ち上がりおよび立ち下がりのタイミング位相が一致しない新たなPWM信号を出力する時間差設定手段と、
電動機を駆動状態とする場合には前記PWM信号を選択、もしくは、前記電動機を停止状態とする場合には前記新たなPWM信号を選択する切替器と、
直列接続された前記半導体スイッチング素子がともにオフする期間であるオンディレイ時間を、前記PWM信号もしくは前記新たなPWM信号に設定して前記半導体スイッチング素子に対するオンオフ指令信号として出力するオンディレイ時間設定手段と、を備えることを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072139A JP4873317B2 (ja) | 2007-03-20 | 2007-03-20 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072139A JP4873317B2 (ja) | 2007-03-20 | 2007-03-20 | インバータ装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008236889A JP2008236889A (ja) | 2008-10-02 |
JP2008236889A5 JP2008236889A5 (ja) | 2009-11-05 |
JP4873317B2 true JP4873317B2 (ja) | 2012-02-08 |
Family
ID=39909005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007072139A Expired - Fee Related JP4873317B2 (ja) | 2007-03-20 | 2007-03-20 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4873317B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107565800A (zh) * | 2016-06-30 | 2018-01-09 | 西门子公司 | 门极驱动电路及门极驱动方法 |
US11329594B2 (en) | 2019-10-10 | 2022-05-10 | Samsung Electronics Co., Ltd. | Apparatus and control method for reducing leakage current and noise |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5121755B2 (ja) * | 2009-02-26 | 2013-01-16 | 三菱電機株式会社 | 電力変換装置 |
WO2012039094A1 (ja) | 2010-09-24 | 2012-03-29 | 富士電機株式会社 | 電力変換装置およびその制御方法 |
KR101911269B1 (ko) | 2017-04-24 | 2018-10-24 | 엘지전자 주식회사 | 전력 변환 장치 및 이를 포함하는 공기 조화기 |
CN110996455B (zh) * | 2019-12-31 | 2022-01-28 | 上海晶丰明源半导体股份有限公司 | 调光控制电路、包含其的芯片以及调光控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4132316B2 (ja) * | 1998-06-30 | 2008-08-13 | 財団法人鉄道総合技術研究所 | 三相電圧形インバータの制御方法 |
JP2005051959A (ja) * | 2003-07-31 | 2005-02-24 | Fuji Electric Holdings Co Ltd | 電力変換装置のノイズ低減方法および回路 |
DE602004029505D1 (de) * | 2004-02-19 | 2010-11-18 | Mitsubishi Electric Corp | Mehrphasen-simultanumschaltungsverhinderungsschaltung, pwm-wechselrichter und ansteuerverfahren dafür |
-
2007
- 2007-03-20 JP JP2007072139A patent/JP4873317B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107565800A (zh) * | 2016-06-30 | 2018-01-09 | 西门子公司 | 门极驱动电路及门极驱动方法 |
CN107565800B (zh) * | 2016-06-30 | 2020-05-15 | 西门子公司 | 门极驱动电路及门极驱动方法 |
US11329594B2 (en) | 2019-10-10 | 2022-05-10 | Samsung Electronics Co., Ltd. | Apparatus and control method for reducing leakage current and noise |
Also Published As
Publication number | Publication date |
---|---|
JP2008236889A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6087666B2 (ja) | 電力変換装置 | |
JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
WO2012042706A1 (ja) | 電力変換装置 | |
US9071166B2 (en) | Power converter with surge voltage suppression | |
KR20100108460A (ko) | 전동기 구동 장치 및 그 제어 방법 | |
JP4873317B2 (ja) | インバータ装置 | |
KR20140060550A (ko) | 전동기의 제어 장치 및 제어 방법, 그것들을 적용한 전동기 및 차량 구동 시스템 | |
EP3343748A1 (en) | Power conversion device | |
JP6402828B2 (ja) | 充電共用インバータ | |
WO2019059292A1 (ja) | 駆動電源装置 | |
US8787055B2 (en) | Inverter device | |
CN111656664A (zh) | 电力转换装置 | |
US10193470B2 (en) | Step up/down inverter circuit and method for controlling same | |
JP2016042772A (ja) | 3レベルインバータの制御方法及び制御装置 | |
JP2010200537A (ja) | 電力変換装置 | |
WO2019167244A1 (ja) | 電力変換装置および電動機システム | |
JP2014033503A (ja) | 電力変換装置 | |
JP5471803B2 (ja) | 電力変換装置 | |
KR20130088606A (ko) | 3-레벨 인버터 제어 장치와, 3-레벨 인버터를 구비한 전원 공급 장치 및 모터 구동 장치 | |
WO2018092315A1 (ja) | 電力変換装置およびこれを用いた電動機駆動装置 | |
KR20190049878A (ko) | 전력 변환 장치 | |
JP2014007854A (ja) | 電力変換装置 | |
JP2010252628A (ja) | 電力変換装置 | |
JP4764986B2 (ja) | 三相可変速モータ駆動用モータ駆動装置 | |
JP2014054152A (ja) | 電力変換装置及び電力制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |