JP4762280B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4762280B2 JP4762280B2 JP2008203468A JP2008203468A JP4762280B2 JP 4762280 B2 JP4762280 B2 JP 4762280B2 JP 2008203468 A JP2008203468 A JP 2008203468A JP 2008203468 A JP2008203468 A JP 2008203468A JP 4762280 B2 JP4762280 B2 JP 4762280B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明の実施の形態1に係る半導体装置の製造方法と、その方法によって得られる半導体装置について説明する。まず図1を参照して、シリコン基板1上に、CVD法等によりシリコン酸化膜などの膜厚300〜1500nmの層間絶縁膜2を形成する。その層間絶縁膜2に膜厚300〜1500nmの下部配線4を形成する。その下部配線4を直接覆うように、たとえばプラズマCVD法等によりシリコン窒化膜などの膜厚30〜150nmのエッチングストッパ膜としての接続孔ストッパ膜6を形成する。
C=C1+C2 …(1)
となる。ここで、C1=ε1×S1/d、C2=ε2×S2/dであり、dは隣り合う上部配線間の距離である。
C=2.64/D …(2)
となる。
C′=C1+C2+C3 …(3)
となる。ここで、C3=ε3×S3/dである。
C′=3.18/d …(4)
となる。したがって、(2)と(4)とを比較すると、本半導体装置では、従来の半導体装置に比べて、隣り合う2つの上部配線20a、20b間の容量を従来の容量の約83%にまで低減することができる。
本発明の実施の形態2に係る半導体装置の製造方法と、その方法によって得られる半導体装置について説明する。まず、図10に示す工程までは、実施の形態1の図1に示された下部層間絶縁膜8を形成する工程までと同様なので詳しい説明を省略する。次に図11を参照して、下部層間絶縁膜8上にレジストパターン26を形成する。そのレジストパターン26をマスクとして、下部層間絶縁膜8に異方性エッチングを施すことにより、接続孔ストッパ膜6の表面を露出する接続孔14aを形成する。
本発明の実施の形態3に係る半導体装置の製造方法と、その方法によって得られる半導体装置について説明する。まず図15を参照して、シリコン基板1上に、CVD法等によりシリコン酸化膜などの膜厚300〜1500nmの層間絶縁膜2を形成する。その層間絶縁膜2に、膜厚300〜1500nmの下部配線4を形成する。その下部配線4を直接覆うように層間絶縁膜2上に、たとえばスパッタ法等により導電性エッチングストッパ膜としてのTiNバリア層(図示せず)を形成する。そのTiNバリア層上にレジストパターン34を形成する。そのレジストパターン34をマスクとして、TiNバリア層に異方性エッチングを施すことによりTiNバリア膜32を形成する。
Claims (8)
- 主表面を有する半導体基板上に第1配線を形成する工程と、
前記第1配線上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に、前記第1絶縁膜とエッチング特性の異なる所定厚さの第2絶縁膜を形成する工程と、
前記第2絶縁膜上に第1レジストパターンを形成する工程と、
前記第1レジストパターンをマスクとして前記第2絶縁膜および前記第1絶縁膜に異方性エッチングを施すことにより、前記エッチングストッパ膜の表面を露出する第1開口部を形成する工程と、
前記第2絶縁膜上に第2レジストパターンを形成する工程と、
前記第2レジストパターンをマスクとして前記第2絶縁膜に異方性エッチングを施すことにより、前記第1絶縁膜の表面を露出する配線溝を形成する工程と、
前記第1開口部の底に露出する前記エッチングストッパ膜を除去することにより、前記第1開口部に連通し前記第1配線の表面を露出する第2開口部を形成する工程と、
前記第1開口部、前記第2開口部および前記配線溝に所定の金属を埋め込んで、前記配線溝内に第2配線を形成するとともに、前記第1開口部内および前記第2開口部内に、前記第1配線と前記第2配線とを電気的に接続する金属コンタクトを形成する工程と
を備え、
前記配線溝を形成する工程は、前記第1開口部を形成する工程の後に行なわれ、
前記配線溝を形成する工程では、前記第1絶縁膜のエッチングレートは前記第2絶縁膜のエッチングレートよりも低く、
前記第1絶縁膜および前記第2絶縁膜のそれぞれの膜厚は300〜1500nmであり、
前記エッチングストッパ膜の膜厚は30〜150nmであり、
前記配線溝を形成した後前記第2開口部を形成する前に、前記第2レジストパターンを酸素プラズマにより除去する工程を備えた、半導体装置の製造方法。 - 前記配線溝を形成する際の異方性エッチングによる前記第1絶縁膜のエッチングレートは、前記第2絶縁膜のエッチングレートの1/2以下である、請求項1記載の半導体装置の製造方法。
- 前記第1開口部を形成する際の異方性エッチングによる前記エッチングストッパ膜のエッチングレートは、前記第1絶縁膜のエッチングレートの1/5以下である、請求項1記載の半導体装置の製造方法。
- 前記第2レジストパターンは、前記第1開口部上に開口パターンを有する態様で形成され、
前記エッチングストッパ膜は窒素を含有する絶縁膜であり、
前記第1配線、前記金属コンタクトおよび前記第2配線は銅から形成された、請求項1記載の半導体装置の製造方法。 - 主表面を有する半導体基板上に第1配線を形成する工程と、
前記第1配線上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に所定厚さの第2絶縁膜を形成する工程と、
前記第2絶縁膜上に第1レジストパターンを形成する工程と、
前記第1レジストパターンをマスクとして前記第2絶縁膜および前記第1絶縁膜に異方性エッチングを施すことにより、前記エッチングストッパ膜の表面を露出する第1開口部を形成する工程と、
前記第2絶縁膜上に第2レジストパターンを形成する工程と、
前記第2レジストパターンをマスクとして前記第2絶縁膜に異方性エッチングを施すことにより、前記第2絶縁膜に配線溝を形成する工程と、
前記第2レジストパターンを酸素プラズマにより除去する工程と、
前記第1開口部の底に露出する前記エッチングストッパ膜を除去することにより、前記第1開口部に連通し前記第1配線の表面を露出する第2開口部を形成する工程と、
前記第1開口部、前記第2開口部および前記配線溝に所定の金属を埋め込みつつ、前記第2絶縁膜上に前記所定の金属を形成する工程と、
前記所定の金属に化学的機械研磨処理を施すことにより、前記第2絶縁膜の上面上に位置する前記所定の金属の部分を除去することにより、前記配線溝内に第2配線を形成するとともに、前記第1開口部内および前記第2開口部内に、前記第1配線と前記第2配線とを電気的に接続する金属コンタクトを形成する工程と
を備え、
前記第2絶縁膜に配線溝を形成する工程では、前記第1絶縁膜のエッチングレートは前記第2絶縁膜のエッチングレートよりも低く、前記配線溝は前記第1絶縁膜の表面を露出する態様で形成され、
前記第2レジストパターンを酸素プラズマにより除去する工程は、前記配線溝を形成した後前記第2開口部を形成する前に行われ、
前記配線溝を形成する工程は、前記第1開口部を形成する工程の後に行なわれ、
前記第1絶縁膜および前記第2絶縁膜のそれぞれの膜厚は300〜1500nmであり、前記エッチングストッパ膜の膜厚は30〜150nmである、半導体装置の製造方法。 - 前記配線溝を形成する際の異方性エッチングによる前記第1絶縁膜のエッチングレートは、前記第2絶縁膜のエッチングレートの1/2以下である、請求項5記載の半導体装置の製造方法。
- 前記第1開口部を形成する際の異方性エッチングによる前記エッチングストッパ膜のエッチングレートは、前記第1絶縁膜のエッチングレートの1/5以下である、請求項5記載の半導体装置の製造方法。
- 前記第2レジストパターンは、前記第1開口部上に開口パターンを有する態様で形成され、
前記エッチングストッパ膜は窒素を含有する絶縁膜であり、
前記第1配線、前記金属コンタクトおよび前記第2配線は銅から形成された、請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203468A JP4762280B2 (ja) | 2008-08-06 | 2008-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203468A JP4762280B2 (ja) | 2008-08-06 | 2008-08-06 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11119334A Division JP2000311939A (ja) | 1999-04-27 | 1999-04-27 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008306207A JP2008306207A (ja) | 2008-12-18 |
JP4762280B2 true JP4762280B2 (ja) | 2011-08-31 |
Family
ID=40234581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008203468A Expired - Fee Related JP4762280B2 (ja) | 2008-08-06 | 2008-08-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4762280B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015032661A (ja) * | 2013-08-01 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法および半導体装置の実装方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132404A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | 半導体の多層配線方法 |
JPH08335634A (ja) * | 1995-06-08 | 1996-12-17 | Toshiba Corp | 半導体装置の製造方法 |
KR19980702211A (ko) * | 1995-12-18 | 1998-07-15 | 야스카와 히데아키 | 2 층 이상의 금속 배선층을 포함하는 반도체 장치 및 그 제조 방법 |
JP3997494B2 (ja) * | 1996-09-17 | 2007-10-24 | ソニー株式会社 | 半導体装置 |
JPH11233630A (ja) * | 1998-02-18 | 1999-08-27 | Sony Corp | 半導体装置の製造方法およびこれを用いた半導体装置 |
JP3062491B2 (ja) * | 1998-03-26 | 2000-07-10 | 松下電器産業株式会社 | 配線構造体の形成方法 |
JP2000114373A (ja) * | 1998-10-08 | 2000-04-21 | Toshiba Corp | 半導体装置の製造方法 |
-
2008
- 2008-08-06 JP JP2008203468A patent/JP4762280B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008306207A (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5898991B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2910713B2 (ja) | 半導体装置の製造方法 | |
JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3757213B2 (ja) | 半導体装置の製造方法 | |
WO2007078011A1 (ja) | 多層配線の製造方法と多層配線構造 | |
CN107958888B (zh) | 存储器元件及其制造方法 | |
KR20030024551A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4516450B2 (ja) | 半導体装置の製造方法 | |
JP2000188330A (ja) | デュアルダマシン配線の形成方法 | |
JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
JP4762280B2 (ja) | 半導体装置の製造方法 | |
JP4201421B2 (ja) | 半導体装置の製造方法 | |
JP2000311939A (ja) | 半導体装置およびその製造方法 | |
JPH11162982A (ja) | 半導体装置の製造方法 | |
KR20110111868A (ko) | 배선 구조물의 형성 방법 | |
KR101057196B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
US20060148244A1 (en) | Method for cleaning a semiconductor substrate | |
JP4167672B2 (ja) | 半導体装置の製造方法 | |
JP2009054879A (ja) | 集積回路の製造方法 | |
JP5288734B2 (ja) | 半導体装置およびその製造方法 | |
JP4379245B2 (ja) | 半導体装置の製造方法 | |
JPH1074837A (ja) | 半導体装置及びその製造方法 | |
JP2000299377A (ja) | 多層配線およびその形成方法 | |
JP3099813B2 (ja) | 半導体装置の製造方法 | |
JPH10189723A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |