JPH06132404A - 半導体の多層配線方法 - Google Patents
半導体の多層配線方法Info
- Publication number
- JPH06132404A JPH06132404A JP28195592A JP28195592A JPH06132404A JP H06132404 A JPH06132404 A JP H06132404A JP 28195592 A JP28195592 A JP 28195592A JP 28195592 A JP28195592 A JP 28195592A JP H06132404 A JPH06132404 A JP H06132404A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- lower wiring
- interlayer insulating
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 下層配線層と上層配線層との間の電気的接続
形成を含む半導体装置の製造方法に関し、接続孔底部の
下層配線層表面に形成された自然酸化膜の除去が行なえ
ると共に、副次的に発生する絶縁性の堆積を防止して上
下層配線間の電気的接続を良好にすることのできる半導
体装置の製造方法を提供することを目的とする。 【構成】 下層配線層上に形成した層間絶縁膜の上に導
電性のエッチングマスクを形成する工程と、前記エッチ
ングマスクを利用したドライエッチングにより前記層間
絶縁膜を貫通して下層配線層を露出する開口を形成する
工程と、開口形成工程に引続き、前記エッチングマスク
を残したまま、露出した下層配線層を覆う導電性被覆を
形成する工程とを含むことを特徴とする。
形成を含む半導体装置の製造方法に関し、接続孔底部の
下層配線層表面に形成された自然酸化膜の除去が行なえ
ると共に、副次的に発生する絶縁性の堆積を防止して上
下層配線間の電気的接続を良好にすることのできる半導
体装置の製造方法を提供することを目的とする。 【構成】 下層配線層上に形成した層間絶縁膜の上に導
電性のエッチングマスクを形成する工程と、前記エッチ
ングマスクを利用したドライエッチングにより前記層間
絶縁膜を貫通して下層配線層を露出する開口を形成する
工程と、開口形成工程に引続き、前記エッチングマスク
を残したまま、露出した下層配線層を覆う導電性被覆を
形成する工程とを含むことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に下層配線層と上層配線層との間の電気的接続
形成を含む半導体装置の製造方法に関する。
関し、特に下層配線層と上層配線層との間の電気的接続
形成を含む半導体装置の製造方法に関する。
【０００２】近年、集積回路の大規模化に伴って、集積
度を高めるための３次元配線技術、すなわち半導体の多
層配線技術の開発がますます重要になってきた。高集積
化は、回路素子だけでなく、配線寸法の微細化も伴うた
め、再現性、信頼性の高い低抵抗配線技術が要求されて
いる。
度を高めるための３次元配線技術、すなわち半導体の多
層配線技術の開発がますます重要になってきた。高集積
化は、回路素子だけでなく、配線寸法の微細化も伴うた
め、再現性、信頼性の高い低抵抗配線技術が要求されて
いる。
【０００３】
【従来の技術】集積回路用多層配線材料には、信頼性と
安定性が高いＡｌ合金、多結晶シリコン、高融点金属、
高融点金属シリサイド等が用いられ、配線の要素技術と
してホトリソグラフィ、エッチング、塗布、物理的気相
堆積（ＰＶＤ）や化学的気相堆積（ＣＶＤ）、熱処理等
が用いられる。
安定性が高いＡｌ合金、多結晶シリコン、高融点金属、
高融点金属シリサイド等が用いられ、配線の要素技術と
してホトリソグラフィ、エッチング、塗布、物理的気相
堆積（ＰＶＤ）や化学的気相堆積（ＣＶＤ）、熱処理等
が用いられる。
【０００４】図５は、第１層および第２層の金属配線層
がＡｌ合金からなる典型的な多層配線のプロセスを示
す。図５（Ａ）に示すように、集積回路素子形成済のＳ
ｉ基板１上に、素子分離用および基板−配線間分離用の
ＳｉＯ2 層２を形成し、その上に下層配線層としてＡｌ
合金配線層３が形成される。基板を大気中に取り出す
と、Ａｌ合金層３上には自然酸化膜４が形成される。
がＡｌ合金からなる典型的な多層配線のプロセスを示
す。図５（Ａ）に示すように、集積回路素子形成済のＳ
ｉ基板１上に、素子分離用および基板−配線間分離用の
ＳｉＯ2 層２を形成し、その上に下層配線層としてＡｌ
合金配線層３が形成される。基板を大気中に取り出す
と、Ａｌ合金層３上には自然酸化膜４が形成される。
【０００５】図５（Ｂ）に示すように、自然酸化膜４を
備えたＡｌ合金層３の上に、層間絶縁膜５０としてＰＳ
Ｇ層５、ＳＯＧ層６、ＰＳＧ層７のサンドイッチ構造を
形成する。その合計厚みは、形成すべき接続孔の開口径
とほぼ同じ程度かそれ以下が望ましい。なお、ＰＳＧ層
５、７は、減圧ＣＶＤ等によって堆積し、ＳＯＧ層６は
スピン塗布する。スピン塗布されたＳＯＧ層６は下地表
面の凹凸を平坦化する。
備えたＡｌ合金層３の上に、層間絶縁膜５０としてＰＳ
Ｇ層５、ＳＯＧ層６、ＰＳＧ層７のサンドイッチ構造を
形成する。その合計厚みは、形成すべき接続孔の開口径
とほぼ同じ程度かそれ以下が望ましい。なお、ＰＳＧ層
５、７は、減圧ＣＶＤ等によって堆積し、ＳＯＧ層６は
スピン塗布する。スピン塗布されたＳＯＧ層６は下地表
面の凹凸を平坦化する。
【０００６】ＳＯＧ（スピンオングラス）は平坦化に優
れているが、吸湿性が高く、後工程の真空処理中にＳＯ
Ｇからの水分等の脱ガスが生じて配線に悪影響を及ぼす
恐れがある。そこで、ＳＯＧ層６の両面を防水性に優れ
たリンガラス（ＰＳＧ）層５、７で覆って上層、下層配
線層を保護する。
れているが、吸湿性が高く、後工程の真空処理中にＳＯ
Ｇからの水分等の脱ガスが生じて配線に悪影響を及ぼす
恐れがある。そこで、ＳＯＧ層６の両面を防水性に優れ
たリンガラス（ＰＳＧ）層５、７で覆って上層、下層配
線層を保護する。
【０００７】層間絶縁膜５０の上には、ホトレジスト膜
１０が塗布される。ホトレジスト膜１０は通常のホトリ
ソグラフィの技術によって接続孔用のパターニングを受
ける。このホトレジスト膜マスクを用いて、反応性イオ
ンエッチング（ＲＩＥ）を行ない、層間絶縁膜５０に接
続孔１１を開口する。
１０が塗布される。ホトレジスト膜１０は通常のホトリ
ソグラフィの技術によって接続孔用のパターニングを受
ける。このホトレジスト膜マスクを用いて、反応性イオ
ンエッチング（ＲＩＥ）を行ない、層間絶縁膜５０に接
続孔１１を開口する。
【０００８】次に、図５（Ｃ）に示すように、ホトレジ
スト膜１０を酸素プラズマで灰化して除去し、被処理基
板をスパッタ装置内に移送して、まずＡｌ合金の自然酸
化膜４の除去を行なう。
スト膜１０を酸素プラズマで灰化して除去し、被処理基
板をスパッタ装置内に移送して、まずＡｌ合金の自然酸
化膜４の除去を行なう。
【０００９】ＰＶＤ装置の前処理室でＡｒプラズマによ
り前記接続孔１１の底面に露出する自然酸化膜（Ａｌ2
Ｏx ）４をエッチする。自然酸化膜４を除去せずにその
上に上層配線を行なうと、接続不良となるためである。
り前記接続孔１１の底面に露出する自然酸化膜（Ａｌ2
Ｏx ）４をエッチする。自然酸化膜４を除去せずにその
上に上層配線を行なうと、接続不良となるためである。
【００１０】図５（Ｄ）に示すように、引続き、同一装
置内のスパッタ室に被処理基板を移動させ、上層金属配
線材料のＡｌ合金をスパッタリングしてＡｌ合金層１３
を下層金属配線層であるＡｌ合金層３に接触させて形成
する。
置内のスパッタ室に被処理基板を移動させ、上層金属配
線材料のＡｌ合金をスパッタリングしてＡｌ合金層１３
を下層金属配線層であるＡｌ合金層３に接触させて形成
する。
【００１１】基板を大気中に取り出すと、上層金属配線
のＡｌ合金層１３の表面にもＡｌ合金の自然酸化膜１４
が形成される。最後に、図５（Ｅ）で示すように、上層
金属配線のＡｌ合金層１３を所定の形状にパターニング
する。このようにして、２層配線が完了する。なお、パ
ターニングしたＡｌ合金層１３の側面にも自然酸化膜１
４′が形成される。
のＡｌ合金層１３の表面にもＡｌ合金の自然酸化膜１４
が形成される。最後に、図５（Ｅ）で示すように、上層
金属配線のＡｌ合金層１３を所定の形状にパターニング
する。このようにして、２層配線が完了する。なお、パ
ターニングしたＡｌ合金層１３の側面にも自然酸化膜１
４′が形成される。
【００１２】集積回路の大規模化に伴って、配線幅も微
細化するので、接続孔１１の径も微細化する。このよう
な接続孔底部の下層金属配線層の自然酸化膜は、除去し
なければ接触抵抗を十分下げることは難しい。
細化するので、接続孔１１の径も微細化する。このよう
な接続孔底部の下層金属配線層の自然酸化膜は、除去し
なければ接触抵抗を十分下げることは難しい。
【００１３】しかし、ウェットエッチングで自然酸化膜
を除去するのは適当でない。ウェットエッチングでは、
Ａｌ合金層３の自然酸化膜４を完全に除去することはで
きない。
を除去するのは適当でない。ウェットエッチングでは、
Ａｌ合金層３の自然酸化膜４を完全に除去することはで
きない。
【００１４】また、層間絶縁膜５０がサイドエッチング
されて開口部径が非意図的に増大する危険性がある。そ
の意味では、図５（Ｃ）で説明したようなＡｒプラズマ
エッチング等のドライエッチングが好適である。
されて開口部径が非意図的に増大する危険性がある。そ
の意味では、図５（Ｃ）で説明したようなＡｒプラズマ
エッチング等のドライエッチングが好適である。
【００１５】なお、接続孔開口時にオーバーエッチして
下層配線層の表面を後退させる技術も提案されている
（たとえば特開昭６１−２８９６４８号、特開平４−１
２０７５７号）。これらの場合、下層配線のオーバーエ
ッチング後、一旦外気中に基板を取り出し、その後上層
配線の埋込堆積が行なわれる。このため、上下配線層間
の接触抵抗を十分下げることは難しい。
下層配線層の表面を後退させる技術も提案されている
（たとえば特開昭６１−２８９６４８号、特開平４−１
２０７５７号）。これらの場合、下層配線のオーバーエ
ッチング後、一旦外気中に基板を取り出し、その後上層
配線の埋込堆積が行なわれる。このため、上下配線層間
の接触抵抗を十分下げることは難しい。
【００１６】
【発明が解決しようとする課題】図５（Ｃ）の工程にお
けるＡｒプラズマエッチングは、微細な接続孔の底の自
然酸化膜除去には効果的であるが、選択性に乏しいた
め、露出している層間絶縁膜５０の表面もエッチングし
てしまう。したがって、接続孔１１底部の自然酸化膜４
がエッチオフされると共に、層間絶縁膜５０がエッチさ
れる。層間絶縁膜５０のＰＳＧ層５、７やＳＯＧ層６
は、絶縁物である低融点ガラスで形成されている。
けるＡｒプラズマエッチングは、微細な接続孔の底の自
然酸化膜除去には効果的であるが、選択性に乏しいた
め、露出している層間絶縁膜５０の表面もエッチングし
てしまう。したがって、接続孔１１底部の自然酸化膜４
がエッチオフされると共に、層間絶縁膜５０がエッチさ
れる。層間絶縁膜５０のＰＳＧ層５、７やＳＯＧ層６
は、絶縁物である低融点ガラスで形成されている。
【００１７】活性化されたＡｌ合金層３表面に、副次的
にエッチングされたガラス成分が到達すると、不均一な
堆積物２９を形成する。この堆積物２９は当然絶縁性組
成物である。この上に上層金属配線のＡｌ合金層１３を
堆積すると、上下配線層間の接触抵抗が増大する。
にエッチングされたガラス成分が到達すると、不均一な
堆積物２９を形成する。この堆積物２９は当然絶縁性組
成物である。この上に上層金属配線のＡｌ合金層１３を
堆積すると、上下配線層間の接触抵抗が増大する。
【００１８】また、上層配線層のスパッタリング時に、
ステップカバレージを向上させるため、基板は通常加熱
される。真空中で加熱されると層間絶縁膜５０、特にＳ
ＯＧ層６中から脱ガス等が生じ、下層配線層表面に付着
してその表面状態を変化させたり堆積物を生じさせたり
する。この上に、上層配線層を形成すると、接触抵抗が
増大する。
ステップカバレージを向上させるため、基板は通常加熱
される。真空中で加熱されると層間絶縁膜５０、特にＳ
ＯＧ層６中から脱ガス等が生じ、下層配線層表面に付着
してその表面状態を変化させたり堆積物を生じさせたり
する。この上に、上層配線層を形成すると、接触抵抗が
増大する。
【００１９】本発明の目的は、接続孔底部の下層配線層
表面に形成された自然酸化膜の除去が行なえると共に、
副次的に発生する絶縁性の堆積を防止して上下層配線間
の電気的接続を良好にすることのできる半導体装置の製
造方法を提供することである。
表面に形成された自然酸化膜の除去が行なえると共に、
副次的に発生する絶縁性の堆積を防止して上下層配線間
の電気的接続を良好にすることのできる半導体装置の製
造方法を提供することである。
【００２０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、下層配線層上に形成した層間絶縁膜の上に導
電性のエッチングマスクを形成する工程と、前記エッチ
ングマスクを利用したドライエッチングにより前記層間
絶縁膜を貫通して下層配線層を露出する開口を形成する
工程と、開口形成工程に引続き、前記エッチングマスク
を残したまま、露出した下層配線層を覆う導電性被覆を
形成する工程とを含むことを特徴とする。
造方法は、下層配線層上に形成した層間絶縁膜の上に導
電性のエッチングマスクを形成する工程と、前記エッチ
ングマスクを利用したドライエッチングにより前記層間
絶縁膜を貫通して下層配線層を露出する開口を形成する
工程と、開口形成工程に引続き、前記エッチングマスク
を残したまま、露出した下層配線層を覆う導電性被覆を
形成する工程とを含むことを特徴とする。
【００２１】
【作用】層間絶縁膜の上に、導電性のエッチングマスク
が形成され、この導電性のエッチングマスクを利用して
層間絶縁膜をドライエッチングすることができる。
が形成され、この導電性のエッチングマスクを利用して
層間絶縁膜をドライエッチングすることができる。
【００２２】層間絶縁膜に接続孔を形成した後、層間絶
縁膜下の下層配線層の自然酸化膜を除去する際にドライ
エッチングを用いても、副次的に発生するエッチングは
導電性のエッチングマスクに対するものが主であり、堆
積が生じても導電性である。このため、下層配線層の導
電性表面積の減少を防止することができる。
縁膜下の下層配線層の自然酸化膜を除去する際にドライ
エッチングを用いても、副次的に発生するエッチングは
導電性のエッチングマスクに対するものが主であり、堆
積が生じても導電性である。このため、下層配線層の導
電性表面積の減少を防止することができる。
【００２３】この時、接続孔側壁にもドライエッチ生成
物の堆積が可能で層間絶縁膜５０、特にＳＯＧ６からの
脱ガス発生を防ぐ。さらに、下層配線層の接続孔部分の
表面を後退させることにより、接続孔部分表面積増大、
脱ガス防止効果の一層の改善を可能とする。
物の堆積が可能で層間絶縁膜５０、特にＳＯＧ６からの
脱ガス発生を防ぐ。さらに、下層配線層の接続孔部分の
表面を後退させることにより、接続孔部分表面積増大、
脱ガス防止効果の一層の改善を可能とする。
【００２４】この接続孔の上に、上層配線層の導電性被
覆を形成することにより、上下配線層間の接触抵抗を低
く保つことができる。以下、本発明を実施例に基づいて
より詳しく述べる。
覆を形成することにより、上下配線層間の接触抵抗を低
く保つことができる。以下、本発明を実施例に基づいて
より詳しく述べる。
【００２５】
【実施例】図１は、本発明の一実施例による半導体装置
の製造方法の主要工程を示す。図１（Ａ）に示すよう
に、集積回路素子を作成し、素子間分離および配線−Ｓ
ｉ基板間分離のためのＳｉＯ2 層２を形成したＳｉ基板
１上に、下層金属配線としてＡｌ合金層３を形成する。
の製造方法の主要工程を示す。図１（Ａ）に示すよう
に、集積回路素子を作成し、素子間分離および配線−Ｓ
ｉ基板間分離のためのＳｉＯ2 層２を形成したＳｉ基板
１上に、下層金属配線としてＡｌ合金層３を形成する。
【００２６】基板を大気中に取り出すと、Ａｌ合金層３
の表面には自然酸化膜４が形成される。自然酸化膜４を
備えたＡｌ合金層３の上に、ＰＳＧ層５、ＳＯＧ層６、
ＰＳＧ層７よりなる層間絶縁膜５０を形成する。
の表面には自然酸化膜４が形成される。自然酸化膜４を
備えたＡｌ合金層３の上に、ＰＳＧ層５、ＳＯＧ層６、
ＰＳＧ層７よりなる層間絶縁膜５０を形成する。
【００２７】層間絶縁膜５０は、減圧ＣＶＤ法を用いて
厚さ１００ｎｍのＰＳＧ層６を堆積後、スピンコート法
を用いてその上に厚さ２００ｎｍのＳＯＧ層７を塗布
し、再び減圧ＣＶＤ法で厚さ２００ｎｍのＰＳＧ層８を
堆積し、三重構造とする。
厚さ１００ｎｍのＰＳＧ層６を堆積後、スピンコート法
を用いてその上に厚さ２００ｎｍのＳＯＧ層７を塗布
し、再び減圧ＣＶＤ法で厚さ２００ｎｍのＰＳＧ層８を
堆積し、三重構造とする。
【００２８】層間絶縁膜５０の上に、金属マスク材料と
して厚さ約１００ｎｍのＡｌ合金層８をスパッタリング
で形成する。基板を大気中に取り出すと、Ａｌ合金層８
の表面には自然酸化膜９が形成される。自然酸化膜９を
備えたＡｌ合金層８の上にホトレジスト膜１０を塗布す
る。
して厚さ約１００ｎｍのＡｌ合金層８をスパッタリング
で形成する。基板を大気中に取り出すと、Ａｌ合金層８
の表面には自然酸化膜９が形成される。自然酸化膜９を
備えたＡｌ合金層８の上にホトレジスト膜１０を塗布す
る。
【００２９】図１（Ｂ）に示すように、ホトリソグラフ
ィを用いてホトレジスト膜１０に上下配線層接続用の接
続孔パターン１１を形成する。このホトレジストパター
ンをマスクとして反応性イオンエッチング（ＲＩＥ）に
より自然酸化膜９、Ａｌ合金層８を選択エッチし、接続
孔１１を形成する。
ィを用いてホトレジスト膜１０に上下配線層接続用の接
続孔パターン１１を形成する。このホトレジストパター
ンをマスクとして反応性イオンエッチング（ＲＩＥ）に
より自然酸化膜９、Ａｌ合金層８を選択エッチし、接続
孔１１を形成する。
【００３０】すなわち、ドライエッチング装置内にサン
プルを導入し、ＢＣｌ3 とＣｌ2 の混合ガスを用いて厚
さ１００ｎｍのＡｌ合金層８とその上の自然酸化膜９を
ＲＩＥによりエッチする。この時、ＰＳＧ層７がエッチ
ングストッパとして働く。
プルを導入し、ＢＣｌ3 とＣｌ2 の混合ガスを用いて厚
さ１００ｎｍのＡｌ合金層８とその上の自然酸化膜９を
ＲＩＥによりエッチする。この時、ＰＳＧ層７がエッチ
ングストッパとして働く。
【００３１】図１（Ｃ）に示すように、層間絶縁膜５０
に接続孔を開口する前に、まず酸素プラズマ中でホトレ
ジスト膜１０を灰化して除去する。次に、雰囲気を変え
てＣＨＦ3 とＣＦ4 のほぼ１：１混合ガスによるＲＩＥ
を行ない、Ａｌ合金層８、自然酸化膜９をマスクとして
層間絶縁膜５０を穿孔する。
に接続孔を開口する前に、まず酸素プラズマ中でホトレ
ジスト膜１０を灰化して除去する。次に、雰囲気を変え
てＣＨＦ3 とＣＦ4 のほぼ１：１混合ガスによるＲＩＥ
を行ない、Ａｌ合金層８、自然酸化膜９をマスクとして
層間絶縁膜５０を穿孔する。
【００３２】下層配線層のＡｌ合金層３表面の自然酸化
膜４、すなわちＡｌ2 Ｏx でエッチングをストップさせ
ることができる。このようにして層間絶縁膜５０に接続
孔１１が形成される。
膜４、すなわちＡｌ2 Ｏx でエッチングをストップさせ
ることができる。このようにして層間絶縁膜５０に接続
孔１１が形成される。
【００３３】次に、図１（Ｄ）に示すように、基板を大
気中に取り出すことなく、Ａｒスパッタエッチングを行
なう。Ａｒスパッタリングによって、まずＡｌ合金層
３、８表面の自然酸化膜４、９がエッチされて消滅す
る。続いて、Ａｌ合金層３、８をスパッタエッチし、Ａ
ｌ合金層３を約２００ｎｍの深さまでエッチングする。
金属マスクのＡｌ合金膜８も同様にスパッタエッチされ
る。
気中に取り出すことなく、Ａｒスパッタエッチングを行
なう。Ａｒスパッタリングによって、まずＡｌ合金層
３、８表面の自然酸化膜４、９がエッチされて消滅す
る。続いて、Ａｌ合金層３、８をスパッタエッチし、Ａ
ｌ合金層３を約２００ｎｍの深さまでエッチングする。
金属マスクのＡｌ合金膜８も同様にスパッタエッチされ
る。
【００３４】スパッタエッチされたＡｌ合金層３、８か
ら飛び出したＡｌ合金の一部は、接続孔１１の側壁面に
再付着してＡｌ合金被膜１２を形成する。ＳＯＧ層６を
含む層間絶縁膜５０の露出表面は、このＡｌ合金被膜１
２により覆われる。
ら飛び出したＡｌ合金の一部は、接続孔１１の側壁面に
再付着してＡｌ合金被膜１２を形成する。ＳＯＧ層６を
含む層間絶縁膜５０の露出表面は、このＡｌ合金被膜１
２により覆われる。
【００３５】図１（Ｅ）に示すように、次に、基板を大
気中に取り出すことなく、約５００℃に加熱し、Ａｌ合
金層１３をスパッタリングで接続孔１１に充填しつつ、
約１μｍの厚みに堆積して上層金属配線１３を形成す
る。基板が加熱されても、ＳＯＧ層６を含む層間絶縁膜
５０の表面はＡｌ合金被膜１２で覆われているので、脱
ガス等は制御される。
気中に取り出すことなく、約５００℃に加熱し、Ａｌ合
金層１３をスパッタリングで接続孔１１に充填しつつ、
約１μｍの厚みに堆積して上層金属配線１３を形成す
る。基板が加熱されても、ＳＯＧ層６を含む層間絶縁膜
５０の表面はＡｌ合金被膜１２で覆われているので、脱
ガス等は制御される。
【００３６】基板を大気中に取り出すと、Ａｌ合金層１
３表面には自然酸化膜１４が形成される。この後で図示
していないが、第２層金属配線１３のパターニングを行
なえば、上層配線が完了する。パターニングされたＡｌ
合金層１３表面にも自然酸化膜が形成される。
３表面には自然酸化膜１４が形成される。この後で図示
していないが、第２層金属配線１３のパターニングを行
なえば、上層配線が完了する。パターニングされたＡｌ
合金層１３表面にも自然酸化膜が形成される。
【００３７】この実施例では、金属マスク材にＡｌ合金
を用いたが、これに代わってＣｕ合金やＭｇ合金を用い
ることもできる。また、ＳＯＧ層６は、有機シリコン
系、ポリイミド系やその他、公知の組成を用いることが
できる。
を用いたが、これに代わってＣｕ合金やＭｇ合金を用い
ることもできる。また、ＳＯＧ層６は、有機シリコン
系、ポリイミド系やその他、公知の組成を用いることが
できる。
【００３８】図１（Ｃ）以降、Ａｌ合金層１３形成まで
の工程は、全て真空を破ることなく行なえるので、新た
な自然酸化膜の形成を防止できる。真空に代え、非酸化
性雰囲気を用いてもよい。
の工程は、全て真空を破ることなく行なえるので、新た
な自然酸化膜の形成を防止できる。真空に代え、非酸化
性雰囲気を用いてもよい。
【００３９】図２は、本発明の第２の実施例である半導
体装置の製造方法の主要工程を示す。この実施例は、前
実施例同様、上、下配線層の材料および金属マスクの材
料としてＡｌ合金を用いる。接続孔形成後、Ａｒスパッ
タリングに代えてＲＩＥで自然酸化膜を除去する。
体装置の製造方法の主要工程を示す。この実施例は、前
実施例同様、上、下配線層の材料および金属マスクの材
料としてＡｌ合金を用いる。接続孔形成後、Ａｒスパッ
タリングに代えてＲＩＥで自然酸化膜を除去する。
【００４０】図２（Ａ）は、Ｓｉ基板１上へＳｉＯ2 層
２、下層のＡｌ合金層３、層間絶縁膜５０、上層のＡｌ
合金層８を形成し、その上にホトレジストマスク１０を
形成し、上層のＡｌ合金層８を選択エッチする工程を示
す。この工程は、図１の実施例同様である。
２、下層のＡｌ合金層３、層間絶縁膜５０、上層のＡｌ
合金層８を形成し、その上にホトレジストマスク１０を
形成し、上層のＡｌ合金層８を選択エッチする工程を示
す。この工程は、図１の実施例同様である。
【００４１】図２（Ｂ）は、ホトレジストマスク１０の
灰化および自然酸化膜９、Ａｌ合金層８をマスクとした
層間絶縁膜５０の選択エッチング工程を示す。この工程
も図１の実施例と同様である。
灰化および自然酸化膜９、Ａｌ合金層８をマスクとした
層間絶縁膜５０の選択エッチング工程を示す。この工程
も図１の実施例と同様である。
【００４２】次に、図２（Ｃ）で示すように、同一真空
中で下層配線のＡｌ合金層３上の自然酸化膜４、すなわ
ち、Ａｌ合金酸化膜とその下のＡｌ合金層３の表面をＲ
ＩＥによりドライエッチングする。この工程は、ＢＣｌ
3 とＣｌ2 の混合ガス中でＲＩＥを行ない、Ａｌ合金層
３を約１００ｎｍの深さまでエッチングして終了させ
る。
中で下層配線のＡｌ合金層３上の自然酸化膜４、すなわ
ち、Ａｌ合金酸化膜とその下のＡｌ合金層３の表面をＲ
ＩＥによりドライエッチングする。この工程は、ＢＣｌ
3 とＣｌ2 の混合ガス中でＲＩＥを行ない、Ａｌ合金層
３を約１００ｎｍの深さまでエッチングして終了させ
る。
【００４３】この工程は、Ａｒスパッタエッチングに比
べて化学反応性が強いため、エッチング速度が大きい。
また、Ａｌ合金層３とその上の自然酸化膜４同様、マス
クのＡｌ合金層８とその上の自然酸化膜９もエッチング
される。また、エッチされたＡｌ成分は、Ａｌ塩化物の
形状をるので、蒸気圧が高く、したがって前実施例の場
合とは異なり、層間絶縁膜５０側面は被覆されない。
べて化学反応性が強いため、エッチング速度が大きい。
また、Ａｌ合金層３とその上の自然酸化膜４同様、マス
クのＡｌ合金層８とその上の自然酸化膜９もエッチング
される。また、エッチされたＡｌ成分は、Ａｌ塩化物の
形状をるので、蒸気圧が高く、したがって前実施例の場
合とは異なり、層間絶縁膜５０側面は被覆されない。
【００４４】なお、Ｃｌを含むガスでエッチングされた
Ａｌ合金層３、８表面には、Ａｌ塩化物（ＡｌＣｌx ）
層１５が形成される。図２（Ｄ）に示すように、同一装
置内で１０ＴｏｒｒのＣｌ2 ガス雰囲気中基板を１２０
℃に加熱することによってＡｌ塩化物層１５を除去す
る。最表面にわずかに残るＡｌ塩化物は、雰囲気を水素
気流として紫外線を照射しながら２００℃に加熱して除
去する。紫外線の代わりに５００℃程度の加熱、軽い水
素プラズマ、軽いＡｒスパッタ等を用いてもよい。これ
らを組み合わせて清浄化を行なってもよい。
Ａｌ合金層３、８表面には、Ａｌ塩化物（ＡｌＣｌx ）
層１５が形成される。図２（Ｄ）に示すように、同一装
置内で１０ＴｏｒｒのＣｌ2 ガス雰囲気中基板を１２０
℃に加熱することによってＡｌ塩化物層１５を除去す
る。最表面にわずかに残るＡｌ塩化物は、雰囲気を水素
気流として紫外線を照射しながら２００℃に加熱して除
去する。紫外線の代わりに５００℃程度の加熱、軽い水
素プラズマ、軽いＡｒスパッタ等を用いてもよい。これ
らを組み合わせて清浄化を行なってもよい。
【００４５】図２（Ｅ）に示すように、同一真空内でま
ず常温でＡｌ合金をスパッタリングして厚さ約６０ｎｍ
の常温被着Ａｌ合金膜１３−ａを形成する。この工程は
常温で行なわれるため、ＳＯＧ層６からの脱ガスを制御
しつつ、層間絶縁膜５０の露出側面を被覆することがで
きる。
ず常温でＡｌ合金をスパッタリングして厚さ約６０ｎｍ
の常温被着Ａｌ合金膜１３−ａを形成する。この工程は
常温で行なわれるため、ＳＯＧ層６からの脱ガスを制御
しつつ、層間絶縁膜５０の露出側面を被覆することがで
きる。
【００４６】引続き、基板を５００℃に加熱してＡｌ合
金をスパッタリングし、マイグレーションの良い状態で
厚さ１μｍのステップカバレージの良い加熱被着Ａｌ合
金膜１３−ｂを形成する。これらのＡｌ合金層１３−
ａ、１３−ｂが上層配線層を構成する。
金をスパッタリングし、マイグレーションの良い状態で
厚さ１μｍのステップカバレージの良い加熱被着Ａｌ合
金膜１３−ｂを形成する。これらのＡｌ合金層１３−
ａ、１３−ｂが上層配線層を構成する。
【００４７】その後、基板を大気中に取り出すと、上層
配線層表面には自然酸化膜１４が形成される。次に、上
層配線層に対するパターニングを行なう。図３は、下層
配線層がタングステンポリサイド（ＷＳｉ2 ／多結晶Ｓ
ｉ）、上層配線層および金属マスク材料がタングステン
である場合の実施例を示す。図３（Ａ）に示すように、
Ｓｉ基板１上にＳｉＯ2 層２を形成し、その上に下層配
線層である多結晶Ｓｉ層１６、ＷＳｉ2 層１７を形成す
る。基板を大気中に取り出すと、ＷＳｉ2 層１７表面に
は自然酸化膜１８が形成される。
配線層表面には自然酸化膜１４が形成される。次に、上
層配線層に対するパターニングを行なう。図３は、下層
配線層がタングステンポリサイド（ＷＳｉ2 ／多結晶Ｓ
ｉ）、上層配線層および金属マスク材料がタングステン
である場合の実施例を示す。図３（Ａ）に示すように、
Ｓｉ基板１上にＳｉＯ2 層２を形成し、その上に下層配
線層である多結晶Ｓｉ層１６、ＷＳｉ2 層１７を形成す
る。基板を大気中に取り出すと、ＷＳｉ2 層１７表面に
は自然酸化膜１８が形成される。
【００４８】なお、多結晶Ｓｉ層１６は、ＣＶＤ法で、
たとえば厚み１５０ｎｍに形成する。また、ＷＳｉ2 層
１７はＣＶＤ法で、たとえば厚み２５０ｎｍに形成す
る。これらの層は堆積後、所望の形状にパターニングさ
れる。
たとえば厚み１５０ｎｍに形成する。また、ＷＳｉ2 層
１７はＣＶＤ法で、たとえば厚み２５０ｎｍに形成す
る。これらの層は堆積後、所望の形状にパターニングさ
れる。
【００４９】図３（Ｂ）に示すように、自然酸化膜１８
を備えたＷＳｉ2 層１７上に、減圧ＣＶＤ法で厚さ６０
０ｎｍのＰＳＧ層５を堆積する。多結晶Ｓｉ層１６、Ｗ
Ｓｉ 2 層１７は耐熱性が高いので、基板を加熱してＰＳ
Ｇ層５のリフローによって表面を平坦化する。
を備えたＷＳｉ2 層１７上に、減圧ＣＶＤ法で厚さ６０
０ｎｍのＰＳＧ層５を堆積する。多結晶Ｓｉ層１６、Ｗ
Ｓｉ 2 層１７は耐熱性が高いので、基板を加熱してＰＳ
Ｇ層５のリフローによって表面を平坦化する。
【００５０】次に、ＰＳＧ層５の上に金属マスク材料で
あるＷ層１９を２００ｎｍの厚みにスパッタリングで形
成する。基板を大気中に取り出すと、表面にはＷＯx 層
２０が形成される。ＷＯx 層２０の上に、ホトレジスト
膜１０を塗布する。
あるＷ層１９を２００ｎｍの厚みにスパッタリングで形
成する。基板を大気中に取り出すと、表面にはＷＯx 層
２０が形成される。ＷＯx 層２０の上に、ホトレジスト
膜１０を塗布する。
【００５１】図３（Ｃ）に示すように、ホトリソグラフ
ィを用いてホトレジスト膜１０をパターニングし、次い
でＷＯx 層２０、Ｗ層１９に接続孔１１のパターンをド
ライエッチングで転写する。
ィを用いてホトレジスト膜１０をパターニングし、次い
でＷＯx 層２０、Ｗ層１９に接続孔１１のパターンをド
ライエッチングで転写する。
【００５２】図３（Ｄ）に示すように、次に、ホトレジ
スト膜１０を酸素プラズマ中で灰化して除去し、基板を
ドライエッチング装置に導入してＷＯx 層２０、Ｗ層１
９をマスクとして層間絶縁膜であるＰＳＧ層５およびＷ
Ｓｉ2 層１７の自然酸化膜１８をＣＨＦ3 とＣＦ4 の混
合ガス中で選択的にＲＩＥする。このようにしてＷＳｉ
2 層１７を露出する接続孔１１が形成される。なお、こ
の時、Ｗ層１９表面のＷＯx 層２０も除去される。
スト膜１０を酸素プラズマ中で灰化して除去し、基板を
ドライエッチング装置に導入してＷＯx 層２０、Ｗ層１
９をマスクとして層間絶縁膜であるＰＳＧ層５およびＷ
Ｓｉ2 層１７の自然酸化膜１８をＣＨＦ3 とＣＦ4 の混
合ガス中で選択的にＲＩＥする。このようにしてＷＳｉ
2 層１７を露出する接続孔１１が形成される。なお、こ
の時、Ｗ層１９表面のＷＯx 層２０も除去される。
【００５３】図３（Ｅ）に示すように、真空を破らずに
基板を移送し、３００℃程度に加熱しながら、厚さ約４
００ｎｍのＷ層２１をＣＶＤ法で全面に堆積し、接続孔
１１を埋める。
基板を移送し、３００℃程度に加熱しながら、厚さ約４
００ｎｍのＷ層２１をＣＶＤ法で全面に堆積し、接続孔
１１を埋める。
【００５４】基板を大気中に取り出すと、Ｗ層２１表面
に自然酸化膜のＷＯx 層２２が形成される。ホトリソグ
ラフィを用いてＷ層２１をパターニングすれば、上層配
線が形成される。
に自然酸化膜のＷＯx 層２２が形成される。ホトリソグ
ラフィを用いてＷ層２１をパターニングすれば、上層配
線が形成される。
【００５５】本実施例で用いた上層配線層およびマスク
材料のＷおよびその自然酸化膜ＷＯ x は、Ａｌの自然酸
化膜ＡｌＯX に比べてドライエッチングしやすい性質を
有する。下層配線層としてＳｉやＷＳｉ2 等の高融点金
属シリサイドまたは高融点金属を用いると、ＰＳＧ等の
リフローによる平坦化が可能となり、ＳＯＧを用いなく
てもよい。
材料のＷおよびその自然酸化膜ＷＯ x は、Ａｌの自然酸
化膜ＡｌＯX に比べてドライエッチングしやすい性質を
有する。下層配線層としてＳｉやＷＳｉ2 等の高融点金
属シリサイドまたは高融点金属を用いると、ＰＳＧ等の
リフローによる平坦化が可能となり、ＳＯＧを用いなく
てもよい。
【００５６】図４は、本発明の第４の実施例による半導
体装置の製造方法の工程を示す。この実施例では、第
１、第２の実施例と同様、上、下配線層および金属マス
ク材料にＡｌ合金を用いる。ただし、第１の実施例より
工程の簡略化を図っている。
体装置の製造方法の工程を示す。この実施例では、第
１、第２の実施例と同様、上、下配線層および金属マス
ク材料にＡｌ合金を用いる。ただし、第１の実施例より
工程の簡略化を図っている。
【００５７】図４（Ａ）に示すように、Ｓｉ基板１上に
ＳｉＯ2 層２、Ａｌ合金層３、自然酸化膜４、ＰＳＧ層
５、ＳＯＧ層６、ＰＳＧ層７、Ａｌ合金膜８、自然酸化
膜９およびホトレジスト膜１０をこの順で、図１（Ａ）
の工程同様に形成する。
ＳｉＯ2 層２、Ａｌ合金層３、自然酸化膜４、ＰＳＧ層
５、ＳＯＧ層６、ＰＳＧ層７、Ａｌ合金膜８、自然酸化
膜９およびホトレジスト膜１０をこの順で、図１（Ａ）
の工程同様に形成する。
【００５８】図４（Ｂ）に示すように、ホトレジスト膜
１０をホトリソグラフィを用いてパターニングし、基板
をドライエッチング装置に導入する。最初にＢＣｌ3 と
Ｃｌ 2 の混合ガスによるＲＩＥによって、Ａｌ合金層８
の自然酸化膜９とＡｌ合金膜８を選択的にエッチングし
て金属マスクを形成する。
１０をホトリソグラフィを用いてパターニングし、基板
をドライエッチング装置に導入する。最初にＢＣｌ3 と
Ｃｌ 2 の混合ガスによるＲＩＥによって、Ａｌ合金層８
の自然酸化膜９とＡｌ合金膜８を選択的にエッチングし
て金属マスクを形成する。
【００５９】次いで、同一装置内でガスをＣＨＦ3 とＣ
Ｆ4 の混合ガスに切り換えてＲＩＥすることにより、Ｐ
ＳＧ層７、ＳＯＧ層６およびＰＳＧ層５を連続的に選択
エッチして接続孔１１を形成する。
Ｆ4 の混合ガスに切り換えてＲＩＥすることにより、Ｐ
ＳＧ層７、ＳＯＧ層６およびＰＳＧ層５を連続的に選択
エッチして接続孔１１を形成する。
【００６０】図４（Ｃ）に示すように、基板を一旦大気
中に取り出して、ホトレジスト膜１０をレジスト剥離液
で剥離する。大気中でＡｌ合金層８の側面には、自然酸
化膜９ａが形成される。次に、基板をスパッタ装置に導
入する。
中に取り出して、ホトレジスト膜１０をレジスト剥離液
で剥離する。大気中でＡｌ合金層８の側面には、自然酸
化膜９ａが形成される。次に、基板をスパッタ装置に導
入する。
【００６１】図４（Ｄ）に示すように、スパッタ装置内
でＡｒスパッタリングを行なって接続孔１１底の自然酸
化膜４およびその下のＡｌ合金層３を深さ２００ｎｍま
でエッチングする。この過程でマスクとして機能する自
然酸化膜９、Ａｌ合金層８もスパッタリングされる。Ａ
ｌ合金層３、８のスパッタリングにより、接続孔１１の
側壁面にＡｌ合金被膜１２が第１の実施例と同様再付着
する。
でＡｒスパッタリングを行なって接続孔１１底の自然酸
化膜４およびその下のＡｌ合金層３を深さ２００ｎｍま
でエッチングする。この過程でマスクとして機能する自
然酸化膜９、Ａｌ合金層８もスパッタリングされる。Ａ
ｌ合金層３、８のスパッタリングにより、接続孔１１の
側壁面にＡｌ合金被膜１２が第１の実施例と同様再付着
する。
【００６２】図４（Ｅ）で示すように、同一真空内で引
続きスパッタリングによりＡｌ合金層１３の堆積を行な
う。すなわち、約５００℃に加熱した基板にＡｌ合金層
１３を約１μｍの厚みにスパッタリング堆積する。
続きスパッタリングによりＡｌ合金層１３の堆積を行な
う。すなわち、約５００℃に加熱した基板にＡｌ合金層
１３を約１μｍの厚みにスパッタリング堆積する。
【００６３】一旦、基板を大気中に取り出すと、Ａｌ合
金層１３表面には自然酸化膜１４が形成される。さら
に、Ａｌ合金層１３をパターニングすれば、上層配線が
完了する。
金層１３表面には自然酸化膜１４が形成される。さら
に、Ａｌ合金層１３をパターニングすれば、上層配線が
完了する。
【００６４】本実施例で得られた上層配線と下層配線間
の接触抵抗を、円筒状の接続孔開口部１１直径の関数と
して評価し、図５に示した従来例の場合と比較して、図
６に示す。上層および下層の配線金属は１％Ｃｕ含有Ａ
ｌ合金とした。従来例の接触抵抗は、公表された文献類
から得た。
の接触抵抗を、円筒状の接続孔開口部１１直径の関数と
して評価し、図５に示した従来例の場合と比較して、図
６に示す。上層および下層の配線金属は１％Ｃｕ含有Ａ
ｌ合金とした。従来例の接触抵抗は、公表された文献類
から得た。
【００６５】サブミクロンの接続孔直径において、直径
が減少するほど従来例に対する実施例４による接触抵抗
の低さが認められる。直径０．５μｍの接続孔の場合
は、従来例の接触抵抗が約３．５Ωであるのに対し、第
４の実施例による場合の接触抵抗は約１．７Ωである。
が減少するほど従来例に対する実施例４による接触抵抗
の低さが認められる。直径０．５μｍの接続孔の場合
は、従来例の接触抵抗が約３．５Ωであるのに対し、第
４の実施例による場合の接触抵抗は約１．７Ωである。
【００６６】なお、２層配線の場合を例にとって説明し
たが、３層以上の配線も同様の工程で接続することがで
きる。層間絶縁膜や配線層を他の材料で形成してもよ
い。接続孔の形状は任意である。
たが、３層以上の配線も同様の工程で接続することがで
きる。層間絶縁膜や配線層を他の材料で形成してもよ
い。接続孔の形状は任意である。
【００６７】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００６８】
【発明の効果】以上説明したように、本発明によれば、
接続孔の直径が小さい場合でも、上、下配線層間の接触
抵抗を低く保つことができる。
接続孔の直径が小さい場合でも、上、下配線層間の接触
抵抗を低く保つことができる。
【００６９】また、上、下配線層間の接触抵抗が低く、
信頼性の高い半導体装置を提供することができる。
信頼性の高い半導体装置を提供することができる。
【図１】本発明の第１の実施例による半導体装置の製造
方法の多層配線工程主要部を示す断面図である。
方法の多層配線工程主要部を示す断面図である。
【図２】本発明の第２の実施例による半導体装置の製造
方法の多層配線工程主要部を示す断面図である。
方法の多層配線工程主要部を示す断面図である。
【図３】本発明の第３の実施例による半導体装置の製造
方法の多層配線工程主要部を示す断面図である。
方法の多層配線工程主要部を示す断面図である。
【図４】本発明の第４の実施例による半導体装置の製造
方法の多層配線工程主要部を示す断面図である。
方法の多層配線工程主要部を示す断面図である。
【図５】従来例による半導体装置の製造方法の多層配線
工程主要部を示す断面図である。
工程主要部を示す断面図である。
【図６】実施例と従来例による上、下配線層間の接触抵
抗の比較を示すグラフである。
抗の比較を示すグラフである。
１ Ｓｉ基板 ２ ＳｉＯ2 層 ３ Ａｌ合金層 ４ 自然酸化膜 ５ ＰＳＧ層 ６ ＳＯＧ層 ７ ＰＳＧ層 ８ Ａｌ合金層 ９ 自然酸化膜 １０ ホトレジスト膜 １１ 接続孔 １２ （再付着した）Ａｌ合金被膜 １３ Ａｌ合金層 １４ 自然酸化膜 １３−ａ （常温被着）Ａｌ合金膜 １３−ｂ （加熱被着）Ａｌ合金膜 １５ Ａｌ塩化物層 １６ 多結晶Ｓｉ層 １７ ＷＳｉ2 層 １８ （ＷＳｉ2 の）自然酸化膜 １９ Ｗ層 ２０ ＷＯx 膜 ２１ Ｗ層 ２２ ＷＯx 層 ２９ 堆積物 ５０ 層間絶縁膜
Claims (6)
- 【請求項１】 下層配線層（３、１６、１７）上に形成
した層間絶縁膜（５０、５）の上に導電性のエッチング
マスク（８、１９）を形成する工程と、 前記エッチングマスク（８、１９）を利用したドライエ
ッチングにより前記層間絶縁膜（５０、５）を貫通して
下層配線層（３、１７）を露出する開口（１１）を形成
する工程と、 開口形成工程に引続き、前記エッチングマスクを残した
まま、露出した下層配線層（３、１７）を覆う導電性被
覆（１３、２１）を形成する工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記開口形成工程が前記下層配線層
（３、１７）上の自然酸化膜（４、１８）をドライエッ
チすることを含む請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記開口形成工程が、さらに前記下層配
線層（３、１７）の表面をドライエッチングで後退さ
せ、前記開口で露出した層間絶縁膜側面をドライエッチ
生成物（１２）で覆うことを含む請求項２記載の半導体
装置の製造方法。 - 【請求項４】 前記開口形成工程が、さらに下層配線層
（３）の表面を後退させることと、引続き紫外線、プラ
ズマ、熱の少なくとも１つを用いたドライクリーニング
により下層配線層の表面の汚染層（１５）を除去するこ
とを含む請求項２記載の半導体装置の製造方法。 - 【請求項５】 前記下層配線層（３）の少なくとも表面
部分がアルミニウム合金で形成され、前記エッチングマ
スク（８）の主成分がアルミニウム、銅、マグネシウム
のいずれかである請求項１〜４のいずれかに記載の半導
体装置の製造方法。 - 【請求項６】 前記下層配線層（１７）の少なくとも表
面部分がシリサイドで形成され、前記エッチングマスク
（１９）および導電性被覆（２１）の主成分がタングス
テンである請求項１〜４のいずれかに記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28195592A JPH06132404A (ja) | 1992-10-20 | 1992-10-20 | 半導体の多層配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28195592A JPH06132404A (ja) | 1992-10-20 | 1992-10-20 | 半導体の多層配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132404A true JPH06132404A (ja) | 1994-05-13 |
Family
ID=17646237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28195592A Withdrawn JPH06132404A (ja) | 1992-10-20 | 1992-10-20 | 半導体の多層配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132404A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
| JP2007266519A (ja) * | 2006-03-30 | 2007-10-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2011216597A (ja) * | 2010-03-31 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び成膜装置 |
-
1992
- 1992-10-20 JP JP28195592A patent/JPH06132404A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
| JP2007266519A (ja) * | 2006-03-30 | 2007-10-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2011216597A (ja) * | 2010-03-31 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び成膜装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5178983B2 (ja) | 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法 | |
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US5231053A (en) | Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device | |
| US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5334616B2 (ja) | 相互接続を作製するための方法 | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JP2009135518A (ja) | 相互接続の製造方法 | |
| KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
| US6759324B1 (en) | Method of forming a low resistance contact to underlying aluminum interconnect by depositing titanium in a via opening and reacting the titanium with the aluminum | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JPH06132404A (ja) | 半導体の多層配線方法 | |
| JP2858837B2 (ja) | 半導体装置の製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| KR19980028524A (ko) | 배선 형성 방법 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| JPH07240400A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |