JPH06132404A - 半導体の多層配線方法 - Google Patents
半導体の多層配線方法Info
- Publication number
- JPH06132404A JPH06132404A JP28195592A JP28195592A JPH06132404A JP H06132404 A JPH06132404 A JP H06132404A JP 28195592 A JP28195592 A JP 28195592A JP 28195592 A JP28195592 A JP 28195592A JP H06132404 A JPH06132404 A JP H06132404A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- lower wiring
- interlayer insulating
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 下層配線層と上層配線層との間の電気的接続
形成を含む半導体装置の製造方法に関し、接続孔底部の
下層配線層表面に形成された自然酸化膜の除去が行なえ
ると共に、副次的に発生する絶縁性の堆積を防止して上
下層配線間の電気的接続を良好にすることのできる半導
体装置の製造方法を提供することを目的とする。 【構成】 下層配線層上に形成した層間絶縁膜の上に導
電性のエッチングマスクを形成する工程と、前記エッチ
ングマスクを利用したドライエッチングにより前記層間
絶縁膜を貫通して下層配線層を露出する開口を形成する
工程と、開口形成工程に引続き、前記エッチングマスク
を残したまま、露出した下層配線層を覆う導電性被覆を
形成する工程とを含むことを特徴とする。
形成を含む半導体装置の製造方法に関し、接続孔底部の
下層配線層表面に形成された自然酸化膜の除去が行なえ
ると共に、副次的に発生する絶縁性の堆積を防止して上
下層配線間の電気的接続を良好にすることのできる半導
体装置の製造方法を提供することを目的とする。 【構成】 下層配線層上に形成した層間絶縁膜の上に導
電性のエッチングマスクを形成する工程と、前記エッチ
ングマスクを利用したドライエッチングにより前記層間
絶縁膜を貫通して下層配線層を露出する開口を形成する
工程と、開口形成工程に引続き、前記エッチングマスク
を残したまま、露出した下層配線層を覆う導電性被覆を
形成する工程とを含むことを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に下層配線層と上層配線層との間の電気的接続
形成を含む半導体装置の製造方法に関する。
関し、特に下層配線層と上層配線層との間の電気的接続
形成を含む半導体装置の製造方法に関する。
【0002】近年、集積回路の大規模化に伴って、集積
度を高めるための3次元配線技術、すなわち半導体の多
層配線技術の開発がますます重要になってきた。高集積
化は、回路素子だけでなく、配線寸法の微細化も伴うた
め、再現性、信頼性の高い低抵抗配線技術が要求されて
いる。
度を高めるための3次元配線技術、すなわち半導体の多
層配線技術の開発がますます重要になってきた。高集積
化は、回路素子だけでなく、配線寸法の微細化も伴うた
め、再現性、信頼性の高い低抵抗配線技術が要求されて
いる。
【0003】
【従来の技術】集積回路用多層配線材料には、信頼性と
安定性が高いAl合金、多結晶シリコン、高融点金属、
高融点金属シリサイド等が用いられ、配線の要素技術と
してホトリソグラフィ、エッチング、塗布、物理的気相
堆積(PVD)や化学的気相堆積(CVD)、熱処理等
が用いられる。
安定性が高いAl合金、多結晶シリコン、高融点金属、
高融点金属シリサイド等が用いられ、配線の要素技術と
してホトリソグラフィ、エッチング、塗布、物理的気相
堆積(PVD)や化学的気相堆積(CVD)、熱処理等
が用いられる。
【0004】図5は、第1層および第2層の金属配線層
がAl合金からなる典型的な多層配線のプロセスを示
す。図5(A)に示すように、集積回路素子形成済のS
i基板1上に、素子分離用および基板−配線間分離用の
SiO2 層2を形成し、その上に下層配線層としてAl
合金配線層3が形成される。基板を大気中に取り出す
と、Al合金層3上には自然酸化膜4が形成される。
がAl合金からなる典型的な多層配線のプロセスを示
す。図5(A)に示すように、集積回路素子形成済のS
i基板1上に、素子分離用および基板−配線間分離用の
SiO2 層2を形成し、その上に下層配線層としてAl
合金配線層3が形成される。基板を大気中に取り出す
と、Al合金層3上には自然酸化膜4が形成される。
【0005】図5(B)に示すように、自然酸化膜4を
備えたAl合金層3の上に、層間絶縁膜50としてPS
G層5、SOG層6、PSG層7のサンドイッチ構造を
形成する。その合計厚みは、形成すべき接続孔の開口径
とほぼ同じ程度かそれ以下が望ましい。なお、PSG層
5、7は、減圧CVD等によって堆積し、SOG層6は
スピン塗布する。スピン塗布されたSOG層6は下地表
面の凹凸を平坦化する。
備えたAl合金層3の上に、層間絶縁膜50としてPS
G層5、SOG層6、PSG層7のサンドイッチ構造を
形成する。その合計厚みは、形成すべき接続孔の開口径
とほぼ同じ程度かそれ以下が望ましい。なお、PSG層
5、7は、減圧CVD等によって堆積し、SOG層6は
スピン塗布する。スピン塗布されたSOG層6は下地表
面の凹凸を平坦化する。
【0006】SOG(スピンオングラス)は平坦化に優
れているが、吸湿性が高く、後工程の真空処理中にSO
Gからの水分等の脱ガスが生じて配線に悪影響を及ぼす
恐れがある。そこで、SOG層6の両面を防水性に優れ
たリンガラス(PSG)層5、7で覆って上層、下層配
線層を保護する。
れているが、吸湿性が高く、後工程の真空処理中にSO
Gからの水分等の脱ガスが生じて配線に悪影響を及ぼす
恐れがある。そこで、SOG層6の両面を防水性に優れ
たリンガラス(PSG)層5、7で覆って上層、下層配
線層を保護する。
【0007】層間絶縁膜50の上には、ホトレジスト膜
10が塗布される。ホトレジスト膜10は通常のホトリ
ソグラフィの技術によって接続孔用のパターニングを受
ける。このホトレジスト膜マスクを用いて、反応性イオ
ンエッチング(RIE)を行ない、層間絶縁膜50に接
続孔11を開口する。
10が塗布される。ホトレジスト膜10は通常のホトリ
ソグラフィの技術によって接続孔用のパターニングを受
ける。このホトレジスト膜マスクを用いて、反応性イオ
ンエッチング(RIE)を行ない、層間絶縁膜50に接
続孔11を開口する。
【0008】次に、図5(C)に示すように、ホトレジ
スト膜10を酸素プラズマで灰化して除去し、被処理基
板をスパッタ装置内に移送して、まずAl合金の自然酸
化膜4の除去を行なう。
スト膜10を酸素プラズマで灰化して除去し、被処理基
板をスパッタ装置内に移送して、まずAl合金の自然酸
化膜4の除去を行なう。
【0009】PVD装置の前処理室でArプラズマによ
り前記接続孔11の底面に露出する自然酸化膜(Al2
Ox )4をエッチする。自然酸化膜4を除去せずにその
上に上層配線を行なうと、接続不良となるためである。
り前記接続孔11の底面に露出する自然酸化膜(Al2
Ox )4をエッチする。自然酸化膜4を除去せずにその
上に上層配線を行なうと、接続不良となるためである。
【0010】図5(D)に示すように、引続き、同一装
置内のスパッタ室に被処理基板を移動させ、上層金属配
線材料のAl合金をスパッタリングしてAl合金層13
を下層金属配線層であるAl合金層3に接触させて形成
する。
置内のスパッタ室に被処理基板を移動させ、上層金属配
線材料のAl合金をスパッタリングしてAl合金層13
を下層金属配線層であるAl合金層3に接触させて形成
する。
【0011】基板を大気中に取り出すと、上層金属配線
のAl合金層13の表面にもAl合金の自然酸化膜14
が形成される。最後に、図5(E)で示すように、上層
金属配線のAl合金層13を所定の形状にパターニング
する。このようにして、2層配線が完了する。なお、パ
ターニングしたAl合金層13の側面にも自然酸化膜1
4′が形成される。
のAl合金層13の表面にもAl合金の自然酸化膜14
が形成される。最後に、図5(E)で示すように、上層
金属配線のAl合金層13を所定の形状にパターニング
する。このようにして、2層配線が完了する。なお、パ
ターニングしたAl合金層13の側面にも自然酸化膜1
4′が形成される。
【0012】集積回路の大規模化に伴って、配線幅も微
細化するので、接続孔11の径も微細化する。このよう
な接続孔底部の下層金属配線層の自然酸化膜は、除去し
なければ接触抵抗を十分下げることは難しい。
細化するので、接続孔11の径も微細化する。このよう
な接続孔底部の下層金属配線層の自然酸化膜は、除去し
なければ接触抵抗を十分下げることは難しい。
【0013】しかし、ウェットエッチングで自然酸化膜
を除去するのは適当でない。ウェットエッチングでは、
Al合金層3の自然酸化膜4を完全に除去することはで
きない。
を除去するのは適当でない。ウェットエッチングでは、
Al合金層3の自然酸化膜4を完全に除去することはで
きない。
【0014】また、層間絶縁膜50がサイドエッチング
されて開口部径が非意図的に増大する危険性がある。そ
の意味では、図5(C)で説明したようなArプラズマ
エッチング等のドライエッチングが好適である。
されて開口部径が非意図的に増大する危険性がある。そ
の意味では、図5(C)で説明したようなArプラズマ
エッチング等のドライエッチングが好適である。
【0015】なお、接続孔開口時にオーバーエッチして
下層配線層の表面を後退させる技術も提案されている
(たとえば特開昭61−289648号、特開平4−1
20757号)。これらの場合、下層配線のオーバーエ
ッチング後、一旦外気中に基板を取り出し、その後上層
配線の埋込堆積が行なわれる。このため、上下配線層間
の接触抵抗を十分下げることは難しい。
下層配線層の表面を後退させる技術も提案されている
(たとえば特開昭61−289648号、特開平4−1
20757号)。これらの場合、下層配線のオーバーエ
ッチング後、一旦外気中に基板を取り出し、その後上層
配線の埋込堆積が行なわれる。このため、上下配線層間
の接触抵抗を十分下げることは難しい。
【0016】
【発明が解決しようとする課題】図5(C)の工程にお
けるArプラズマエッチングは、微細な接続孔の底の自
然酸化膜除去には効果的であるが、選択性に乏しいた
め、露出している層間絶縁膜50の表面もエッチングし
てしまう。したがって、接続孔11底部の自然酸化膜4
がエッチオフされると共に、層間絶縁膜50がエッチさ
れる。層間絶縁膜50のPSG層5、7やSOG層6
は、絶縁物である低融点ガラスで形成されている。
けるArプラズマエッチングは、微細な接続孔の底の自
然酸化膜除去には効果的であるが、選択性に乏しいた
め、露出している層間絶縁膜50の表面もエッチングし
てしまう。したがって、接続孔11底部の自然酸化膜4
がエッチオフされると共に、層間絶縁膜50がエッチさ
れる。層間絶縁膜50のPSG層5、7やSOG層6
は、絶縁物である低融点ガラスで形成されている。
【0017】活性化されたAl合金層3表面に、副次的
にエッチングされたガラス成分が到達すると、不均一な
堆積物29を形成する。この堆積物29は当然絶縁性組
成物である。この上に上層金属配線のAl合金層13を
堆積すると、上下配線層間の接触抵抗が増大する。
にエッチングされたガラス成分が到達すると、不均一な
堆積物29を形成する。この堆積物29は当然絶縁性組
成物である。この上に上層金属配線のAl合金層13を
堆積すると、上下配線層間の接触抵抗が増大する。
【0018】また、上層配線層のスパッタリング時に、
ステップカバレージを向上させるため、基板は通常加熱
される。真空中で加熱されると層間絶縁膜50、特にS
OG層6中から脱ガス等が生じ、下層配線層表面に付着
してその表面状態を変化させたり堆積物を生じさせたり
する。この上に、上層配線層を形成すると、接触抵抗が
増大する。
ステップカバレージを向上させるため、基板は通常加熱
される。真空中で加熱されると層間絶縁膜50、特にS
OG層6中から脱ガス等が生じ、下層配線層表面に付着
してその表面状態を変化させたり堆積物を生じさせたり
する。この上に、上層配線層を形成すると、接触抵抗が
増大する。
【0019】本発明の目的は、接続孔底部の下層配線層
表面に形成された自然酸化膜の除去が行なえると共に、
副次的に発生する絶縁性の堆積を防止して上下層配線間
の電気的接続を良好にすることのできる半導体装置の製
造方法を提供することである。
表面に形成された自然酸化膜の除去が行なえると共に、
副次的に発生する絶縁性の堆積を防止して上下層配線間
の電気的接続を良好にすることのできる半導体装置の製
造方法を提供することである。
【0020】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、下層配線層上に形成した層間絶縁膜の上に導
電性のエッチングマスクを形成する工程と、前記エッチ
ングマスクを利用したドライエッチングにより前記層間
絶縁膜を貫通して下層配線層を露出する開口を形成する
工程と、開口形成工程に引続き、前記エッチングマスク
を残したまま、露出した下層配線層を覆う導電性被覆を
形成する工程とを含むことを特徴とする。
造方法は、下層配線層上に形成した層間絶縁膜の上に導
電性のエッチングマスクを形成する工程と、前記エッチ
ングマスクを利用したドライエッチングにより前記層間
絶縁膜を貫通して下層配線層を露出する開口を形成する
工程と、開口形成工程に引続き、前記エッチングマスク
を残したまま、露出した下層配線層を覆う導電性被覆を
形成する工程とを含むことを特徴とする。
【0021】
【作用】層間絶縁膜の上に、導電性のエッチングマスク
が形成され、この導電性のエッチングマスクを利用して
層間絶縁膜をドライエッチングすることができる。
が形成され、この導電性のエッチングマスクを利用して
層間絶縁膜をドライエッチングすることができる。
【0022】層間絶縁膜に接続孔を形成した後、層間絶
縁膜下の下層配線層の自然酸化膜を除去する際にドライ
エッチングを用いても、副次的に発生するエッチングは
導電性のエッチングマスクに対するものが主であり、堆
積が生じても導電性である。このため、下層配線層の導
電性表面積の減少を防止することができる。
縁膜下の下層配線層の自然酸化膜を除去する際にドライ
エッチングを用いても、副次的に発生するエッチングは
導電性のエッチングマスクに対するものが主であり、堆
積が生じても導電性である。このため、下層配線層の導
電性表面積の減少を防止することができる。
【0023】この時、接続孔側壁にもドライエッチ生成
物の堆積が可能で層間絶縁膜50、特にSOG6からの
脱ガス発生を防ぐ。さらに、下層配線層の接続孔部分の
表面を後退させることにより、接続孔部分表面積増大、
脱ガス防止効果の一層の改善を可能とする。
物の堆積が可能で層間絶縁膜50、特にSOG6からの
脱ガス発生を防ぐ。さらに、下層配線層の接続孔部分の
表面を後退させることにより、接続孔部分表面積増大、
脱ガス防止効果の一層の改善を可能とする。
【0024】この接続孔の上に、上層配線層の導電性被
覆を形成することにより、上下配線層間の接触抵抗を低
く保つことができる。以下、本発明を実施例に基づいて
より詳しく述べる。
覆を形成することにより、上下配線層間の接触抵抗を低
く保つことができる。以下、本発明を実施例に基づいて
より詳しく述べる。
【0025】
【実施例】図1は、本発明の一実施例による半導体装置
の製造方法の主要工程を示す。図1(A)に示すよう
に、集積回路素子を作成し、素子間分離および配線−S
i基板間分離のためのSiO2 層2を形成したSi基板
1上に、下層金属配線としてAl合金層3を形成する。
の製造方法の主要工程を示す。図1(A)に示すよう
に、集積回路素子を作成し、素子間分離および配線−S
i基板間分離のためのSiO2 層2を形成したSi基板
1上に、下層金属配線としてAl合金層3を形成する。
【0026】基板を大気中に取り出すと、Al合金層3
の表面には自然酸化膜4が形成される。自然酸化膜4を
備えたAl合金層3の上に、PSG層5、SOG層6、
PSG層7よりなる層間絶縁膜50を形成する。
の表面には自然酸化膜4が形成される。自然酸化膜4を
備えたAl合金層3の上に、PSG層5、SOG層6、
PSG層7よりなる層間絶縁膜50を形成する。
【0027】層間絶縁膜50は、減圧CVD法を用いて
厚さ100nmのPSG層6を堆積後、スピンコート法
を用いてその上に厚さ200nmのSOG層7を塗布
し、再び減圧CVD法で厚さ200nmのPSG層8を
堆積し、三重構造とする。
厚さ100nmのPSG層6を堆積後、スピンコート法
を用いてその上に厚さ200nmのSOG層7を塗布
し、再び減圧CVD法で厚さ200nmのPSG層8を
堆積し、三重構造とする。
【0028】層間絶縁膜50の上に、金属マスク材料と
して厚さ約100nmのAl合金層8をスパッタリング
で形成する。基板を大気中に取り出すと、Al合金層8
の表面には自然酸化膜9が形成される。自然酸化膜9を
備えたAl合金層8の上にホトレジスト膜10を塗布す
る。
して厚さ約100nmのAl合金層8をスパッタリング
で形成する。基板を大気中に取り出すと、Al合金層8
の表面には自然酸化膜9が形成される。自然酸化膜9を
備えたAl合金層8の上にホトレジスト膜10を塗布す
る。
【0029】図1(B)に示すように、ホトリソグラフ
ィを用いてホトレジスト膜10に上下配線層接続用の接
続孔パターン11を形成する。このホトレジストパター
ンをマスクとして反応性イオンエッチング(RIE)に
より自然酸化膜9、Al合金層8を選択エッチし、接続
孔11を形成する。
ィを用いてホトレジスト膜10に上下配線層接続用の接
続孔パターン11を形成する。このホトレジストパター
ンをマスクとして反応性イオンエッチング(RIE)に
より自然酸化膜9、Al合金層8を選択エッチし、接続
孔11を形成する。
【0030】すなわち、ドライエッチング装置内にサン
プルを導入し、BCl3 とCl2 の混合ガスを用いて厚
さ100nmのAl合金層8とその上の自然酸化膜9を
RIEによりエッチする。この時、PSG層7がエッチ
ングストッパとして働く。
プルを導入し、BCl3 とCl2 の混合ガスを用いて厚
さ100nmのAl合金層8とその上の自然酸化膜9を
RIEによりエッチする。この時、PSG層7がエッチ
ングストッパとして働く。
【0031】図1(C)に示すように、層間絶縁膜50
に接続孔を開口する前に、まず酸素プラズマ中でホトレ
ジスト膜10を灰化して除去する。次に、雰囲気を変え
てCHF3 とCF4 のほぼ1:1混合ガスによるRIE
を行ない、Al合金層8、自然酸化膜9をマスクとして
層間絶縁膜50を穿孔する。
に接続孔を開口する前に、まず酸素プラズマ中でホトレ
ジスト膜10を灰化して除去する。次に、雰囲気を変え
てCHF3 とCF4 のほぼ1:1混合ガスによるRIE
を行ない、Al合金層8、自然酸化膜9をマスクとして
層間絶縁膜50を穿孔する。
【0032】下層配線層のAl合金層3表面の自然酸化
膜4、すなわちAl2 Ox でエッチングをストップさせ
ることができる。このようにして層間絶縁膜50に接続
孔11が形成される。
膜4、すなわちAl2 Ox でエッチングをストップさせ
ることができる。このようにして層間絶縁膜50に接続
孔11が形成される。
【0033】次に、図1(D)に示すように、基板を大
気中に取り出すことなく、Arスパッタエッチングを行
なう。Arスパッタリングによって、まずAl合金層
3、8表面の自然酸化膜4、9がエッチされて消滅す
る。続いて、Al合金層3、8をスパッタエッチし、A
l合金層3を約200nmの深さまでエッチングする。
金属マスクのAl合金膜8も同様にスパッタエッチされ
る。
気中に取り出すことなく、Arスパッタエッチングを行
なう。Arスパッタリングによって、まずAl合金層
3、8表面の自然酸化膜4、9がエッチされて消滅す
る。続いて、Al合金層3、8をスパッタエッチし、A
l合金層3を約200nmの深さまでエッチングする。
金属マスクのAl合金膜8も同様にスパッタエッチされ
る。
【0034】スパッタエッチされたAl合金層3、8か
ら飛び出したAl合金の一部は、接続孔11の側壁面に
再付着してAl合金被膜12を形成する。SOG層6を
含む層間絶縁膜50の露出表面は、このAl合金被膜1
2により覆われる。
ら飛び出したAl合金の一部は、接続孔11の側壁面に
再付着してAl合金被膜12を形成する。SOG層6を
含む層間絶縁膜50の露出表面は、このAl合金被膜1
2により覆われる。
【0035】図1(E)に示すように、次に、基板を大
気中に取り出すことなく、約500℃に加熱し、Al合
金層13をスパッタリングで接続孔11に充填しつつ、
約1μmの厚みに堆積して上層金属配線13を形成す
る。基板が加熱されても、SOG層6を含む層間絶縁膜
50の表面はAl合金被膜12で覆われているので、脱
ガス等は制御される。
気中に取り出すことなく、約500℃に加熱し、Al合
金層13をスパッタリングで接続孔11に充填しつつ、
約1μmの厚みに堆積して上層金属配線13を形成す
る。基板が加熱されても、SOG層6を含む層間絶縁膜
50の表面はAl合金被膜12で覆われているので、脱
ガス等は制御される。
【0036】基板を大気中に取り出すと、Al合金層1
3表面には自然酸化膜14が形成される。この後で図示
していないが、第2層金属配線13のパターニングを行
なえば、上層配線が完了する。パターニングされたAl
合金層13表面にも自然酸化膜が形成される。
3表面には自然酸化膜14が形成される。この後で図示
していないが、第2層金属配線13のパターニングを行
なえば、上層配線が完了する。パターニングされたAl
合金層13表面にも自然酸化膜が形成される。
【0037】この実施例では、金属マスク材にAl合金
を用いたが、これに代わってCu合金やMg合金を用い
ることもできる。また、SOG層6は、有機シリコン
系、ポリイミド系やその他、公知の組成を用いることが
できる。
を用いたが、これに代わってCu合金やMg合金を用い
ることもできる。また、SOG層6は、有機シリコン
系、ポリイミド系やその他、公知の組成を用いることが
できる。
【0038】図1(C)以降、Al合金層13形成まで
の工程は、全て真空を破ることなく行なえるので、新た
な自然酸化膜の形成を防止できる。真空に代え、非酸化
性雰囲気を用いてもよい。
の工程は、全て真空を破ることなく行なえるので、新た
な自然酸化膜の形成を防止できる。真空に代え、非酸化
性雰囲気を用いてもよい。
【0039】図2は、本発明の第2の実施例である半導
体装置の製造方法の主要工程を示す。この実施例は、前
実施例同様、上、下配線層の材料および金属マスクの材
料としてAl合金を用いる。接続孔形成後、Arスパッ
タリングに代えてRIEで自然酸化膜を除去する。
体装置の製造方法の主要工程を示す。この実施例は、前
実施例同様、上、下配線層の材料および金属マスクの材
料としてAl合金を用いる。接続孔形成後、Arスパッ
タリングに代えてRIEで自然酸化膜を除去する。
【0040】図2(A)は、Si基板1上へSiO2 層
2、下層のAl合金層3、層間絶縁膜50、上層のAl
合金層8を形成し、その上にホトレジストマスク10を
形成し、上層のAl合金層8を選択エッチする工程を示
す。この工程は、図1の実施例同様である。
2、下層のAl合金層3、層間絶縁膜50、上層のAl
合金層8を形成し、その上にホトレジストマスク10を
形成し、上層のAl合金層8を選択エッチする工程を示
す。この工程は、図1の実施例同様である。
【0041】図2(B)は、ホトレジストマスク10の
灰化および自然酸化膜9、Al合金層8をマスクとした
層間絶縁膜50の選択エッチング工程を示す。この工程
も図1の実施例と同様である。
灰化および自然酸化膜9、Al合金層8をマスクとした
層間絶縁膜50の選択エッチング工程を示す。この工程
も図1の実施例と同様である。
【0042】次に、図2(C)で示すように、同一真空
中で下層配線のAl合金層3上の自然酸化膜4、すなわ
ち、Al合金酸化膜とその下のAl合金層3の表面をR
IEによりドライエッチングする。この工程は、BCl
3 とCl2 の混合ガス中でRIEを行ない、Al合金層
3を約100nmの深さまでエッチングして終了させ
る。
中で下層配線のAl合金層3上の自然酸化膜4、すなわ
ち、Al合金酸化膜とその下のAl合金層3の表面をR
IEによりドライエッチングする。この工程は、BCl
3 とCl2 の混合ガス中でRIEを行ない、Al合金層
3を約100nmの深さまでエッチングして終了させ
る。
【0043】この工程は、Arスパッタエッチングに比
べて化学反応性が強いため、エッチング速度が大きい。
また、Al合金層3とその上の自然酸化膜4同様、マス
クのAl合金層8とその上の自然酸化膜9もエッチング
される。また、エッチされたAl成分は、Al塩化物の
形状をるので、蒸気圧が高く、したがって前実施例の場
合とは異なり、層間絶縁膜50側面は被覆されない。
べて化学反応性が強いため、エッチング速度が大きい。
また、Al合金層3とその上の自然酸化膜4同様、マス
クのAl合金層8とその上の自然酸化膜9もエッチング
される。また、エッチされたAl成分は、Al塩化物の
形状をるので、蒸気圧が高く、したがって前実施例の場
合とは異なり、層間絶縁膜50側面は被覆されない。
【0044】なお、Clを含むガスでエッチングされた
Al合金層3、8表面には、Al塩化物(AlClx )
層15が形成される。図2(D)に示すように、同一装
置内で10TorrのCl2 ガス雰囲気中基板を120
℃に加熱することによってAl塩化物層15を除去す
る。最表面にわずかに残るAl塩化物は、雰囲気を水素
気流として紫外線を照射しながら200℃に加熱して除
去する。紫外線の代わりに500℃程度の加熱、軽い水
素プラズマ、軽いArスパッタ等を用いてもよい。これ
らを組み合わせて清浄化を行なってもよい。
Al合金層3、8表面には、Al塩化物(AlClx )
層15が形成される。図2(D)に示すように、同一装
置内で10TorrのCl2 ガス雰囲気中基板を120
℃に加熱することによってAl塩化物層15を除去す
る。最表面にわずかに残るAl塩化物は、雰囲気を水素
気流として紫外線を照射しながら200℃に加熱して除
去する。紫外線の代わりに500℃程度の加熱、軽い水
素プラズマ、軽いArスパッタ等を用いてもよい。これ
らを組み合わせて清浄化を行なってもよい。
【0045】図2(E)に示すように、同一真空内でま
ず常温でAl合金をスパッタリングして厚さ約60nm
の常温被着Al合金膜13−aを形成する。この工程は
常温で行なわれるため、SOG層6からの脱ガスを制御
しつつ、層間絶縁膜50の露出側面を被覆することがで
きる。
ず常温でAl合金をスパッタリングして厚さ約60nm
の常温被着Al合金膜13−aを形成する。この工程は
常温で行なわれるため、SOG層6からの脱ガスを制御
しつつ、層間絶縁膜50の露出側面を被覆することがで
きる。
【0046】引続き、基板を500℃に加熱してAl合
金をスパッタリングし、マイグレーションの良い状態で
厚さ1μmのステップカバレージの良い加熱被着Al合
金膜13−bを形成する。これらのAl合金層13−
a、13−bが上層配線層を構成する。
金をスパッタリングし、マイグレーションの良い状態で
厚さ1μmのステップカバレージの良い加熱被着Al合
金膜13−bを形成する。これらのAl合金層13−
a、13−bが上層配線層を構成する。
【0047】その後、基板を大気中に取り出すと、上層
配線層表面には自然酸化膜14が形成される。次に、上
層配線層に対するパターニングを行なう。図3は、下層
配線層がタングステンポリサイド(WSi2 /多結晶S
i)、上層配線層および金属マスク材料がタングステン
である場合の実施例を示す。図3(A)に示すように、
Si基板1上にSiO2 層2を形成し、その上に下層配
線層である多結晶Si層16、WSi2 層17を形成す
る。基板を大気中に取り出すと、WSi2 層17表面に
は自然酸化膜18が形成される。
配線層表面には自然酸化膜14が形成される。次に、上
層配線層に対するパターニングを行なう。図3は、下層
配線層がタングステンポリサイド(WSi2 /多結晶S
i)、上層配線層および金属マスク材料がタングステン
である場合の実施例を示す。図3(A)に示すように、
Si基板1上にSiO2 層2を形成し、その上に下層配
線層である多結晶Si層16、WSi2 層17を形成す
る。基板を大気中に取り出すと、WSi2 層17表面に
は自然酸化膜18が形成される。
【0048】なお、多結晶Si層16は、CVD法で、
たとえば厚み150nmに形成する。また、WSi2 層
17はCVD法で、たとえば厚み250nmに形成す
る。これらの層は堆積後、所望の形状にパターニングさ
れる。
たとえば厚み150nmに形成する。また、WSi2 層
17はCVD法で、たとえば厚み250nmに形成す
る。これらの層は堆積後、所望の形状にパターニングさ
れる。
【0049】図3(B)に示すように、自然酸化膜18
を備えたWSi2 層17上に、減圧CVD法で厚さ60
0nmのPSG層5を堆積する。多結晶Si層16、W
Si 2 層17は耐熱性が高いので、基板を加熱してPS
G層5のリフローによって表面を平坦化する。
を備えたWSi2 層17上に、減圧CVD法で厚さ60
0nmのPSG層5を堆積する。多結晶Si層16、W
Si 2 層17は耐熱性が高いので、基板を加熱してPS
G層5のリフローによって表面を平坦化する。
【0050】次に、PSG層5の上に金属マスク材料で
あるW層19を200nmの厚みにスパッタリングで形
成する。基板を大気中に取り出すと、表面にはWOx 層
20が形成される。WOx 層20の上に、ホトレジスト
膜10を塗布する。
あるW層19を200nmの厚みにスパッタリングで形
成する。基板を大気中に取り出すと、表面にはWOx 層
20が形成される。WOx 層20の上に、ホトレジスト
膜10を塗布する。
【0051】図3(C)に示すように、ホトリソグラフ
ィを用いてホトレジスト膜10をパターニングし、次い
でWOx 層20、W層19に接続孔11のパターンをド
ライエッチングで転写する。
ィを用いてホトレジスト膜10をパターニングし、次い
でWOx 層20、W層19に接続孔11のパターンをド
ライエッチングで転写する。
【0052】図3(D)に示すように、次に、ホトレジ
スト膜10を酸素プラズマ中で灰化して除去し、基板を
ドライエッチング装置に導入してWOx 層20、W層1
9をマスクとして層間絶縁膜であるPSG層5およびW
Si2 層17の自然酸化膜18をCHF3 とCF4 の混
合ガス中で選択的にRIEする。このようにしてWSi
2 層17を露出する接続孔11が形成される。なお、こ
の時、W層19表面のWOx 層20も除去される。
スト膜10を酸素プラズマ中で灰化して除去し、基板を
ドライエッチング装置に導入してWOx 層20、W層1
9をマスクとして層間絶縁膜であるPSG層5およびW
Si2 層17の自然酸化膜18をCHF3 とCF4 の混
合ガス中で選択的にRIEする。このようにしてWSi
2 層17を露出する接続孔11が形成される。なお、こ
の時、W層19表面のWOx 層20も除去される。
【0053】図3(E)に示すように、真空を破らずに
基板を移送し、300℃程度に加熱しながら、厚さ約4
00nmのW層21をCVD法で全面に堆積し、接続孔
11を埋める。
基板を移送し、300℃程度に加熱しながら、厚さ約4
00nmのW層21をCVD法で全面に堆積し、接続孔
11を埋める。
【0054】基板を大気中に取り出すと、W層21表面
に自然酸化膜のWOx 層22が形成される。ホトリソグ
ラフィを用いてW層21をパターニングすれば、上層配
線が形成される。
に自然酸化膜のWOx 層22が形成される。ホトリソグ
ラフィを用いてW層21をパターニングすれば、上層配
線が形成される。
【0055】本実施例で用いた上層配線層およびマスク
材料のWおよびその自然酸化膜WO x は、Alの自然酸
化膜AlOX に比べてドライエッチングしやすい性質を
有する。下層配線層としてSiやWSi2 等の高融点金
属シリサイドまたは高融点金属を用いると、PSG等の
リフローによる平坦化が可能となり、SOGを用いなく
てもよい。
材料のWおよびその自然酸化膜WO x は、Alの自然酸
化膜AlOX に比べてドライエッチングしやすい性質を
有する。下層配線層としてSiやWSi2 等の高融点金
属シリサイドまたは高融点金属を用いると、PSG等の
リフローによる平坦化が可能となり、SOGを用いなく
てもよい。
【0056】図4は、本発明の第4の実施例による半導
体装置の製造方法の工程を示す。この実施例では、第
1、第2の実施例と同様、上、下配線層および金属マス
ク材料にAl合金を用いる。ただし、第1の実施例より
工程の簡略化を図っている。
体装置の製造方法の工程を示す。この実施例では、第
1、第2の実施例と同様、上、下配線層および金属マス
ク材料にAl合金を用いる。ただし、第1の実施例より
工程の簡略化を図っている。
【0057】図4(A)に示すように、Si基板1上に
SiO2 層2、Al合金層3、自然酸化膜4、PSG層
5、SOG層6、PSG層7、Al合金膜8、自然酸化
膜9およびホトレジスト膜10をこの順で、図1(A)
の工程同様に形成する。
SiO2 層2、Al合金層3、自然酸化膜4、PSG層
5、SOG層6、PSG層7、Al合金膜8、自然酸化
膜9およびホトレジスト膜10をこの順で、図1(A)
の工程同様に形成する。
【0058】図4(B)に示すように、ホトレジスト膜
10をホトリソグラフィを用いてパターニングし、基板
をドライエッチング装置に導入する。最初にBCl3 と
Cl 2 の混合ガスによるRIEによって、Al合金層8
の自然酸化膜9とAl合金膜8を選択的にエッチングし
て金属マスクを形成する。
10をホトリソグラフィを用いてパターニングし、基板
をドライエッチング装置に導入する。最初にBCl3 と
Cl 2 の混合ガスによるRIEによって、Al合金層8
の自然酸化膜9とAl合金膜8を選択的にエッチングし
て金属マスクを形成する。
【0059】次いで、同一装置内でガスをCHF3 とC
F4 の混合ガスに切り換えてRIEすることにより、P
SG層7、SOG層6およびPSG層5を連続的に選択
エッチして接続孔11を形成する。
F4 の混合ガスに切り換えてRIEすることにより、P
SG層7、SOG層6およびPSG層5を連続的に選択
エッチして接続孔11を形成する。
【0060】図4(C)に示すように、基板を一旦大気
中に取り出して、ホトレジスト膜10をレジスト剥離液
で剥離する。大気中でAl合金層8の側面には、自然酸
化膜9aが形成される。次に、基板をスパッタ装置に導
入する。
中に取り出して、ホトレジスト膜10をレジスト剥離液
で剥離する。大気中でAl合金層8の側面には、自然酸
化膜9aが形成される。次に、基板をスパッタ装置に導
入する。
【0061】図4(D)に示すように、スパッタ装置内
でArスパッタリングを行なって接続孔11底の自然酸
化膜4およびその下のAl合金層3を深さ200nmま
でエッチングする。この過程でマスクとして機能する自
然酸化膜9、Al合金層8もスパッタリングされる。A
l合金層3、8のスパッタリングにより、接続孔11の
側壁面にAl合金被膜12が第1の実施例と同様再付着
する。
でArスパッタリングを行なって接続孔11底の自然酸
化膜4およびその下のAl合金層3を深さ200nmま
でエッチングする。この過程でマスクとして機能する自
然酸化膜9、Al合金層8もスパッタリングされる。A
l合金層3、8のスパッタリングにより、接続孔11の
側壁面にAl合金被膜12が第1の実施例と同様再付着
する。
【0062】図4(E)で示すように、同一真空内で引
続きスパッタリングによりAl合金層13の堆積を行な
う。すなわち、約500℃に加熱した基板にAl合金層
13を約1μmの厚みにスパッタリング堆積する。
続きスパッタリングによりAl合金層13の堆積を行な
う。すなわち、約500℃に加熱した基板にAl合金層
13を約1μmの厚みにスパッタリング堆積する。
【0063】一旦、基板を大気中に取り出すと、Al合
金層13表面には自然酸化膜14が形成される。さら
に、Al合金層13をパターニングすれば、上層配線が
完了する。
金層13表面には自然酸化膜14が形成される。さら
に、Al合金層13をパターニングすれば、上層配線が
完了する。
【0064】本実施例で得られた上層配線と下層配線間
の接触抵抗を、円筒状の接続孔開口部11直径の関数と
して評価し、図5に示した従来例の場合と比較して、図
6に示す。上層および下層の配線金属は1%Cu含有A
l合金とした。従来例の接触抵抗は、公表された文献類
から得た。
の接触抵抗を、円筒状の接続孔開口部11直径の関数と
して評価し、図5に示した従来例の場合と比較して、図
6に示す。上層および下層の配線金属は1%Cu含有A
l合金とした。従来例の接触抵抗は、公表された文献類
から得た。
【0065】サブミクロンの接続孔直径において、直径
が減少するほど従来例に対する実施例4による接触抵抗
の低さが認められる。直径0.5μmの接続孔の場合
は、従来例の接触抵抗が約3.5Ωであるのに対し、第
4の実施例による場合の接触抵抗は約1.7Ωである。
が減少するほど従来例に対する実施例4による接触抵抗
の低さが認められる。直径0.5μmの接続孔の場合
は、従来例の接触抵抗が約3.5Ωであるのに対し、第
4の実施例による場合の接触抵抗は約1.7Ωである。
【0066】なお、2層配線の場合を例にとって説明し
たが、3層以上の配線も同様の工程で接続することがで
きる。層間絶縁膜や配線層を他の材料で形成してもよ
い。接続孔の形状は任意である。
たが、3層以上の配線も同様の工程で接続することがで
きる。層間絶縁膜や配線層を他の材料で形成してもよ
い。接続孔の形状は任意である。
【0067】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【0068】
【発明の効果】以上説明したように、本発明によれば、
接続孔の直径が小さい場合でも、上、下配線層間の接触
抵抗を低く保つことができる。
接続孔の直径が小さい場合でも、上、下配線層間の接触
抵抗を低く保つことができる。
【0069】また、上、下配線層間の接触抵抗が低く、
信頼性の高い半導体装置を提供することができる。
信頼性の高い半導体装置を提供することができる。
【図1】本発明の第1の実施例による半導体装置の製造
方法の多層配線工程主要部を示す断面図である。
方法の多層配線工程主要部を示す断面図である。
【図2】本発明の第2の実施例による半導体装置の製造
方法の多層配線工程主要部を示す断面図である。
方法の多層配線工程主要部を示す断面図である。
【図3】本発明の第3の実施例による半導体装置の製造
方法の多層配線工程主要部を示す断面図である。
方法の多層配線工程主要部を示す断面図である。
【図4】本発明の第4の実施例による半導体装置の製造
方法の多層配線工程主要部を示す断面図である。
方法の多層配線工程主要部を示す断面図である。
【図5】従来例による半導体装置の製造方法の多層配線
工程主要部を示す断面図である。
工程主要部を示す断面図である。
【図6】実施例と従来例による上、下配線層間の接触抵
抗の比較を示すグラフである。
抗の比較を示すグラフである。
1 Si基板 2 SiO2 層 3 Al合金層 4 自然酸化膜 5 PSG層 6 SOG層 7 PSG層 8 Al合金層 9 自然酸化膜 10 ホトレジスト膜 11 接続孔 12 (再付着した)Al合金被膜 13 Al合金層 14 自然酸化膜 13−a (常温被着)Al合金膜 13−b (加熱被着)Al合金膜 15 Al塩化物層 16 多結晶Si層 17 WSi2 層 18 (WSi2 の)自然酸化膜 19 W層 20 WOx 膜 21 W層 22 WOx 層 29 堆積物 50 層間絶縁膜
Claims (6)
- 【請求項1】 下層配線層(3、16、17)上に形成
した層間絶縁膜(50、5)の上に導電性のエッチング
マスク(8、19)を形成する工程と、 前記エッチングマスク(8、19)を利用したドライエ
ッチングにより前記層間絶縁膜(50、5)を貫通して
下層配線層(3、17)を露出する開口(11)を形成
する工程と、 開口形成工程に引続き、前記エッチングマスクを残した
まま、露出した下層配線層(3、17)を覆う導電性被
覆(13、21)を形成する工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項2】 前記開口形成工程が前記下層配線層
(3、17)上の自然酸化膜(4、18)をドライエッ
チすることを含む請求項1記載の半導体装置の製造方
法。 - 【請求項3】 前記開口形成工程が、さらに前記下層配
線層(3、17)の表面をドライエッチングで後退さ
せ、前記開口で露出した層間絶縁膜側面をドライエッチ
生成物(12)で覆うことを含む請求項2記載の半導体
装置の製造方法。 - 【請求項4】 前記開口形成工程が、さらに下層配線層
(3)の表面を後退させることと、引続き紫外線、プラ
ズマ、熱の少なくとも1つを用いたドライクリーニング
により下層配線層の表面の汚染層(15)を除去するこ
とを含む請求項2記載の半導体装置の製造方法。 - 【請求項5】 前記下層配線層(3)の少なくとも表面
部分がアルミニウム合金で形成され、前記エッチングマ
スク(8)の主成分がアルミニウム、銅、マグネシウム
のいずれかである請求項1〜4のいずれかに記載の半導
体装置の製造方法。 - 【請求項6】 前記下層配線層(17)の少なくとも表
面部分がシリサイドで形成され、前記エッチングマスク
(19)および導電性被覆(21)の主成分がタングス
テンである請求項1〜4のいずれかに記載の半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28195592A JPH06132404A (ja) | 1992-10-20 | 1992-10-20 | 半導体の多層配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28195592A JPH06132404A (ja) | 1992-10-20 | 1992-10-20 | 半導体の多層配線方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06132404A true JPH06132404A (ja) | 1994-05-13 |
Family
ID=17646237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28195592A Withdrawn JPH06132404A (ja) | 1992-10-20 | 1992-10-20 | 半導体の多層配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06132404A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
JP2007266519A (ja) * | 2006-03-30 | 2007-10-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011216597A (ja) * | 2010-03-31 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び成膜装置 |
-
1992
- 1992-10-20 JP JP28195592A patent/JPH06132404A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
JP2007266519A (ja) * | 2006-03-30 | 2007-10-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011216597A (ja) * | 2010-03-31 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び成膜装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5178983B2 (ja) | 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法 | |
US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
US5231053A (en) | Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device | |
US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5334616B2 (ja) | 相互接続を作製するための方法 | |
US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
JP2009135518A (ja) | 相互接続の製造方法 | |
KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
US4855252A (en) | Process for making self-aligned contacts | |
JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
US6759324B1 (en) | Method of forming a low resistance contact to underlying aluminum interconnect by depositing titanium in a via opening and reacting the titanium with the aluminum | |
JP2770945B2 (ja) | タングステン被覆法 | |
US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
JPH06132404A (ja) | 半導体の多層配線方法 | |
JP2858837B2 (ja) | 半導体装置の製造方法 | |
JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
KR19980028524A (ko) | 배선 형성 방법 | |
JPH10209276A (ja) | 配線形成方法 | |
JPH08139190A (ja) | 半導体装置の製造方法 | |
US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
JPH05299397A (ja) | 金属プラグの形成方法 | |
KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
JPH06267888A (ja) | 半導体装置の製造方法 | |
JPH07240400A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |