JP2000311939A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000311939A
JP2000311939A JP11119334A JP11933499A JP2000311939A JP 2000311939 A JP2000311939 A JP 2000311939A JP 11119334 A JP11119334 A JP 11119334A JP 11933499 A JP11933499 A JP 11933499A JP 2000311939 A JP2000311939 A JP 2000311939A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11119334A
Other languages
English (en)
Inventor
Yoshihiro Kusumi
嘉宏 楠見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11119334A priority Critical patent/JP2000311939A/ja
Priority to US09/422,262 priority patent/US6548900B1/en
Publication of JP2000311939A publication Critical patent/JP2000311939A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 配線間の容量の低減および配線抵抗のばらつ
きの低減が図られる半導体装置とその製造方法を提供す
る。 【解決手段】 下部配線４を直接覆うようにシリコン窒
化膜などの接続孔ストッパ膜６を形成する。その接続孔
ストッパ膜を直接覆うように下部層間絶縁膜８を形成す
る。その下部層間絶縁膜を直接覆うように下部層間絶縁
膜とはエッチング特性の異なる上部層間絶縁膜１０を形
成する。その上部層間絶縁膜１０に異方性エッチングを
施すことにより上部配線溝１８を形成する。その上部配
線溝１８に上部配線２０を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、埋込配線からなる多層配線構
造を有する半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】埋込配線からなる多層配線構造を有する
半導体装置の第１の従来技術として、特開平９−１５３
５４号公報に記載された半導体装置を例に挙げ、その製
造方法について説明する。図２０を参照して、シリコン
基板１０１上に、ＣＶＤ法等によりシリコン酸化膜など
の層間絶縁膜１０２を形成する。その層間絶縁膜１０２
上に下部配線１０４を形成する。
【０００３】その下部配線１０４を覆うように、層間絶
縁膜１０２上に、シリコン窒化膜などの接続孔ストッパ
膜１０６を形成する。その接続孔ストッパ膜１０６上
に、ＣＶＤ法等によりシリコン酸化膜などの下部層間絶
縁膜１０８を形成する。その下部層間絶縁膜１０８上
に、シリコン窒化膜などの上部溝ストッパ膜１０９を形
成する。
【０００４】次に図２１を参照して、上部溝ストッパ膜
１０９上にレジストパターン１１２を形成する。そのレ
ジストパターン１１２をマスクとして、上部溝ストッパ
膜１０９に異方性エッチングを施すことにより接続孔１
１３ａを形成する。その後、レジストパターン１１２を
除去する。
【０００５】次に図２２を参照して、接続孔１１３ａを
埋めるように上部溝ストッパ膜１０９上に、ＣＶＤ法等
によりシリコン酸化膜などの上部層間絶縁膜１１０を形
成する。
【０００６】次に図２３を参照して、上部層間絶縁膜１
１０上にレジストパターン１１６を形成する。そのレジ
ストパターン１１６をマスクとして、上部層間絶縁膜１
１０に異方性エッチングを施すことにより、上部溝スト
ッパ膜１０９の表面を露出する上部配線溝１１８を形成
する。
【０００７】このとき、上部溝ストッパ膜１０９に形成
された接続孔１１３ａにより、自己整合的に下部層間絶
縁膜１０９が同時にエッチングされて、接続孔ストッパ
膜１０６の表面を露出する接続孔１１３ｂが形成され
る。その後、レジストパターン１１６を除去する。接続
孔１１３ｂの底に露出している接続孔ストッパ膜１０６
を除去することにより、下部配線１０４の表面を露出す
る接続孔１１３を形成する。
【０００８】次に図２４を参照して、接続孔１１３およ
び上部配線溝１１８を埋めるように上部層間絶縁膜１１
０上に、上部配線を形成するための導電層１２０を形成
する。次に図２５を参照して、導電層１２０にＣＭＰ
（Chemical Mechanical Polishing）処理等を施すこと
により上部層間絶縁膜１１０の上面上に位置する導電層
を除去して、上部配線溝１１８内に上部配線１２０を形
成する。以上により、半導体装置において、埋込配線か
らなる多層配線構造の主要部分が完成する。
【０００９】次に、第２の従来技術として特開平８−３
３５６３４号公報に記載された半導体装置を例に挙げ、
その製造方法について説明する。まず図２６を参照し
て、シリコン基板１０１上に下部配線１０４を形成す
る。その下部配線１０４を覆うようにシリコン基板１０
１上に、ＣＶＤ法等によりシリコン酸化膜などの層間絶
縁膜１２２を形成する。その層間絶縁膜１２２上にレジ
ストパターン１２３を形成する。
【００１０】次に図２７を参照して、レジストパターン
１２３をマスクとして、層間絶縁膜１２２に異方性エッ
チングを施すことにより、下部配線１０４の表面を露出
する接続孔１２４を形成する。次に図２８を参照して、
接続孔１２４を埋めるように層間絶縁膜１２２上に有機
化合物層１２５を塗布形成する。この有機化合物層１２
５では、後述する配線溝を形成する際の異方性エッチン
グによるエッチングレートが、層間絶縁膜１２２のエッ
チングレートの１／２以下であることが望ましい。
【００１１】次に図２９を参照して、層間絶縁膜１２２
の上面上に位置する有機化合物層１２５を除去すること
により、接続孔１２４内にのみ有機化合物層１２５を残
存させる。
【００１２】次に図３０を参照して、層間絶縁膜１２２
上にレジストパターン１２６を形成する。次に図３１を
参照して、レジストパターン１２６をマスクとして、層
間絶縁膜１２２に異方性エッチングを施すことにより、
所定の深さの上部配線溝１１８を形成する。次に図３２
を参照して、レジストパターン１２６と有機化合物層１
２５を同時に除去する。
【００１３】次に図３３を参照して、接続孔１２４およ
び上部配線溝１１８を埋めるように、層間絶縁膜１２２
上に上部配線となる導電層（図示せず）を形成する。そ
の導電層にＣＭＰ処理を施すことにより、層間絶縁膜１
２２の上面上に位置する導電層を除去して、上部配線溝
１１８内に上部配線１２０を形成する。以上により、半
導体装置において、埋込配線からなる多層配線構造の主
要部分が完成する。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
た製造方法によって得られる従来の半導体装置では、以
下に示すような問題点があった。まず、第１の従来技術
の問題点について説明する。実際のデバイスにおいて
は、図２５に示す上部配線１２０の近傍には、他の上部
配線（図示せず）が位置している。隣り合う２つの上部
配線はいずれも上部溝ストッパ膜１０９の直上に形成さ
れている。そして、２つの上部配線のそれぞれ向かい合
う側面の間には上部層間絶縁膜１１０が位置している。
【００１５】このことにより、隣り合う２つの上部配線
間の容量においては、上部層間絶縁膜１１０に基づく容
量に加えて、上部溝ストッパ膜１０９に基づく容量が加
わることになり、配線間容量が増加してしまう。その結
果、半導体デバイスの性能が低下することがあった。
【００１６】また、上部配線１２０の上にさらに上層の
配線（図示せず）を形成する場合には、上部配線１２０
の直上に、シリコン窒化膜などのストッパ膜（図示せ
ず）をさらに形成する必要がある。そのため、この場合
には、２つの隣り合う上部配線間の容量として、このス
トッパ膜に基づく容量がさらに加わり、上部配線間容量
がさらに増加することがあった。
【００１７】次に、第２の従来技術の問題点について説
明する。上部配線が埋込まれる上部配線溝１１８は、図
３１に示す工程において層間絶縁膜１２２に形成され
る。このとき、上部配線溝１１８の幅の異なる上部配線
溝を形成する場合には、一般に溝幅のより狭い上部配線
溝では、溝幅のより広い上部配線溝よりも溝の深さが浅
くなることがあり、溝幅によって上部配線溝の深さがば
らつくことがあった。その結果、その上部配線溝に埋込
まれる上部配線の抵抗にばらつきが生じた。
【００１８】本発明は上記問題点を解決するためになさ
れたものであり、１つの目的は配線間容量の低減および
配線抵抗のばらつきの低減が図られる半導体装置を提供
することであり、他の目的はそのような半導体装置の製
造方法を提供することである。
【００１９】
【課題を解決するための手段】本発明の第１の局面にお
ける半導体装置は、主表面を有する半導体基板と、第１
配線と、エッチングストッパ膜と、第１絶縁膜と、第２
絶縁膜と、配線溝と、第２配線とを備えている。第１配
線は、半導体基板上に形成されている。エッチングスト
ッパ膜は第１配線を直接覆うように形成されている。第
１絶縁膜は、エッチングストッパ膜を直接覆うように形
成されている。第２絶縁膜は、第１絶縁膜を直接覆うよ
うに形成されている。配線溝は、第２絶縁膜に形成さ
れ、第１絶縁膜の表面を露出している。第２配線はその
配線溝内に形成されている。
【００２０】この半導体装置によれば、一般にシリコン
窒化膜等からなるエッチングストッパ膜は第１配線の直
上にのみ設けられ、従来の半導体装置のように第２配線
の直下には存在しない。これにより、隣り合う２つの第
２配線間の容量においては、エッチングストッパ膜に基
づく容量を考慮する必要がなくなり、主に第２絶縁膜に
基づく容量を考慮すればよいことになる。その結果、従
来の半導体装置と比較して、第２配線の直下にエッチン
グストッパ膜が存在しない分、隣り合う２つにの第２配
線間の容量を低減することができる。
【００２１】好ましくは、第２絶縁膜は所定の厚さを有
し、第１絶縁膜とはエッチング特性が異なる。
【００２２】この場合には、第２絶縁膜に異方性エッチ
ングを施すことによって配線溝を形成する際に、第１絶
縁膜を実質的にエッチングすることなく第２絶縁膜をエ
ッチングすることができる。これにより、配線溝の深さ
が実質的に一定になる。その結果、その配線溝に形成さ
れる第２配線の抵抗のばらつきを低減することができ
る。
【００２３】上述した第１絶縁膜として具体的には、プ
ラズマ化学気相成長法により形成されたシリコン酸化膜
を適用でき、第２絶縁膜としてスピンオングラス法によ
り形成されたシリコン酸化膜を適用することができる。
また、エッチングストッパ膜としてシリコン窒化膜を適
用することができる。
【００２４】本発明の第２の局面における半導体装置
は、主表面を有する半導体基板と、第１配線と、導電性
エッチングストッパ膜と、第１絶縁膜と、第２絶縁膜
と、第３絶縁膜と、配線溝と、第２配線とを備えてい
る。第１配線は、半導体基板上に形成されている。導電
性エッチングストッパ膜は、第１配線を直接覆うように
形成されている。第１絶縁膜は導電性エッチングストッ
パ膜を直接覆うように形成されている。第２絶縁膜は、
第１絶縁膜を直接覆うように形成され、第１絶縁膜とは
エッチング特性の異なっている。第３絶縁膜は第２絶縁
膜を直接覆うように形成されている。配線溝は第３絶縁
膜に形成され、第２絶縁膜の表面を露出している。第２
配線は配線溝内に形成されている。
【００２５】この半導体装置によれば、第１配線の直上
にのみ導電性エッチングストッパ膜が設けられ、従来の
半導体装置のように第２配線の直下には、一般にシリコ
ン窒化膜等からなるエッチングストッパ膜が存在しな
い。これにより、隣り合う２つの第２配線間の容量にお
いては、エッチングストッパ膜に基づく容量を考慮する
必要がなく、主に第３絶縁膜に基づく容量を考慮すれば
よいことになる。その結果、従来の半導体装置と比較し
て、第２配線の直下にエッチングストッパ膜が存在しな
い分、隣り合う２つの第２配線間の容量を低減すること
ができる。
【００２６】好ましくは、第３絶縁膜は所定の厚さを有
し、第２絶縁膜とはエッチング特性が異なっている。
【００２７】この場合には、第３絶縁膜に異方性エッチ
ングを施すことによって配線溝を形成する際に、第２絶
縁膜を実質的にエッチングすることなく第３絶縁膜をエ
ッチングすることができる。これにより、配線溝の深さ
が実質的に一定になる。その結果、その配線溝に形成さ
れる第２配線の抵抗のばらつきを低減することができ
る。
【００２８】上述した第３絶縁膜として具体的には、ス
ピンオングラス法により形成されたシリコン酸化膜を適
用でき、第２絶縁膜として、プラズマ化学気相成長法に
より形成されたシリコン酸化膜を適用することができ
る。
【００２９】また、第１配線および前記第２配線とし
て、具体的には銅配線を適用することができる。
【００３０】本発明の第３の局面における半導体装置の
製造方法は以下の工程を備えている。主表面を有する半
導体基板上に第１配線を形成する。第１配線を直接覆う
ようにエッチングストッパ膜を形成する。そのエッチン
グストッパ膜を直接覆うように第１絶縁膜を形成する。
その第１絶縁膜を直接覆うように、第１絶縁膜とエッチ
ング特性の異なる所定厚さの第２絶縁膜を形成する。そ
の第２絶縁膜上にレジストパターンを形成する。レジス
トパターンをマスクとして第２絶縁膜に異方性エッチン
グを施すことにより、第１絶縁膜の表面を露出する配線
溝を形成する。その配線溝内に第２配線を形成する。
【００３１】この製造方法によれば、一般にシリコン窒
化膜等からなるエッチングストッパ膜は第１配線の直上
にのみ形成され、従来の半導体装置のように第２配線の
直下には形成されない。その結果、従来の半導体装置と
比較して第２配線の直下にエッチングストッパ膜が存在
しない分、隣り合う第２配線間の容量を低減することが
できる。また、第２配線の直下にエッチングストッパ膜
を形成する必要がないため、工程を削減することができ
る。
【００３２】好ましくは、配線溝を形成する際の異方性
エッチングによる第１絶縁膜のエッチングレートが、第
２絶縁膜のエッチングレートの１／２以下である。
【００３３】この場合には、第１絶縁膜を実質的にエッ
チングすることなく第２絶縁膜をエッチングすることが
でき、配線溝の深さが実質的に一定になる。その結果、
配線溝に形成される第２配線の抵抗のばらつきを低減す
ることができる。
【００３４】好ましくは、第１絶縁膜を形成した後に、
第１絶縁膜上にレジストパターンを形成する工程と、レ
ジストパターンをマスクとして、第１絶縁膜に異方性エ
ッチングを施すことによりエッチングストッパ膜の表面
を露出する開口部を形成する工程と、配線溝を形成した
後に、開口部の底に露出するエッチングストッパ膜を除
去することにより第１配線の表面を露出して、第１配線
と第２配線とを電気的に接続するための接続孔を形成す
る工程とを備えている。
【００３５】この場合には、接続孔を形成するための開
口部としては、第１絶縁膜の厚さ分だけをエッチングす
ればよく、第１絶縁膜上に形成するレジストパターンの
膜厚をより薄くすることができる。その結果、レジスト
パターンを形成するための写真製版の精度が向上する。
【００３６】好ましくは、開口部を形成する際の異方性
エッチングによるエッチングストッパ膜のエッチングレ
ートが、第１絶縁膜のエッチングレートの１／５以下で
ある。
【００３７】この場合には、開口部を形成する際にエッ
チングストッパ膜が実質的にエッチングされることな
く、第１絶縁膜がエッチングされることにより第１配線
がダメージを受けるのを抑制することができる。また、
開口部を形成する際のレジストパターンや配線溝を形成
する際のレジストパターンを、たとえば酸素プラズマ中
にて除去する際に、第１配線が酸化されるのを防止する
ことができる。
【００３８】上述した第１絶縁膜として具体的には、プ
ラズマ化学気相成長法により形成されるシリコン酸化膜
を適用することができ、第２絶縁膜としてスピンオング
ラス法によって形成されるシリコン酸化膜を適用するこ
とができる。
【００３９】本発明の第４の局面における半導体装置の
製造方法は以下の工程を備えている。主表面を有する半
導体基板上に第１配線を形成する。第１配線を直接覆う
ように導電性エッチングストッパ膜を形成する。その導
電性エッチングストッパ膜を直接覆うように第１絶縁膜
を形成する。その第１絶縁膜を直接覆うように、第１絶
縁膜とエッチング特性の異なる第２絶縁膜を形成する。
その第２絶縁膜を直接覆うように、第２絶縁膜とはエッ
チング特性の異なる所定厚さの第３絶縁膜を形成する。
その第３絶縁膜に異方性エッチングを施すことにより、
第２絶縁膜の表面を露出する配線溝を形成する。その配
線溝内に第２配線を形成する。
【００４０】この製造方法によれば、第１配線の直上に
のみ導電性エッチングストッパ膜が形成され、従来の半
導体装置のように第２配線の直下には、一般にシリコン
窒化膜等からなるエッチングストッパ膜は形成されな
い。その結果、従来の半導体装置と比較して、第２配線
の直下にエッチングストッパ膜が存在しない分、隣り合
う２つの第２配線間の容量を低減することができる。ま
た、第２配線の直下にエッチングストッパ膜を形成する
必要がないため、工程を削減することができる。
【００４１】好ましくは、配線溝を形成する際の異方性
エッチングによる第２絶縁膜のエッチングレートが、第
３の絶縁膜のエッチングレートの１／２以下である。
【００４２】この場合には、第２絶縁膜を実質的にエッ
チングすることなく、第３絶縁膜をエッチングすること
ができ、配線溝の深さを実質的に一定にすることができ
る。その結果、配線溝内に形成される第２配線の抵抗の
ばらつきを低減することができる。
【００４３】また好ましくは、第３絶縁膜を直接覆うよ
うに、第３絶縁膜とはエッチング特性の異なる第４絶縁
膜を形成する工程と、第１絶縁膜および第２絶縁膜に、
第１配線と第２配線とを電気的に接続するための接続孔
を形成する工程とを備え、接続孔を形成する工程は、第
４絶縁膜上にレジストパターンを形成するとともに、そ
のレジストパターンをマスクとして第２絶縁膜の途中ま
で異方性エッチングを施して接続孔を部分的に形成する
工程と、第３絶縁膜に配線溝を形成する際に、第２絶縁
膜の途中まで部分的に形成された接続孔の底に露出する
第２絶縁膜または第１絶縁膜に異方性エッチングを同時
に施すことにより、導電性エッチングストッパ膜の表面
を露出して接続孔を形成する工程とを含んでいる。
【００４４】この場合には、第４絶縁膜上のレジストパ
ターンを、たとえば酸素プラズマ中にて除去する際に、
接続孔は第２絶縁膜の途中までしか形成されていないた
めに、第１配線が酸化されるのを抑制することができ
る。
【００４５】上述した第１絶縁膜および第３絶縁膜とし
て、具体的にスピンオングラス法により形成されるシリ
コン酸化膜を適用でき、第２絶縁膜および第４絶縁膜と
して、プラズマ化学気相成長法により形成されるシリコ
ン酸化膜を適用することができる。
【００４６】
【発明の実施の形態】実施の形態１ 本発明の実施の形態１に係る半導体装置の製造方法と、
その方法によって得られる半導体装置について説明す
る。まず図１を参照して、シリコン基板１上に、ＣＶＤ
法等によりシリコン酸化膜などの膜厚３００〜１５００
ｎｍの層間絶縁膜２を形成する。その層間絶縁膜２に膜
厚３００〜１５００ｎｍの下部配線４を形成する。その
下部配線４を直接覆うように、たとえばプラズマＣＶＤ
法等によりシリコン窒化膜などの膜厚３０〜１５０ｎｍ
のエッチングストッパ膜としての接続孔ストッパ膜６を
形成する。
【００４７】その接続孔ストッパ膜６を直接覆うよう
に、たとえばプラズマＣＶＤ法等によりシリコン酸化膜
などの膜厚３００〜１５００ｎｍの第１絶縁膜としての
下部層間絶縁膜８を形成する。この下部層間絶縁膜８と
しては、ＴＥＯＳ（Tetra Ethyl Ortho Silicate Glas
s）系のシリコン酸化膜が好ましい。その下部層間絶縁
膜８上に、たとえばスピンオングラス法により、シリコ
ン酸化膜などの膜厚３００〜１５００ｎｍの第２絶縁膜
としての上部層間絶縁膜１０を形成する。
【００４８】次に図２を参照して、上部層間絶縁膜１０
上にレジストパターン１２を形成する。そのレジストパ
ターン１２をマスクとして、上部層間絶縁膜１０および
下部層間絶縁膜８に異方性エッチングを施すことにより
接続孔ストッパ膜６の表面を露出する接続孔１４ａを形
成する。このとき、ドライエッチング装置としてＥＣＲ
型ＲＩＥ装置を用い、Ｃ4Ｆ8、Ｏ 2およびＡｒを含む混
合ガスをプラズマ化し、そのプラズマ雰囲気中にて上部
層間絶縁膜１０および下部層間絶縁膜８をエッチングを
施すことが好ましい。このエッチング条件では、異方性
エッチングによる接続孔ストッパ膜６のエッチングレー
トは下部層間絶縁膜８のエッチングレートの１／２０程
度である。
【００４９】また、このエッチング条件の下では、下部
層間絶縁膜８のエッチングレートは上部層間絶縁膜１０
のエッチングレートの１／１．２程度である。このた
め、接続孔１４ａの形成に際して特に支障は生じない。
その後、レジストパターン１２を、たとえば酸素プラズ
マ雰囲気中にて除去する。
【００５０】次に図３を参照して、上部層間絶縁膜１０
上にレジストパターン１６を形成する。そのレジストパ
ターン１６をマスクとして、上部層間絶縁膜１０に異方
性エッチングを施すことにより、下部層間絶縁膜８の表
面を露出する上部配線溝１８を形成する。
【００５１】このとき、ドライエッチング装置としてＥ
ＣＲ型ＲＩＥ装置を用い、Ｃ4Ｆ8、ＣＨＦ3、ＣＯおよ
びＡｒを含む混合ガスをプラズマ化し、そのプラズマ雰
囲気中にて上部層間絶縁膜１０にエッチングを施すこと
が望ましい。このエッチング条件では、異方性エッチン
グによる下部層間絶縁膜８のエッチングレートは、上部
層間絶縁膜１０のエッチングレートの１／２程度であ
り、下部層間絶縁膜８を実質的にエッチングすることな
く、上部層間絶縁膜１０をエッチングすることができ
る。
【００５２】また、これにより上部配線溝１０の深さを
配線溝の幅に依存することなく、上部層間絶縁膜１０の
厚さに対応した一定の深さに形成することができる。さ
らに、このエッチングにおいては、接続孔ストッパ膜６
はほとんどエッチングされない。
【００５３】その後、レジストパターン１６を、たとえ
ば酸素プラズマ雰囲気中にて除去する。このとき、下部
配線４は接続孔ストッパ膜６によって覆われているた
め、下部配線４が酸化されるのを抑制することができ
る。次に、ＣＦ4、Ｏ2およびＡｒを含む混合ガスをプラ
ズマ化し、そのプラズマ雰囲気中にて接続孔１４ａの底
に露出している接続孔ストッパ膜６にエッチングを施す
ことにより、接続孔ストッパ膜６を除去して下部配線４
の表面を露出する。
【００５４】次に図４を参照して、上部配線溝および接
続孔１４ａ、１４ｂを埋めるように上部層間絶縁膜１０
上に、上部配線を形成するための導電層２０を形成す
る。次に図５を参照して、ＣＭＰ処理を施すことによ
り、上部層間絶縁膜１０の上面上に位置する導電層２０
を除去し、上部配線溝１８内に上部配線２０を形成す
る。以上により、半導体装置において、埋込配線からな
る多層配線構造の主要部分が完成する。
【００５５】上述した多層配線構造を有する半導体装置
では、シリコン窒化膜等のストッパ膜は下部配線４の直
上にのみ設けられ、従来の半導体装置のように上部配線
２０の直下には存在しない。これにより、隣り合う２つ
の上部配線間の容量においては、ストッパ膜に基づく容
量を考慮する必要がなくなり、主に上部層間絶縁膜１０
に基づく容量を考慮すればよいことになる。その結果、
従来の半導体装置と比較して上部配線２０の直下にスト
ッパ膜が存在しない分、隣り合う上部配線間の容量を低
減することができる。
【００５６】このことについてさらに詳しく説明する。
図６は、隣り合う２つの上部配線２０ａ、２０ｂの上に
さらに上層の配線が形成されることを想定した構造を示
したものである。このため上部配線２０ａ、２０ｂの直
上には、これを直接覆うように接続孔ストッパ膜２２が
形成されている。
【００５７】次に、このような構造において、隣り合う
２つの上部配線２０ａ、２０ｂ間の容量について考え
る。０次の近似として、上部配線２０ａの上部配線２０
ｂ側の側面（太線部分）からの電気力線２４の成分を考
える。なお、この側面部分の紙面に垂直な方向について
は単位長さとする。そして、図７に示すように、接続孔
ストッパ膜２２に基づく容量をＣ１とし、上部層間絶縁
膜１０に基づく容量をＣ２とし、上部配線２０ａ、２０
ｂ間の容量をＣとすると、容量Ｃは、 Ｃ＝Ｃ１＋Ｃ２ …（１） となる。ここで、Ｃ１＝ε１×Ｓ１／ｄ、Ｃ２＝ε２×
Ｓ２／ｄであり、ｄは隣り合う上部配線間の距離であ
る。
【００５８】接続孔ストッパ膜２２として、膜厚Ｓ１＝
０．０６μｍ、誘電率ε１＝９のシリコン窒化膜を適用
し、上部層間絶縁膜１０として、膜厚Ｓ２＝０．６μ
ｍ、誘電率ε２＝３．５のＴＥＯＳ系シリコン酸化膜を
適用する場合には、配線間の容量Ｃは、 Ｃ＝２．６４／Ｄ …（２） となる。
【００５９】一方、比較のため従来の半導体装置の場合
について説明する。図８に示すように、隣り合う２つの
上部配線２０ａ、２０ｂの直下には上部溝ストッパ膜１
０９が存在する。このことから、隣り合う２つの上部配
線２０ａ、２０ｂ間の容量Ｃ′は、図９に示すように、
上述した容量Ｃ１およびＣ２に、上部溝ストッパ膜１０
９に基づく容量Ｃ３が加わることになる。したがって、
容量Ｃ′は、 Ｃ′＝Ｃ１＋Ｃ２＋Ｃ３ …（３） となる。ここで、Ｃ３＝ε３×Ｓ３／ｄである。
【００６０】上部溝ストッパ膜１０９として、膜厚Ｓ３
＝０．０６μｍ、誘電率ε３＝９のシリコン窒化膜を適
用した場合には、隣り合う上部配線２０ａ、２０ｂ間の
容量Ｃ′は、 Ｃ′＝３．１８／ｄ …（４） となる。したがって、（２）と（４）とを比較すると、
本半導体装置では、従来の半導体装置に比べて、隣り合
う２つの上部配線２０ａ、２０ｂ間の容量を従来の容量
の約８３％にまで低減することができる。
【００６１】なお、上記考察では、０次の近似として上
部配線２０ａの側面からの電気力線の成分を考えたが、
さらに近似を高めるには、上部配線２０ａの配線底面等
からの電気力線の成分も考慮する必要がある。そして、
その成分を考慮して容量を見積もった場合には、本半導
体装置における容量と従来の半導体装置における容量と
の差がさらに大きくなることがわかる。
【００６２】以上説明したように、本半導体装置では、
上部配線２０ａの直下に、シリコン窒化膜などの上部溝
ストッパ膜が存在しない分、隣り合う２つの上部配線２
０ａ、２０ｂ間の容量を低減することができる。また、
上部溝ストッパ膜を形成する必要がないため、工程を削
減することができ、製造コストの低減を図ることが可能
となる。
【００６３】なお、本実施の形態では、下部層間絶縁膜
８としてＴＥＯＳ系シリコン酸化膜を用い、上部層間絶
縁膜１０として、スピンオングラス法によって形成され
たシリコン酸化膜を用いた。この他に、上部配線溝１８
を形成する際のエッチング条件によって、下部層間絶縁
膜８のエッチングレートが上部層間絶縁膜１０のエッチ
ングレートの１／２以下であるような膜であれば、上記
膜には限られず、上部層間絶縁膜１０の膜厚に対応した
深さを有する上部配線溝を形成することができる。
【００６４】また、接続孔ストッパ膜６として、シリコ
ン窒化膜を用いた。この他に、接続孔１４ａを形成する
際の異方性エッチングによる接続孔ストッパ膜６のエッ
チングレートが下部層間絶縁膜８のエッチングレートの
１／５以下であるような膜であれば、シリコン窒化膜に
は限られず、接続孔１４ａや上部配線溝１８を形成する
際のレジストパターンを酸素プラズマ雰囲気中にて除去
する際に、下部配線が酸化されるのを抑制することがで
きる。
【００６５】実施の形態２ 本発明の実施の形態２に係る半導体装置の製造方法と、
その方法によって得られる半導体装置について説明す
る。まず、図１０に示す工程までは、実施の形態１の図
１に示された下部層間絶縁膜８を形成する工程までと同
様なので詳しい説明を省略する。次に図１１を参照し
て、下部層間絶縁膜８上にレジストパターン２６を形成
する。そのレジストパターン２６をマスクとして、下部
層間絶縁膜８に異方性エッチングを施すことにより、接
続孔ストッパ膜６の表面を露出する接続孔１４ａを形成
する。
【００６６】このとき、ドライエッチング装置としてＥ
ＣＲ型ＲＩＥ装置を用い、Ｃ4Ｆ8、Ｏ2およびＡｒを含
む混合ガスをプラズマ化し、そのプラズマ雰囲気中にシ
リコン基板１をさらすことにより下部層間絶縁膜８にエ
ッチングを施す。このエッチング条件では、異方性エッ
チングによる接続孔ストッパ膜６のエッチングレート
は、下部層間絶縁膜８のエッチングレートの１／２０程
度であり、接続孔ストッパ膜６はほとんどエッチングさ
れない。その後、レジストパターン２６を、たとえば酸
素プラズマ雰囲気中にて除去する。
【００６７】次に図１２を参照して、下部層間絶縁膜８
に形成された接続孔１４ａの開口端を塞ぐように、スピ
ンオングラス法により上部層間絶縁膜２８を形成する。
このとき、上部層間絶縁膜２８の材料としては、その材
料の粘性が０．７ｍＰａ・ｓ以上であることが望まし
い。このような粘性を有する材料であって、接続孔１４
ａの開口径が０．４μｍ以下であれば、その材料が接続
孔１４ａ内に流れ込むことなく接続孔１４ａの開口端を
塞ぐように、下部層間絶縁膜８上に上部層間絶縁膜２８
を形成することができる。
【００６８】次に図１３を参照して、上部層間絶縁膜２
８上にレジストパターン３０を形成する。そのレジスト
パターン３０をマスクとして、上部層間絶縁膜２８に異
方性エッチングを施すことにより、下部層間絶縁膜８の
表面を露出する上部配線溝１８を形成する。
【００６９】このとき、ドライエッチング装置として、
ＥＣＲ型ＲＩＥ装置を用い、Ｃ4Ｆ8、ＣＨＦ3、ＣＯお
よびＡｒを含む混合ガスをプラズマ化し、そのプラズマ
雰囲気中にて上部層間絶縁膜２８にエッチングを施す。
このエッチング条件では、異方性エッチングによる下部
層間絶縁膜８のエッチングレートを上部層間絶縁膜２８
のエッチングレートの１／３程度にすることができ、下
部層間絶縁膜２８を実質的にエッチングすることなく上
部層間絶縁膜２８をエッチングすることができる。
【００７０】また、これにより上部配線溝１８の深さを
配線溝の幅に依存することなく、上部層間絶縁膜２８の
厚さに対応した一定の深さに形成することができる。さ
らに、このエッチング条件では、接続孔１４ａの底に露
出している接続孔ストッパ膜６はほとんどエッチングさ
れない。
【００７１】次に、実施の形態１において説明した図３
から図５に示す工程と同様の工程を経ることにより、図
１４に示す構造が得られる。以上により、半導体装置に
おいて、埋込配線からなる多層配線構造の主要部分が完
成する。
【００７２】上述した製造方法によって形成された半導
体装置においては、実施の形態１と同様に、シリコン窒
化膜等の接続孔ストッパ膜が、下部配線４の直上にのみ
設けられ、従来の半導体装置のように上部配線２０の直
下には上部溝ストッパ膜が存在しない。これにより、隣
り合う２つの上部配線間の容量においては、上部溝スト
ッパ膜に基づく容量を考慮する必要がなくなり、主に上
部層間絶縁膜２８に基づく容量を考慮すればよいことに
なる。その結果、実施の形態１において詳細に説明した
ように、従来の半導体装置と比較して隣り合う上部配線
２０間の容量を低減することができる。
【００７３】また、上部配線２０の直下にエッチングス
トッパ膜を形成する必要がないため、工程を削減でき、
製造コストを低減することが可能になる。
【００７４】さらに、実施の形態１においては、接続孔
１４ａを形成する際に、上部層間絶縁膜１０および下部
層間絶縁膜８の厚さに相当する深さをエッチングする必
要があったが、本実施の形態では、図１１に示すよう
に、下部層間絶縁膜８の厚さに相当する深さをエッチン
グすればよい。このため、下部層間絶縁膜８上に形成さ
れるレジストパターン２６の膜厚をより薄くすることが
でき、その結果、写真整版の精度が向上する効果も得ら
れる。
【００７５】なお、本実施の形態では、下部層間絶縁膜
８としてＴＥＯＳ系シリコン酸化膜を用い、上部層間絶
縁膜２８として、スピンオングラス法によって形成され
たシリコン酸化膜を用いた。この他に、上部配線溝１８
を形成する際のエッチング条件によって、下部層間絶縁
膜８のエッチングレートが上部層間絶縁膜２８のエッチ
ングレートの１／２以下であるような膜であれば、上記
膜には限られず、上部層間絶縁膜の膜厚に対応した深さ
を有する上部配線溝を形成することができる。
【００７６】また、接続孔ストッパ膜６として、シリコ
ン窒化膜を用いた。この他に、接続孔１４ａを形成する
際の異方性エッチングによる接続孔ストッパ膜６のエッ
チングレートが下部層間絶縁膜８のエッチングレートの
１／５以下であるような膜であれば、シリコン窒化膜に
は限られず、接続孔１４ａや上部配線溝１８を形成する
際のレジストパターンを酸素プラズマ雰囲気中にて除去
する際に、下部配線が酸化されるのを抑制することがで
きる。
【００７７】実施の形態３ 本発明の実施の形態３に係る半導体装置の製造方法と、
その方法によって得られる半導体装置について説明す
る。まず図１５を参照して、シリコン基板１上に、ＣＶ
Ｄ法等によりシリコン酸化膜などの膜厚３００〜１５０
０ｎｍの層間絶縁膜２を形成する。その層間絶縁膜２
に、膜厚３００〜１５００ｎｍの下部配線４を形成す
る。その下部配線４を直接覆うように層間絶縁膜２上
に、たとえばスパッタ法等により導電性エッチングスト
ッパ膜としてのＴｉＮバリア層（図示せず）を形成す
る。そのＴｉＮバリア層上にレジストパターン３４を形
成する。そのレジストパターン３４をマスクとして、Ｔ
ｉＮバリア層に異方性エッチングを施すことによりＴｉ
Ｎバリア膜３２を形成する。
【００７８】なお、ＴｉＮバリア膜３２の膜厚は、１５
０ｎｍ以上であることが望ましい。また、ＴｉＮバリア
膜３２は、下部配線４の幅よりも大きいことが望まし
く、長さＬが２００ｎｍ以上であることが特に望まし
い。このＴｉＮ膜により、後述する下部ＳＯＧ膜３６等
に下部配線４中の金属が拡散するのを抑制することがで
きる。その後、レジストパターン３４を、たとえば酸素
プラズマ雰囲気中にて除去する。
【００７９】次に図１６を参照して、ＴｉＮバリア膜３
２を直接覆うように、層間絶縁膜２上に、スピンオング
ラス法によりシリコン酸化膜などの膜厚１５０〜１００
０ｎｍの下部ＳＯＧ膜３６を形成する。その下部ＳＯＧ
膜３６を直接覆うように、たとえばプラズマＣＶＤ法等
により膜厚１５０〜５００ｎｍの下部ＴＥＯＳ膜３８を
形成する。その下部ＴＥＯＳ膜３８を直接覆うように、
スピンオングラス法によりシリコン酸化膜などの膜厚３
００〜１４００ｎｍの上部ＳＯＧ膜４０を形成する。そ
の上部ＳＯＧ膜４０を直接覆うように、プラズマＣＶＤ
法等により膜厚５０〜２００ｎｍの上部ＴＥＯＳ膜４２
を形成する。
【００８０】その上部ＴＥＯＳ膜４２上にレジストパタ
ーン４４を形成する。そのレジストパターン４４をマス
クとして、上部ＴＥＯＳ膜４２、上部ＳＯＧ膜４０およ
び下部ＴＥＯＳ膜３８に異方性エッチングを施すことに
より接続孔４６ａを形成する。
【００８１】このとき、エッチング装置としてＥＣＲ型
ＲＩＥ装置を用い、Ｃ4Ｆ8、Ｏ2およびＡｒを含む混合
ガスをプラズマ化し、そのプラズマ雰囲気中にて下部Ｔ
ＥＯＳ膜３８の途中までエッチングを施す。レジストパ
ターン４４を、たとえば酸素プラズマ雰囲気中にて除去
する。
【００８２】またこのとき、接続孔４６ａは下部ＴＥＯ
Ｓ膜３８の途中までしかエッチングされていないため、
酸素プラズマによってＴｉＮバリア膜３２や下部配線４
が酸化されるのを抑制することができる。
【００８３】次に図１７を参照して、上部ＴＥＯＳ膜４
２上にレジストパターン４８を形成する。このレジスト
パターン４８をマスクとして、上部ＴＥＯＳ膜４２およ
び上部ＳＯＧ膜４０に異方性エッチングを施すことによ
り、上部ＳＯＧ膜４０の途中まで、上部配線溝１８を部
分的に形成する。このとき、下部ＴＥＯＳ膜３８の途中
まで形成された接続孔４６ａの底に露出する下部ＴＥＯ
Ｓ膜３８がさらにエッチングされて、下部ＳＯＧ膜３６
の途中まで開口する。その後、レジストパターン４８
を、たとえば酸素プラズマ雰囲気中にて除去する。
【００８４】またこのとき、接続孔４６ａは下部ＳＯＧ
膜３６の途中までしかエッチングされていないため、酸
素プラズマによってＴｉＮバリア膜３２や下部配線４が
酸化されるのを抑制することができる。
【００８５】次に図１８を参照して、シリコン基板１に
全面ドライエッチバックを施すことにより、下部ＴＥＯ
Ｓ膜３８の表面を露出する上部配線溝１８を形成する。
同時に、ＴｉＮバリア膜３２の表面を露出する接続孔４
６を形成する。このとき、エッチング装置としてＥＣＲ
型ＲＩＥ装置を用い、Ｃ4Ｆ8、ＣＨＦ3、ＣＯおよびＡ
ｒを含む混合ガスをプラズマ化し、そのプラズマ雰囲気
中にてエッチングを施す。
【００８６】このエッチング条件によれば、下部ＴＥＯ
Ｓ膜３８を実質的にエッチングすることなく、上部ＳＯ
Ｇ膜４０をエッチングすることができ、上部配線溝１８
の深さを、配線の幅には依存せず、ほぼ一定にすること
ができる。次に図１９を参照して、実施の形態１におい
て説明した図４および図５に示す工程と同様の工程を経
ることにより、図１９に示す構造が得られる。以上によ
り、半導体装置において、埋込配線からなる多層配線構
造の主要部分が完成する。
【００８７】上述した製造方法によって得られる半導体
装置では、下部配線４の直上にのみＴｉＮバリア膜３２
が導電性エッチングストッパ膜として設けられ、従来の
半導体装置のように、上部配線２０の直下にはシリコン
窒化膜などの絶縁膜からなる上部溝エッチングストッパ
膜は存在しない。これにより、実施の形態１において詳
しく説明したように、隣り合う２つの上部配線間の容量
を低減することができる。
【００８８】また、下部配線４の直上にはシリコン窒化
膜などのエッチングストッパ膜としての絶縁膜が存在し
ないため、隣り合う２つの下部配線４間の容量も低減す
ることができ、半導体装置の性能を大幅に向上させるこ
とができる。
【００８９】さらに、上部配線溝１８の深さを、配線の
幅に依存せずほぼ一定にすることができため、その上部
配線溝１８に形成される上部配線２０の配線抵抗のばら
つきを低減することができる。
【００９０】なお、上述した実施の形態１〜３では、下
部配線４および上部配線２０として、アルミニウムまた
はアルミニウム合金配線の他、銅配線も適用することが
できる。
【００９１】また、上記各実施の形態では、ドライエッ
チング装置として、ＥＣＲ型ＲＩＥ装置を例に挙げた
が、このほかに平行平板型ＲＩＥ装置、マグネトロンＲ
ＩＥ装置またはＩＣＰ型ＲＩＥ装置などを用いてもよ
く、エッチング装置に対応した条件を適用することによ
り、上述した各半導体装置を製造することができる。
【００９２】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００９３】
【発明の効果】本発明の第１の局面における半導体装置
によれば、一般にシリコン窒化膜等からなるエッチング
ストッパ膜は第１配線の直上にのみ設けられ、従来の半
導体装置のように第２配線の直下には存在しない。その
結果、従来の半導体装置と比較して、隣り合う２つにの
第２配線間の容量を低減することができる。
【００９４】好ましくは、第２絶縁膜は所定の厚さを有
し、第１絶縁膜とはエッチング特性が異なることによっ
て、第１絶縁膜を実質的にエッチングすることなく第２
絶縁膜をエッチングすることができて、配線溝の深さが
実質的に一定になる結果、その配線溝に形成される第２
配線の抵抗のばらつきを低減することができる。
【００９５】上述した第１絶縁膜として具体的には、プ
ラズマ化学気相成長法により形成されたシリコン酸化膜
を適用でき、第２絶縁膜としてスピンオングラス法によ
り形成されたシリコン酸化膜を適用することができる。
また、エッチングストッパ膜としてシリコン窒化膜を適
用することができる。
【００９６】本発明の第２の局面における半導体装置に
よれば、第１配線の直上にのみ導電性エッチングストッ
パ膜が設けられ、従来の半導体装置のように第２配線の
直下には、一般にシリコン窒化膜等からなるエッチング
ストッパ膜が存在しない。その結果、従来の半導体装置
と比較して、隣り合う２つの第２配線間の容量を低減す
ることができる。
【００９７】好ましくは、第３絶縁膜は所定の厚さを有
し、第２絶縁膜とはエッチング特性が異なっていること
によって、第２絶縁膜を実質的にエッチングすることな
く第３絶縁膜をエッチングすることができて、配線溝の
深さが実質的に一定になる結果、その配線溝に形成され
る第２配線の抵抗のばらつきを低減することができる。
【００９８】上述した第３絶縁膜として具体的には、ス
ピンオングラス法により形成されたシリコン酸化膜を適
用でき、第２絶縁膜として、プラズマ化学気相成長法に
より形成されたシリコン酸化膜を適用することができ
る。
【００９９】また、第１配線および前記第２配線とし
て、具体的には銅配線を適用することができる。
【０１００】本発明の第３の局面における半導体装置の
製造方法によれば、一般にシリコン窒化膜等からなるエ
ッチングストッパ膜は第１配線の直上にのみ形成され、
従来の半導体装置のように第２配線の直下には形成され
ない。その結果、従来の半導体装置と比較して、隣り合
う第２配線間の容量を低減することができる。また、第
２配線の直下にエッチングストッパ膜を形成する必要が
ないため、工程を削減することができる。
【０１０１】好ましくは、配線溝を形成する際の異方性
エッチングによる第１絶縁膜のエッチングレートが、第
２絶縁膜のエッチングレートの１／２以下であることに
より、第１絶縁膜を実質的にエッチングすることなく第
２絶縁膜をエッチングすることができて、配線溝の深さ
が実質的に一定になる結果、配線溝に形成される第２配
線の抵抗のばらつきを低減することができる。
【０１０２】好ましくは、第１絶縁膜を形成した後に、
第１絶縁膜上にレジストパターンを形成する工程と、レ
ジストパターンをマスクとして、第１絶縁膜に異方性エ
ッチングを施すことによりエッチングストッパ膜の表面
を露出する開口部を形成する工程と、配線溝を形成した
後に、開口部の底に露出するエッチングストッパ膜を除
去することにより第１配線の表面を露出して、第１配線
と第２配線とを電気的に接続するための接続孔を形成す
る工程とを備えていることにより、第１絶縁膜上に形成
する接続孔を形成するためのレジストパターンの膜厚を
より薄くすることができ、レジストパターンを形成する
ための写真製版の精度が向上する。
【０１０３】好ましくは、開口部を形成する際の異方性
エッチングによるエッチングストッパ膜のエッチングレ
ートが、第１絶縁膜のエッチングレートの１／５以下で
あることにより、開口部を形成する際にエッチングスト
ッパ膜が実質的にエッチングされることなく、第１絶縁
膜がエッチングされることにより第１配線がダメージを
受けるのを抑制することができる。また、開口部を形成
する際のレジストパターンや配線溝を形成する際のレジ
ストパターンを、たとえば酸素プラズマ中にて除去する
際に、第１配線が酸化されるのを防止することができ
る。
【０１０４】上述した第１絶縁膜として具体的には、プ
ラズマ化学気相成長法により形成されたシリコン酸化膜
を適用することができ、第２絶縁膜としてスピンオング
ラス法によって形成されるシリコン酸化膜を適用するこ
とができる。
【０１０５】本発明の第４の局面における半導体装置の
製造方法によれば、第１配線の直上にのみ導電性エッチ
ングストッパ膜が形成され、従来の半導体装置のように
第２配線の直下に、一般にシリコン窒化膜等からなるエ
ッチングストッパ膜は形成されない。その結果、従来の
半導体装置と比較して、隣り合う２つの第２配線間の容
量を低減することができる。また、第２配線の直下にエ
ッチングストッパ膜を形成する必要がないため、工程を
削減することができる。
【０１０６】好ましくは、配線溝を形成する際の異方性
エッチングによる第２絶縁膜のエッチングレートが、第
３の絶縁膜のエッチングレートの１／２以下であること
により、第２絶縁膜を実質的にエッチングすることな
く、第３絶縁膜をエッチングすることができて、配線溝
の深さを実質的に一定にすることができる結果、配線溝
内に形成される第２配線の抵抗のばらつきを低減するこ
とができる。
【０１０７】また好ましくは、第３絶縁膜を直接覆うよ
うに、第３絶縁膜とはエッチング特性の異なる第４絶縁
膜を形成する工程と、第１絶縁膜および第２絶縁膜に、
第１配線と第２配線とを電気的に接続するための接続孔
を形成する工程とを備え、接続孔を形成する工程は、第
４絶縁膜上にレジストパターンを形成するとともに、そ
のレジストパターンをマスクとして第２絶縁膜の途中ま
で異方性エッチングを施して接続孔を部分的に形成する
工程と、第３絶縁膜に配線溝を形成する際に、第２絶縁
膜の途中まで部分的に形成された接続孔の底に露出する
第２絶縁膜または第１絶縁膜に異方性エッチングを同時
に施すことにより、導電性エッチングストッパ膜の表面
を露出して接続孔を形成する工程とを含んでいることに
よって、第４絶縁膜上のレジストパターンを、たとえば
酸素プラズマ中にて除去する際に、接続孔は第２絶縁膜
の途中までしか形成されていないために、第１配線が酸
化されるのを抑制することができる。
【０１０８】上述した第１絶縁膜および第３絶縁膜とし
て、具体的にスピンオングラス法により形成されたシリ
コン酸化膜を適用でき、第２絶縁膜および第４絶縁膜と
して、プラズマ化学気相成長法により形成されたシリコ
ン酸化膜を適用することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製
造方法の一工程を示す断面図である。
【図２】 同実施の形態において、図１に示す工程の後
に行なわれる工程を示す断面図である。
【図３】 同実施の形態において、図２に示す工程の後
に行なわれる工程を示す断面図である。
【図４】 同実施の形態において、図３に示す工程の後
に行なわれる工程を示す断面図である。
【図５】 同実施の形態において、図４に示す工程の後
に行なわれる工程を示す断面図である。
【図６】 同実施の形態において、隣り合う上部配線間
の容量を見積もるための一構造を模式的に示した図であ
る。
【図７】 図６に示す構造に基づく配線間の容量を示す
図である。
【図８】 同実施の形態において、比較のための従来の
半導体装置における上部配線間の容量を見積もるための
一構造を模式的に示した図である。
【図９】 図８に示す構造に基づく配線間の容量を示す
図である。
【図１０】 本発明の実施の形態２に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１１】 同実施の形態において、図１０に示す工程
の後に行なわれる工程を示す断面図である。
【図１２】 同実施の形態において、図１１に示す工程
の後に行なわれる工程を示す断面図である。
【図１３】 同実施の形態において、図１２に示す工程
の後に行なわれる工程を示す断面図である。
【図１４】 同実施の形態において、図１３に示す工程
の後に行なわれる工程を示す断面図である。
【図１５】 本発明の実施の形態３に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１６】 同実施の形態において、図１５に示す工程
の後に行なわれる工程を示す断面図である。
【図１７】 同実施の形態において、図１６に示す工程
の後に行なわれる工程を示す断面図である。
【図１８】 同実施の形態において、図１７に示す工程
の後に行なわれる工程を示す断面図である。
【図１９】 同実施の形態において、図１８に示す工程
の後に行なわれる工程を示す断面図である。
【図２０】 第１の従来技術に係る半導体装置の製造方
法の一工程を示す断面図である。
【図２１】 図２０に示す工程の後に行なわれる工程を
示す断面図である。
【図２２】 図２１に示す工程の後に行なわれる工程を
示す断面図である。
【図２３】 図２２に示す工程の後に行なわれる工程を
示す断面図である。
【図２４】 図２３に示す工程の後に行なわれる工程を
示す断面図である。
【図２５】 図２４に示す工程の後に行なわれる工程を
示す断面図である。
【図２６】 第２の従来技術に係る半導体装置の製造方
法の一工程を示す断面図である。
【図２７】 図２６に示す工程の後に行なわれる工程を
示す断面図である。
【図２８】 図２７に示す工程の後に行なわれる工程を
示す断面図である。
【図２９】 図２８に示す工程の後に行なわれる工程を
示す断面図である。
【図３０】 図２９に示す工程の後に行なわれる工程を
示す断面図である。
【図３１】 図３０に示す工程の後に行なわれる工程を
示す断面図である。
【図３２】 図３１に示す工程の後に行なわれる工程を
示す断面図である。
【図３３】 図３２に示す工程の後に行なわれる工程を
示す断面図である。
【符号の説明】
１ シリコン基板、２ 層間絶縁膜、４ 下部配線、６
接続孔ストッパ膜、８ 下部層間絶縁膜、１０ 上部
層間絶縁膜、１２、１６、２６、３０、３４、４４、４
８ レジストパターン、１４、１４ａ、１４ｂ、４６、
４６ａ 接続孔、１８ 上部配線溝、２０、２０ａ、２
０ｂ 上部配線、２２ 接続孔ストッパ膜、２４ 電気
力線、２８ ＳＯＧ膜、３２ ＴｉＮバリア膜、３６
下部ＳＯＧ膜、３８ 下部ＴＥＯＳ膜、４０ 上部ＳＯ
Ｇ膜、４２ 上部ＴＥＯＳ膜。
フロントページの続き Ｆターム(参考） 5F004 AA03 BA14 DA00 DA01 DA16 DA23 DA26 DB03 DB07 EA23 EB01 EB02 EB03 5F033 MM02 QQ09 QQ13 QQ16 QQ21 QQ23 QQ25 QQ37 QQ48 RR04 RR06 RR25 SS04 SS11 SS15 SS21 TT04 XX25 5F058 BA09 BA20 BC02 BC08 BD01 BF02 BF07 BF25 BF46 BH12 BH20 BJ02

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 主表面を有する半導体基板と、 前記半導体基板上に形成された第１配線と、 前記第１配線を直接覆うように形成されたエッチングス
    トッパ膜と、 前記エッチングストッパ膜を直接覆うように形成された
    第１絶縁膜と、 前記第１絶縁膜を直接覆うように形成された第２絶縁膜
    と、 前記第２絶縁膜に形成され、前記第１絶縁膜の表面を露
    出する配線溝と、 前記配線溝内に形成された第２配線と、を備えた、半導
    体装置。
  2. 【請求項２】 前記第２絶縁膜は所定の厚さを有し、前
    記第１絶縁膜とはエッチング特性が異なる、請求項１記
    載の半導体装置。
  3. 【請求項３】 前記第１絶縁膜はプラズマ化学気相成長
    法により形成されたシリコン酸化膜であり、前記第２絶
    縁膜はスピンオングラス法により形成されたシリコン酸
    化膜であり、前記エッチングストッパ膜はシリコン窒化
    膜である、請求項１または２に記載の半導体装置。
  4. 【請求項４】 主表面を有する半導体基板と、 前記半導体基板上に形成された第１配線と、 前記第１配線を直接覆うように形成された導電性エッチ
    ングストッパ膜と、 前記導電性エッチングストッパ膜を直接覆うように形成
    された第１絶縁膜と、 前記第１絶縁膜を直接覆うように形成され、前記第１絶
    縁膜とはエッチング特性の異なる第２絶縁膜と、 前記第２絶縁膜を直接覆うように形成された第３絶縁膜
    と、 前記第３絶縁膜に形成され、前記第２絶縁膜の表面を露
    出する配線溝と、 前記配線溝内に形成され第２配線とを備えた、半導体装
    置。
  5. 【請求項５】 前記第３絶縁膜は所定の厚さを有し、前
    記第２絶縁膜とはエッチング特性が異なる、請求項４記
    載の半導体装置。
  6. 【請求項６】 前記第３絶縁膜はスピンオングラス法に
    より形成されたシリコン酸化膜であり、前記第２絶縁膜
    はプラズマ化学気相成長法により形成されたシリコン酸
    化膜である、請求項４または５に記載の半導体装置。
  7. 【請求項７】 前記第１配線および前記第２配線は銅配
    線を含む、請求項１〜６のいずれかに記載の半導体装
    置。
  8. 【請求項８】 主表面を有する半導体基板上に第１配線
    を形成する工程と、 前記第１配線を直接覆うようにエッチングストッパ膜を
    形成する工程と、 前記エッチングストッパ膜を直接覆うように第１絶縁膜
    を形成する工程と、 前記第１絶縁膜を直接覆うように、前記第１絶縁膜とエ
    ッチング特性の異なる所定厚さの第２絶縁膜を形成する
    工程と、 前記第２絶縁膜上にレジストパターンを形成する工程
    と、 前記レジストパターンをマスクとして前記第２絶縁膜に
    異方性エッチングを施すことにより、前記第１絶縁膜の
    表面を露出する配線溝を形成する工程と、 前記配線溝内に第２配線を形成する工程と、を備えた、
    半導体装置の製造方法。
  9. 【請求項９】 前記配線溝を形成する際の異方性エッチ
    ングによる前記第１絶縁膜のエッチングレートが、前記
    第２絶縁膜のエッチングレートの１／２以下である、請
    求項８記載の半導体装置の製造方法。
  10. 【請求項１０】 前記第１絶縁膜を形成した後に、前記
    第１絶縁膜上にレジストパターンを形成する工程と、 前記レジストパターンをマスクとして、前記第１絶縁膜
    に異方性エッチングを施すことにより、前記エッチング
    ストッパ膜の表面を露出する開口部を形成する工程と、 前記配線溝を形成した後に、前記開口部の底に露出する
    前記エッチングストッパ膜を除去することにより前記第
    １配線の表面を露出して、前記第１配線と前記第２配線
    とを電気的に接続するための接続孔を形成する工程とを
    備えた、請求項８または９に記載の半導体装置の製造方
    法。
  11. 【請求項１１】 前記開口部を形成する際の異方性エッ
    チングによる前記エッチングストッパ膜のエッチングレ
    ートが、前記第１絶縁膜のエッチングレートの１／５以
    下である、請求項１０記載の半導体装置の製造方法。
  12. 【請求項１２】 前記第１絶縁膜はプラズマ化学気相成
    長法により形成されるシリコン酸化膜であり、前記第２
    絶縁膜はスピンオングラス法によって形成されるシリコ
    ン酸化膜である、請求項１０または１１に記載の半導体
    装置の製造方法。
  13. 【請求項１３】 主表面を有する半導体基板上に第１配
    線を形成する工程と、 前記第１配線を直接覆うように導電性エッチングストッ
    パ膜を形成する工程と、 前記導電性エッチングストッパ膜を直接覆うように第１
    絶縁膜を形成する工程と、 前記第１絶縁膜を直接覆うように、前記第１絶縁膜とは
    エッチング特性の異なる第２絶縁膜を形成する工程と、 前記第２絶縁膜を直接覆うように、前記第２絶縁膜とは
    エッチング特性の異なる所定厚さの第３絶縁膜を形成す
    る工程と、 前記第３絶縁膜に異方性エッチングを施すことにより、
    前記第２絶縁膜の表面を露出する配線溝を形成する工程
    と、 前記配線溝内に第２配線を形成する工程と、を備えた、
    半導体装置の製造方法。
  14. 【請求項１４】 前記配線溝を形成する際の異方性エッ
    チングによる前記第２絶縁膜のエッチングレートが、前
    記第３の絶縁膜のエッチングレートの１／２以下であ
    る、請求項１３記載の半導体装置の製造方法。
  15. 【請求項１５】 前記第３絶縁膜を直接覆うように、前
    記第３絶縁膜とはエッチング特性の異なる第４絶縁膜を
    形成する工程と、 前記第１絶縁膜および前記第２絶縁膜に、前記第１配線
    と前記第２配線とを電気的に接続するための接続孔を形
    成する工程と、を備え、 前記接続孔を形成する工程は、 前記第４絶縁膜上にレジストパターンを形成するととも
    に、該レジストパターンをマスクとして前記第２絶縁膜
    の途中まで異方性エッチングを施して前記接続孔を部分
    的に形成する工程と、 前記第３絶縁膜に前記配線溝を形成する際に、前記第２
    絶縁膜の途中まで部分的に形成された接続孔の底に露出
    する前記第２絶縁膜または前記第１絶縁膜に異方性エッ
    チングを同時に施すことにより、前記導電性エッチング
    ストッパ膜の表面を露出して前記接続孔を形成する工程
    とを含む、請求項１３または１４に記載の半導体装置の
    製造方法。
  16. 【請求項１６】 前記第１絶縁膜および前記第３絶縁膜
    はスピンオングラス法により形成されるシリコン酸化膜
    であり、前記第２絶縁膜および前記第４絶縁膜はプラズ
    マ化学気相成長法により形成されるシリコン酸化膜であ
    る、請求項１５記載の半導体装置の製造方法。
JP11119334A 1999-04-27 1999-04-27 半導体装置およびその製造方法 Pending JP2000311939A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11119334A JP2000311939A (ja) 1999-04-27 1999-04-27 半導体装置およびその製造方法
US09/422,262 US6548900B1 (en) 1999-04-27 1999-10-21 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11119334A JP2000311939A (ja) 1999-04-27 1999-04-27 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008203468A Division JP4762280B2 (ja) 2008-08-06 2008-08-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000311939A true JP2000311939A (ja) 2000-11-07

Family

ID=14758918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11119334A Pending JP2000311939A (ja) 1999-04-27 1999-04-27 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6548900B1 (ja)
JP (1) JP2000311939A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869752B2 (en) 2002-03-28 2005-03-22 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device having SOI structure
US7158197B2 (en) 1995-07-17 2007-01-02 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
JP2015153870A (ja) * 2014-02-13 2015-08-24 キヤノン株式会社 半導体装置の製造方法、光電変換装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
JP2005085884A (ja) * 2003-09-05 2005-03-31 Rohm Co Ltd 半導体装置およびその製造方法
US7422981B2 (en) * 2005-12-07 2008-09-09 Canon Kabushiki Kaisha Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
CN102217070B (zh) * 2009-09-03 2013-09-25 松下电器产业株式会社 半导体装置及其制造方法
US10002785B2 (en) * 2014-06-27 2018-06-19 Microchip Technology Incorporated Air-gap assisted etch self-aligned dual Damascene

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335634A (ja) 1995-06-08 1996-12-17 Toshiba Corp 半導体装置の製造方法
JP2845176B2 (ja) 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
JPH09153545A (ja) 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6271127B1 (en) * 1999-06-10 2001-08-07 Conexant Systems, Inc. Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US6133144A (en) * 1999-08-06 2000-10-17 Taiwan Semiconductor Manufacturing Company Self aligned dual damascene process and structure with low parasitic capacitance

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158197B2 (en) 1995-07-17 2007-01-02 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
US7209197B2 (en) 1995-07-17 2007-04-24 Seiko Epson Corporation Reflective color LCD with color filters having particular transmissivity
US7286194B2 (en) 1995-07-17 2007-10-23 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
US7289174B1 (en) 1995-07-17 2007-10-30 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
US7304701B2 (en) 1995-07-17 2007-12-04 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
US7834958B2 (en) 1995-07-17 2010-11-16 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
US7995163B2 (en) 1995-07-17 2011-08-09 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
US6869752B2 (en) 2002-03-28 2005-03-22 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device having SOI structure
JP2015153870A (ja) * 2014-02-13 2015-08-24 キヤノン株式会社 半導体装置の製造方法、光電変換装置

Also Published As

Publication number Publication date
US6548900B1 (en) 2003-04-15

Similar Documents

Publication Publication Date Title
US7960240B1 (en) System and method for providing a dual via architecture for thin film resistors
JP3309783B2 (ja) 半導体装置の製造方法
JP3700460B2 (ja) 半導体装置およびその製造方法
US7808048B1 (en) System and method for providing a buried thin film resistor having end caps defined by a dielectric mask
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
KR100342639B1 (ko) 반도체 구조물의 제조 방법
JP2000311939A (ja) 半導体装置およびその製造方法
JP3183238B2 (ja) 半導体装置の製造方法
JP3525788B2 (ja) 半導体装置の製造方法
JP4201421B2 (ja) 半導体装置の製造方法
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JP2000223490A (ja) 半導体装置の製造方法
JP2003158190A (ja) 半導体装置およびその製造方法
JP2004079924A (ja) 半導体装置
JP2948588B1 (ja) 多層配線を有する半導体装置の製造方法
JP4762280B2 (ja) 半導体装置の製造方法
JPH1041385A (ja) 半導体装置及びその製造方法
JPH1074837A (ja) 半導体装置及びその製造方法
JP2000357743A (ja) 半導体装置およびその製造方法
KR100652358B1 (ko) 듀얼 다마신 형성방법
US6245667B1 (en) Method of forming via
JP2001148423A (ja) 半導体装置の製造方法
JP2004022694A (ja) 半導体装置の製造方法
JP2000058651A (ja) 多層配線を有する半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730