JP4760000B2 - 多相電流供給回路、駆動装置、圧縮機、及び空気調和機 - Google Patents

Description

この発明はインバータ技術に関する。

図１４は従来の多相電流供給回路の構成を例示する回路図である。電源系統１は、交流電源１３を有し、ダイオードブリッジ２に交流電圧Ｖ_ｉｎを与える。但し電源系統１に寄生するインダクタンスは、交流電源１３と直列に接続されるインダクタ１２として示している。

ダイオードブリッジ２は交流電圧Ｖ_ｉｎに対して全波整流を行う。ダイオードブリッジ２とインバータ４の間には介在回路３が介在しており、ダイオードブリッジ２の出力は介在回路３に供給される。介在回路３はコンデンサ３１を備えており、ダイオードブリッジ２の出力はコンデンサ３１の両端に与えられる。コンデンサ３１の容量値Ｃは小さく、例えば２０μＦに選定される。コンデンサ３１は、その容量値Ｃを小さくすることにより、小型化することができる。

コンデンサ３１の両端において得られる整流電圧ｖ_ｄｃはインバータ４に入力する。インバータ４では、制御回路６から得られるスイッチング信号Ｔ_ｕ，Ｔ_ｖ，Ｔ_ｗに基づき、そのスイッチング素子たるトランジスタのスイッチングが行われる。これにより、モータ２４には三相の電流ｉ_ｕ，ｉ_ｖ，ｉ_ｗが供給される。

制御回路６には交流電圧Ｖ_ｉｎの位相θ_１と、整流電圧ｖ_ｄｃと、電流ｉ_ｕ，ｉ_ｖ，ｉ_ｗ及びモータ５の回転子の回転位置角θ_ｍが与えられる。これらの諸量は周知の技術を用いて検出することができる。そしてこれらに基づいて、制御回路６はスイッチング信号Ｔ_ｕ，Ｔ_ｖ，Ｔ_ｗを生成する。

コンデンサ３１の容量値Ｃを著しく小さくし、スイッチング信号Ｔ_ｕ，Ｔ_ｖ，Ｔ_ｗを上記諸量に基づいて適切に制御し、ＡＣ−ＡＣ変換を行う技術が公知である。かかるスイッチング制御をここではコンデンサレスインバータ制御と称する。コンデンサレスインバータ制御は、介在回路３を平滑回路３０１，３０２（それぞれ図１５及び図１６に示す）に置換した通常の回路と比較して、コンデンサ及びインバータを含む回路の全体を小型化し、コストダウンを招来できる。平滑回路３０１では平滑用大容量コンデンサＣＣ及び力率改善用リアクトルＬＬを採用しているが、コンデンサレスインバータ制御によれば、かかる力率改善用リアクトルＬＬを用いなくても電源側の力率低下を抑制できる。また平滑回路３０２では更にダイオードＤＤ及びスイッチング素子たるトランジスタＱＱをも更に設けてチョッパ回路を構成しているが、コンデンサレスインバータ制御によれば、チョッパ回路を用いずに電源高調波を抑制できる。

コンデンサレスインバータ制御は例えば非特許文献１に開示されている。非特許文献１では、単相の交流電源のほぼ２倍の周波数で大きく脈動する整流電圧が、インバータに対して印加される。しかし当該インバータにおけるスイッチングを適切に制御することにより、三相交流電流を出力する。非特許文献１では、単相のコンデンサレスインバータ制御について、コンデンサの両端電圧の最大値が最小値の２倍以上であれば、力率が９７％以上の良好な値になることが示されている。

また、本件発明に関連するものとして特許文献１が挙げられる。

特開２００４−２８９９８５号公報 高橋勲「高入力力率のダイオード整流回路を持つＰＭモータのインバータ制御法」、平成１２年電気学会全国大会４−１４９（平成１２年３月）、第１５９１頁

上述のようにコンデンサレスインバータ制御が採用される多相電流供給回路の電源系統１において、雷サージが重畳する場合が想定できる。そこで電源系統１に対して避雷の措置を執ることが望ましい。

図１７は図１４に示された多相電流供給回路において、避雷器７が電源系統１とダイオードブリッジ２の間に介在している構成を示す回路図である。ダイオードブリッジ２は避雷器７を介して交流電圧Ｖ_ｉｎを受けることになる。ここで避雷器７は、交流電圧Ｖ_ｉｎに重畳するサージ電圧を抑制する波高値抑制手段として機能する。

電源系統１において雷サージが重畳した場合にインバータ４が受けるダメージについて考察する。図１８は交流電圧Ｖ_ｉｎの波形１０１及び整流電圧ｖ_ｄｃの波形１１０を示すグラフである。ここでは交流電源１３が周波数５０Ｈｚ、実効値２７０Ｖの正弦波状電圧を発生し、そのピーク時近傍で幅５０μｓの数千Ｖの雷サージが発生した場合をシミュレーションした。なお、寄生するインダクタ１２のインダクタンスＬ_０は、実際には、地域ごとの配電事情（電力線の長さ、変圧器の漏れインダクタンスの相違）に起因したばらつきがあり得るが、ここでは２３０μＨを採用してシミュレーションした。またコンデンサ３１の容量値Ｃとして２０μＦを採用した。そして避雷器７により交流電圧Ｖ_ｉｎは８００Ｖにクランプされた場合を想定している。

整流電圧ｖ_ｄｃの波形１１０は、雷サージが重畳する直前までは、ほぼ交流電圧Ｖ_ｉｎの波形１０１と一致していたが、重畳した後には２５０Ｖ強で上昇し、波高値が６００Ｖを超えている。その後、インバータ４へ電流が流れることにより、整流電圧ｖ_ｄｃの波形１１０は再び交流電圧Ｖ_ｉｎの波形１０１と一致して低下する。更にその後、整流電圧ｖ_ｄｃは交流電圧Ｖ_ｉｎほどには低下せず、ほぼ一定の最小値を採る。コンデンサレスインバータは、運転時に整流電圧Ｖ_ｄｃの（サージを考慮しない）最大値が、最小値の２倍以上となるように制御が行われ、その結果、高力率運転を実現する。

なおインバータ４の動作待機中に雷サージが印加された場合は、コンデンサ３１からインバータ４に電流が流れることがないため、雷サージ重畳後に６００Ｖを超えた波高値がそのまま保持されてしまう。

インバータ回路４に使用するトランジスタは、その小型化のため、耐圧が６００Ｖ程度の部品が選定されることも多い。よって図１８に示されたように交流電圧Ｖ_ｉｎに雷サージが重畳すると、たとえ避雷器７によってその値が小さくなっても、インバータ回路４に重篤なダメージが発生する可能性が高い。

かかる現象は、しかし、コンデンサ３１の容量値Ｃが大きい場合には、インバータ回路４に大きなダメージを与えるものではない。図１９は、交流電圧Ｖ_ｉｎの波形１０１及び整流電圧ｖ_ｄｃの波形１１１を示すグラフである。但し図１９のグラフでは、図１８のグラフとは異なり、コンデンサ３１の容量値Ｃとして９００μＦを採用した場合のシミュレーションの結果を示している。この場合、交流電圧Ｖ_ｉｎは８００Ｖにまで上昇しても、整流電圧ｖ_ｄｃは四百数十Ｖ程度にしか上昇していない。なお、容量値Ｃが非常に大きいため、整流電圧ｖ_ｄｃはサージ発生時付近以外ではほぼ交流電圧Ｖ_ｉｎの波高値を保っている。

これは容量値Ｃが小さいほど、雷サージによってダイオードブリッジ２を介してコンデンサ３１へと流れる充電電流ｉ_ｃが、より高い電圧をコンデンサ３１に発生させるからであると考えられる。換言すれば、上記の利点を有するコンデンサレスインバータ制御を行うためには、雷サージによるコンデンサ３１の電圧上昇を抑制することが要求される。

本発明はかかる問題に鑑みてなされたもので、雷サージが重畳する場合でも、介在回路におけるコンデンサの容量を著しく小さくしてコンデンサレスインバータ制御を行うことが可能な技術を提供することを目的とする。

この発明にかかる多相電流供給回路の第１の態様は、交流電圧を出力する交流電源（１３）に接続され、前記交流電圧に重畳するサージ電圧を抑制する波高値抑制手段（７）と、前記波高値抑制手段を介して前記交流電源から前記交流電圧（Ｖ_in）を入力し、前記交流電圧の全波整流を行うダイオード群（２）と、前記ダイオード群の出力を受けるコンデンサ（３１）と、前記コンデンサの両端電圧（ｖ_dc）を受け、多相の交流電流（ｉ_u，ｉ_v，ｉ_w）を出力するインバータ（４）と、前記コンデンサと直列に接続されるインダクタ（３２，８）とを備える。そして、前記両端電圧の脈動の最大値はその最小値の２倍以上である。
そして前記交流電源（１３）に寄生するインダクタンスと前記インダクタ（３２，８）のインダクタンスとの和が、Ｃ：前記コンデンサ（３１）の容量、ΔＴ：前記サージ電圧のパルス幅、Ｖ _N ：前記コンデンサ（３１）両端の最大電圧、Ｖ _M ：前記交流電圧（Ｖ _in ）の最大値、Ｖ _S ：前記波高値抑制手段によってクランプされた後の前記サージ電圧として、後述する式（１０）で求められるＬｓ以上となるように前記インダクタ（３２，８）のインダクタンスが設定される。

この発明にかかる多相電流供給回路の第２の態様は、交流電圧を出力する交流電源（１３）に接続され、前記交流電圧に重畳するサージ電圧を抑制する波高値抑制手段（７）と、前記波高値抑制手段を介して前記交流電源から前記交流電圧（Ｖ_ｉｎ）を入力し、前記交流電圧の全波整流を行うダイオード群（２）と、前記ダイオード群の出力を受けるコンデンサ（３１）と、前記コンデンサに並列に接続された第１側路（３３）と、前記コンデンサの両端電圧（ｖ_ｄｃ）を受け、多相の交流電流（ｉ_ｕ，ｉ_ｖ，ｉ_ｗ）を出力するインバータ（４）とを備える。前記両端電圧の脈動の最大値はその最小値の２倍以上であり、前記第１側路は抵抗性素子（Ｒ_Ｓ）及び容量性素子（Ｃ_Ｓ）の直列接続を有する。

そして、前記第１側路（３３）は前記抵抗性素子（Ｒ_S）及び前記容量性素子（Ｃ_S）に直列に接続されるダイオード（Ｄ_S）を更に有する。前記ダイオードのアノードからカソードに向かう方向が、前記コンデンサの高電位側から低電位側に向かう方向と一致する。

この発明にかかる多相電流供給回路の第３の態様は、交流電圧を出力する交流電源（１３）に接続され、前記交流電圧に重畳するサージ電圧を抑制する波高値抑制手段（７）と、前記波高値抑制手段を介して前記交流電源から前記交流電圧（Ｖ_in）を入力し、前記交流電圧の全波整流を行うダイオード群（２）と、前記ダイオード群の出力を受けるコンデンサ（３１）と、前記コンデンサに並列に接続された第１側路（３３）と、前記コンデンサの両端電圧（ｖ_dc）を受け、多相の交流電流（ｉ_u，ｉ_v，ｉ_w）を出力するインバータ（４）とを備える。前記両端電圧の脈動の最大値はその最小値の２倍以上であり、前記第１側路はダイオード（Ｄ_S）及び容量性素子（Ｃ_S）の直列接続を有し、前記ダイオードのアノードからカソードに向かう方向が、前記コンデンサの高電位側から低電位側に向かう方向と一致する。

この発明にかかる多相電流供給回路の第４の態様は、第２の態様乃至第３の態様のいずれか一つであって、前記コンデンサ（３１）及び前記第１側路（３３；３４）の並列接続に対して直列に接続されるインダクタ（３２，８）を更に備える。

この発明にかかる多相電流供給回路の第１の態様乃至第９の態様によれば、雷サージが重畳する場合でも、コンデンサの容量を著しく小さくしてコンデンサレスインバータ制御を行うことができる。

特に第３の態様及び第２の態様においてはダイオードによって、通常動作時における電力消費を低減することができる。

この発明にかかる多相電流供給回路の第１の態様乃至第４の態様のいずれか一つに記載の多相電流供給回路と、前記多相の交流電流（ｉ_u，ｉ_v，ｉ_w）が供給されるモータ（５）とを備えた駆動装置を得ることができる。

上記の駆動装置を備え、これによって駆動される圧縮機を得ることもできる。

上記の圧縮機を備え、これによって圧縮される冷媒を採用して冷房もしくは暖房を行う空気調和機を得ることもできる。

第１の実施の形態．
図１は本発明の第１の実施の形態にかかる駆動装置を示す回路図である。当該駆動装置は駆動部たるモータ５と、これに多相電流を供給する多相電流供給回路を備えている。

多相電流供給回路はダイオードブリッジ２、介在回路３、インバータ４、制御回路６及び避雷器７を備えている。ダイオードブリッジ２には避雷器７を介して、単相交流の電源系統１が接続され、単相交流電圧Ｖ_ｉｎが全波整流される。但し上述のように電源系統１には寄生インダクタンスが存在するので、交流電源１３に対して直列に接続されたインダクタ１２で寄生インダクタンスを表示している。ここで寄生インダクタンスの値Ｌ_０として２３０μＨを採用した。

ダイオードブリッジ２は全波整流を行う機能を有し、交流電圧Ｖ_ｉｎを全波整流して介在回路３に入力する。介在回路３は、コンデンサ３１及びインダクタ３２を有しており、チョークインプット型のローパスフィルタで構成されている。具体的にはインダクタ３２の一端とコンデンサ３１の一端とが接続され、インダクタ３２の他端とコンデンサ３１の一端との間にダイオードブリッジ２の出力を受け、コンデンサ３１の両端電圧たる整流電圧ｖ_ｄｃをインバータ４に出力する。

コンデンサ３１の容量値Ｃは、整流電圧ｖ_ｄｃが交流電圧Ｖ_ｉｎの周波数の２倍の周波数で大きく脈動し、整流電圧ｖ_ｄｃの最大値が最小値の２倍以上となるように設定される。例えば容量値Ｃは２０μＦに、インダクタ３２のインダクタンスＬを３００μＨに、それぞれ設定する。これらの値は平滑回路３０１，３０２（それぞれ図１５及び図１６参照）において採用されていた容量値（例えば９００μＦ）やインダクタンス（例えば６ｍＨ）と比較して非常に小さい。

インバータ４は三相の電流ｉ_ｕ，ｉ_ｖ，ｉ_ｗをモータ５に供給する。電流ｉ_ｕ，ｉ_ｖ，ｉ_ｗはそれぞれＵ相、Ｖ相、Ｗ相に対応する。インバータ４は、いずれもコンデンサ３１の一端に接続されるコレクタを有する３個のトランジスタ（アッパーアーム側トランジスタ）と、いずれもコンデンサ３１の他端に接続されるエミッタを有する３個のトランジスタ（ローワーアーム側トランジスタ）とを備えている。アッパーアーム側トランジスタのそれぞれは、ローワーアーム側トランジスタのそれぞれと相毎に対をなす。対を形成するアッパーアーム側トランジスタのエミッタと、ローワーアーム側トランジスタのコレクタとは共通に接続され、その接続点から電流ｉ_ｕ，ｉ_ｖ，ｉ_ｗが出力される。アッパーアーム側トランジスタ及びローワーアーム側トランジスタのそれぞれは、制御回路６からのスイッチング信号Ｔ_ｕ、Ｔ_ｖ、Ｔ_ｗに基づいてオン／オフのスイッチングが制御される。スイッチング信号Ｔ_ｕ、Ｔ_ｖ、Ｔ_ｗはそれぞれＵ相、Ｖ相、Ｗ相に対応する。

なお、モータ５からの回生電流を流すため、アッパーアーム側トランジスタ及びローワーアーム側トランジスタのそれぞれに対して、エミッタに接続されたアノードと、コレクタに接続されたカソードとを有するフリーホイールダイオードが設けられている。

制御回路６には交流電圧Ｖ_ｉｎの位相θ_１と、コンデンサ３１の両端に発生する整流電圧ｖ_ｄｃと、電流ｉ_ｕ，ｉ_ｖ，ｉ_ｗ及びモータ５の回転子の回転位置角（機械角）θ_ｍが与えられる。これらの諸量は周知の技術を用いて検出することができる。制御回路６にはモータ５の回転角速度（機械角の角速度）の指令値ω_ｍ ^＊、電流位相指令β^＊も入力する。そしてこれらに基づいて、制御回路６はスイッチング信号Ｔ_ｕ，Ｔ_ｖ，Ｔ_ｗを生成する。

図２は制御回路６の詳細な構成を示すブロック図である。制御回路６は、位置・速度演算部６１、ｄ−ｑ座標変換部６２、速度制御演算部６３、指令電流演算部６４、電流制御演算部６５、ＰＷＭ（Pulse Wide Modulation）演算部６６、ＰＷＭタイマ部６７を備えており、それぞれ下記の計算を実行する機能を有している。

位置・速度演算部６１はモータ５の回転子の機械角θ_ｍに基づいて、モータ５の回転子の回転角（電気角θ_ｅ）と回転角速度（電気角の角速度ω_ｅ及び機械角の角速度ω_ｍ）を求めて出力する。ｄ−ｑ座標変換部６２は電流ｉ_ｕ，ｉ_ｖ，ｉ_ｗとモータ５の電気角θ_ｅとから、式（１）に基づいていわゆるｄ軸電流ｉ_ｄ及びｑ軸電流ｉ_ｑを求める。モータ５内部に確立した主磁束方向に磁束を作る電流成分たる磁束電流がいわゆるｄ軸電流であり、これに対して位相的に９０度進んでトルクを直接制御するトルク電流がいわゆるｑ軸電流である。

速度制御演算部６３は、モータ５の機械角の角速度の指令値ω_ｍ ^＊と機械角の角速度ω_ｍとに基づいて比例・積分演算（ＰＩ演算）を行ってモータ電流指令ｉ_ｍ ^＊を出力する。更に指令電流演算部６４はモータ電流指令ｉ_ｍ ^＊と、電流位相指令β^＊と、位相角θ_１とを入力し、式（２）に基づいてｄ軸電流指令ｉ_ｄ ^＊及びｑ軸電流ｉ_ｑ ^＊を出力する。これらは交流電圧Ｖ_ｉｎの２倍の周波数のリップルで大きく変動する。

電流制御演算部６５は、ｄ軸電流ｉ_ｄ及びｑ軸電流ｉ_ｑ並びにｄ軸電流指令ｉ_ｄ ^＊及びｑ軸電流ｉ_ｑ ^＊並びに電気角の角速度ω_ｅを入力し、式（３）に基づいてｄ軸電圧指令ｖ_ｄ ^＊及びｑ軸電圧指令ｖ_ｑ ^＊を出力する。但し、式（３）においてＫ_ｄ，Ｋ_ｑはそれぞれｄ軸及びｑ軸の比例ゲインであり、Ｌ_ｄ，Ｌ_ｑはそれぞれｄ軸及びｑ軸のモータインダクタンスであり、φ_ａはモータ逆起電圧定数である。

ＰＷＭ演算部６６には、回転子の回転角（電気角）θ_ｅ並びにｄ軸電圧指令ｖ_ｄ ^＊及びｑ軸電圧指令ｖ_ｑ ^＊を入力し、式（４）に基づいて各相電圧指令ｖ_ｕ ^＊，ｖ_ｖ ^＊，ｖ_ｗ ^＊を生成する。

更に、ＰＷＭ演算部６６は整流電圧ｖ_ｄｃも入力し、これと各相電圧指令ｖ_ｕ ^＊，ｖ_ｖ ^＊，ｖ_ｗ ^＊とを用いて、式（５）に基づいて、各相のアッパーアーム側トランジスタのオン時間τ_ｊ（ｊ＝ｕ，ｖ，ｗ）を求める。但し式（５）において、キャリア周期Ｔ_ｃを導入している。またオン時間τ_ｊがＴ_ｃを越える場合にはその値を強制的にＴ_ｃにし、オン時間τ_ｊが０未満となる場合にはその値を強制的に０にする。

ＰＷＭタイマ部６７はオン時間τ_ｕ，τ_ｖ，τ_ｗをキャリア周期Ｔ_ｃ毎に記憶し、記憶された時間に応答して各相トランジスタをオン・オフするスイッチング信号Ｔ_ｕ，Ｔ_ｖ，Ｔ_ｗをインバータ４に与える。

図３は、避雷器７として採用できる構成を、電源系統１及びダイオードブリッジ２と共に示す回路図である。図３ではダイオードブリッジ２の一対の入力線は、避雷器７ａが有する保護素子７０によって相互に接続されている。保護素子７０としてはバリスタを採用できる。

図４は図１に示された多相電流供給回路における、交流電圧Ｖ_ｉｎの波形１０１及び整流電圧ｖ_ｄｃの波形１０２を示すグラフである。図１８に示したシミュレーションと同様に、交流電源１３が周波数５０Ｈｚ、実効値２７０Ｖの正弦波状電圧を発生し、そのピーク時近傍で幅５０μｓの数千Ｖの雷サージが発生し、避雷器７により交流電圧Ｖ_ｉｎは８００Ｖにクランプされた場合についてシミュレーションされている。

整流電圧ｖ_ｄｃの波形１０２は、雷サージが重畳した後でも６００Ｖには達していない。ダイオードブリッジ２からコンデンサ３１へと流れる充電電流ｉ_ｃはインダクタ３２を経由するため、充電電流ｉ_ｃの変化が急峻となることはインダクタ３２によって妨げられるためと考えられる。

さて、インダクタ３２のインダクタンスＬの望ましい値は下記のように見積もられる。但し、インバータ４の動作待機中もしくは、インバータ４は動作状態だが各線間電圧０を出力中（上アームトランジスタの３つ全てオン、あるいは下アームトランジスタの３つ全てオン、のいずれか一方の状態）に雷サージが印加された場合は、コンデンサ３１からインバータ４に電流が流れない。よってインバータ４が動作している場合と比較して、これらの状態で前記インダクタンスＬの望ましい値を見積もることは、より安全側に立った見積もりとなる。よって下記ではインバータ４には電流が流れない場合を想定している。

インダクタ３２のインダクタンスＬとインダクタ１２のインダクタンスＬ_０との和をＬ_Ｓとし、電源電圧をＶ_２とすれば、上述の想定に基づき、コンデンサ３１へと流れる充電電流ｉ_ｃがインダクタ１２及びインダクタ３２を流れるので、式（６）の関係が成立する。但し最終式は電荷量ｑ（電流の時間積分）を導入している。また電源電圧Ｖ_２はダイオードブリッジ２によって整流され、その絶対値がコンデンサ３１に印加される。

雷サージが発生する前に電源電圧Ｖ_２の最大値Ｖ_Ｍが既にコンデンサ３１に印加されているので、充電電流ｉ_ｃは流れず、コンデンサ３１の電圧はＶ_Ｍとなっている。

クランプされた後の雷サージの電圧をＶ_Ｓとすれば、式（６）でＶ_２＝Ｖ_Ｓとおいてしかもｉ_ｃ＝０及びｑ＝Ｃ・Ｖ_Ｍを初期値に採用して、解を求めれば、雷サージの終了の直後（雷サージ発生のΔＴ後）でのコンデンサ３１の電圧Ｖ_ｄｃ＝Ｖ_Ｄ及び充電電流ｉ_ｃ＝ｉ_ｃｃはそれぞれ式（７）（８）となる。

雷サージのパルス幅ΔＴは、交流電圧Ｖ_ｉｎの周期と比較して非常に短いと想定される。よって雷サージ発生の前後で電源電圧Ｖ_２は、波形１０１に示されるように（サージを考慮しない）最大値Ｖ_Ｍを採っていると近似することができる。式（６）においてＶ_２＝Ｖ_Ｍとおき、そしてｉ_ｃ＝ｉ_ｃｃ，ｑ＝Ｃ・Ｖ_Ｄを初期値として再び解く。インダクタの効果で充電電流ｉ_ｃが流れている間はコンデンサ３１の電圧は上昇を続けるため、充電電流ｉ_ｃがゼロとなった時点でコンデンサ３１の電圧Ｖ_ｄｃは最大となる。その最大値Ｖ_Ｎは式（９）で表される。

この最大値Ｖ_Ｎがインバータ４の耐圧以下であれば雷サージに起因する破壊から保護することができる。

式（９）に式（７）（８）を用いれば、インダクタンスＬ_Ｓは式（１０）で求められる。

今、具体的な数値を考慮すると、Ｃ＝２０μＦ、Ｖ_Ｓ＝８００Ｖ，Ｖ_Ｎ＝６００Ｖ，Ｖ_Ｍ＝２^０．５・２７０Ｖ，ΔＴ＝５０μｓを用いれば、式（９）からインダクタンスＬ_Ｓは約４５０μＨと求まる。式（１０）から、インダクタンスＬ_Ｓが大きいほどＶ_Ｎは小さくなるので、インダクタンスＬ_Ｓが約４５０μＨ以上であればインバータ４を雷サージに起因する破壊から保護することができる。

なお、式（１０）を変形してＬＣ共振周波数を求めることができる。Ｖ_Ｓ＝８００Ｖ，Ｖ_Ｎ＝６００Ｖ，Ｖ_Ｍ＝２^０．５・２７０Ｖ，ΔＴ＝５０μｓを採用して、共振周波数は１６８１Ｈｚとなり、電源周波数が５０Ｈｚの場合であれば電源周波数の３４次、電源周波数が６０Ｈｚの場合であれば電源周波数の２８次となる。換言すれば、これらの次数より低くなるようにＬ_Ｓを選べば、雷サージに起因する破壊から保護することができる。

図４で示されたシミュレーションで用いた諸元では、インダクタ１２のインダクタンスを２３０μＨとし、インダクタ３２のインダクタンスを３００μＨとしており、式（１０）で得られるインダクタンスＬ_Ｓよりも大きい。なお、図４はインバータ４は動作状態だが各線間電圧０を出力中（上アームトランジスタの３つ全てオン、あるいは下アームトランジスタの３つ全てオン、のいずれか一方の状態）に雷サージが印加された場合のシミュレーション結果を示している。そして、図８、図９、図１１、図１９も同様の場合のシミュレーション結果である。

このように電源系統１から見てコンデンサ３１に対して直列にインダクタが接続されれば、上記の効果を得ることができる。図５は本発明の第１の実施の形態の第１の変形にかかる駆動装置を示す回路図である。介在回路３として採用可能な介在回路３ａａはコンデンサ３１及び二つのインダクタ３２ａ，３２ｂを有している。インダクタ３２ａ，３２ｂはコンデンサ３１に対して、相互に反対側に配置されつつ電源系統１から見て直列に接続されている。

図６は本発明の第１の実施の形態の第２の変形にかかる駆動装置を示す回路図である。介在回路３はコンデンサ３１を有しているが、インダクタ３２を有してはいない。インダクタ３２の代わりに、避雷器７とダイオードブリッジ２との間にインダクタ８が介挿されている。インダクタ８はコンデンサ３１に対して直列に接続される。

コンデンサ３１へと流れる充電電流ｉ_ｃは、第１の変形においてはインダクタ３２ａ，３２ｂを、第２の変形においてはインダクタ８を、それぞれ経由するため、充電電流ｉ_ｃの変化が急峻となることはインダクタ８によって妨げられると考えられる。よってこれらの変形においても整流電圧ｖ_ｄｃの上昇を抑制することができる。

もちろんダイオードブリッジ２と避雷器７との間にインダクタ８を、介在回路３ａにおいてインダクタ３２（あるいは介在回路３ａａにおいてインダクタ３２ａ，３２ｂ）を、それぞれ設けてもよい。これらの２つのインダクタ８，３２（あるいは３つのインダクタ８，３２ａ，３２ｂ）も共に、コンデンサ３１に対して直列に接続されるからである。

これらのようにインダクタを分割して設けても、これらと系統インダクタンスＬ_０との和が式（１０）で得られるインダクタンスＬ_Ｓ以上であることがのぞましい。

以上のように雷サージが重畳する場合でも、コンデンサ３１の容量値Ｃを著しく小さくしてコンデンサレスインバータ制御を行うことが可能となる。しかもインダクタ３２のサイズは平滑回路３０１，３０２で採用されるインダクタＬＬよりも小さくでき、介在回路の小型化を著しく阻害することもない。

第２の実施の形態．
第１の実施の形態ではコンデンサ３１に対して直列にインダクタを接続することで、ダイオードブリッジ２から介在回路３へと充電電流ｉ_ｃの急峻な変化を抑制した。しかしコンデンサ３１に対して並列に側路を設け、過剰な電流を当該側路へと逃がしてもよい。

図７は、かかる側路３３を有する介在回路３ｂの構成を示す回路図である。本実施の形態においても、図１に示された構成が採用されるが、介在回路３ａは図７に示される介在回路３ｂに置換される。

介在回路３ｂは、コンデンサ３１を有しており、その両端にダイオードブリッジ２の出力を受け、コンデンサ３１の両端に生じた整流電圧ｖ_ｄｃをインバータ４に出力する。介在回路３ｂは更に、コンデンサ３１に対して並列に接続された側路３３を有する。

側路３３においては、ダイオードＤ_Ｓ、抵抗Ｒ_Ｓ及びコンデンサＣ_Ｓが直列に接続されており、ダイオードＤ_Ｓのアノードからカソードに向かう方向は、コンデンサ３１の高電位側から低電位側に向かう方向と一致する。図７ではダイオードＤ_Ｓのアノードがコンデンサ３１の高電位側の一端に、ダイオードＤ_Ｓのカソードが抵抗Ｒ_Ｓの一端に、抵抗Ｒ_Ｓの他端がコンデンサＣ_Ｓの一端に、コンデンサＣ_Ｓの他端がコンデンサ３１の低電位側の一端に、それぞれ接続されている場合が例示されている。なお、直列回路を構成するダイオードＤ_Ｓ、抵抗Ｒ_Ｓ、コンデンサＣ_Ｓの順序は入れ替えてもよい。

図８は交流電圧Ｖ_ｉｎの波形１０１、コンデンサＣ_Ｓの両端電圧の波形１０３、整流電圧ｖ_ｄｃの波形１０４を示すグラフである。側路３３を設けた以外のシミュレーション条件は、図１８に示されたグラフを得たシミュレーションと同一の条件とした。側路３３の諸元は、抵抗Ｒ_Ｓの抵抗値を１０Ω、コンデンサＣ_Ｓの容量値を１００μＦとした。このような側路３３は、図１９に示されたグラフを得たシミュレーションで採用された容量値９００μＦを有するコンデンサ３１と比較しても、その寸法を小さくすることができる。

さて、雷サージが発生する直前までは、整流電圧ｖ_ｄｃの波形１０４は、ほぼ交流電圧Ｖ_ｉｎの波形１０１と一致している。一方、コンデンサＣ_Ｓの両端電圧の波形１０３はそれまでの動作により、交流電圧Ｖ_ｉｎの波高値（２^０．５×２７０Ｖ）に充電されている。しかし雷サージが発生し、交流電圧Ｖ_ｉｎが８００Ｖへと向けて急激に上昇すると、ダイオードＤ_Ｓを介してコンデンサ３１のみならずコンデンサＣ_Ｓも充電される。但しコンデンサＣ_Ｓを充電する電流は、抵抗Ｒ_Ｓを介して流れる。よって波形１０４に示される整流電圧ｖ_ｄｃの上昇は、波形１０３に示されるコンデンサＣ_Ｓの両端電圧の上昇よりも急峻ではある。但しコンデンサＣ_Ｓに流れる充電電流だけ、介在回路３（図１５）における充電電流ｉ_ｃよりも、本実施の形態における充電電流ｉ_ｃは小さくできる。よって整流電圧ｖ_ｄｃも６００Ｖに達することがない。

その後、インバータ４へ電流が流れることにより、整流電圧ｖ_ｄｃは一旦コンデンサＣ_Ｓの両端電圧にほぼ一致するものの、再び交流電圧Ｖ_ｉｎと一致して低下する。更にその後、整流電圧ｖ_ｄｃは交流電圧Ｖ_ｉｎほどには低下せず、ほぼ一定の最小値を採る。コンデンサレスインバータは、運転時に整流電圧ｖ_ｄｃの（サージを考慮しない）最大値が、最小値の２倍以上となるように制御が行われ、その結果、高力率運転を実現する。

他方、コンデンサＣ_Ｓの両端電圧は整流電圧ｖ_ｄｃと一致した後は、その電圧を保持する。整流電圧ｖ_ｄｃに基づくダイオードＤ_Ｓのアノード側の電位よりも、コンデンサＣ_Ｓの両端電圧に基づくダイオードＤ_Ｓのカソード側の電位の方が高いからである。

上記動作に鑑みれば、ダイオードＤ_Ｓは必須とはならない。しかしコンデンサレスインバータ制御では、上述のように整流電圧ｖ_ｄｃが大きく脈動する。従って側路３３がダイオードＤ_Ｓを備えていなければコンデンサＣ_Ｓの両端電圧も大きく脈動する。これは通常動作においてコンデンサＣ_Ｓの充放電を招来し、抵抗Ｒ_Ｓでの損失が発生する。よって通常動作において抵抗Ｒ_Ｓでの消費電力を低減するためには、ダイオードＤ_Ｓが側路３３に設けられることが望ましい。もちろん、第１の実施の形態で示されたように、インダクタ８，３２，３２ａ，３２ｂを用いる場合にはかかる消費電力は発生せず、その点で、側路３３にダイオードＤ_Ｓが設けられていない場合と比較して有利である。

他方、抵抗Ｒ_Ｓが側路３３に備えられていなければ、コンデンサＣ_Ｓへの充電は急速に行われるので、側路３３に流れる電流量を多く採れる。その結果、整流電圧ｖ_ｄｃの上昇をより効果的に抑制することも可能である。図９は本発明の第２の実施の形態の第１の変形として、抵抗Ｒ_Ｓを除去し、側路３３をコンデンサＣ_Ｓ及びダイオードＤ_Ｓのみで構成した場合の動作を示すグラフである。コンデンサＣ_Ｓの両端電圧を波形１０７で、整流電圧ｖ_ｄｃを波形１０８で、それぞれ示している。

第１の変形では、抵抗Ｒ_Ｓを設ける場合と比較して、コンデンサＣ_Ｓの両端電圧が高くなる。また電源投入時の過渡現象によるコンデンサＣ_Ｓの両端電圧、ひいては整流電圧ｖ_ｄｃの異常上昇を抑える効果がある抵抗Ｒ_Ｓが側路３３に備えられていることが望ましい。

なお、シミュレーションでは考慮されなかったが、コンデンサＣ_Ｓには内部損失が発生する。よってダイオードＤ_Ｓを接続した場合、雷サージ印加後に上昇したコンデンサＣ_Ｓの両端電圧は、コンデンサＣ_Ｓの内部損失により所定の時定数で低下し、やがて整流電圧ｖ_ｄｃの（サージを考慮しない）最大値に一致する。この時定数を小さくしたい場合には放電抵抗などをコンデンサＣ_Ｓの両端に接続すればよい。

以上のように、雷サージが発生した際にはコンデンサ３１は、その容量値を見かけ上増大し、通常動作時には本来の容量値Ｃで機能する。よって、雷サージが重畳する場合でも、コンデンサ３１の容量値Ｃを著しく小さくしてコンデンサレスインバータ制御を行うことが可能である。しかもコンデンサＣ_Ｓの容量は、従来の図１５や図１６の構成で採用されるコンデンサＣＣの容量（例えば９００μＦ）に比較して小さくてもよい。コンデンサＣ_Ｓはコンデンサ３１の充電電流を分岐して、電圧上昇を抑える動作を行うことに鑑みれば、コンデンサＣ_Ｓの容量はコンデンサ３１のそれ以上ではあるもののコンデンサＣＣのそれよりは小さく、具体的には例えば１００μＦ程度に小さくできる。よってコンデンサＣ_Ｓが、介在回路の小型化を著しく阻害することはない。

図１０は本発明の第２の実施の形態の変形にかかる駆動装置を示す回路図である。介在回路３ｃは介在回路３ｂに対して、インダクタ３２を更に備えた構成を有している。具体的には、インダクタ３２が、コンデンサ３１と側路３３との並列接続に対して、直列に接続されている。介在回路３ｃを図１に示された介在回路３として採用することにより、第１の実施の形態で示されたインダクタ３２の機能と、第２の実施の形態で示された側路３３の機能とが併せて機能する。従って雷サージが発生した際の整流電圧ｖ_ｄｃの電圧上昇を更に効果的に抑制することができる。

図１１は、介在回路３ｃを採用した場合の、交流電圧Ｖ_ｉｎの波形１０１、コンデンサＣ_Ｓの両端電圧の波形１０５、整流電圧ｖ_ｄｃの波形１０６を示すグラフである。インダクタ３２のインダクタンスＬや、側路３３の諸元は、既に示した値を採用した。インダクタ３２のみを採用した波形１０２（図４）や側路３３のみを採用した波形１０４（図８）と比較して、雷サージ発生時の整流電圧ｖ_ｄｃの波高値が小さいことが判る。

もちろん第１の実施の形態で説明されたようにダイオードブリッジ２と避雷器７との間にインダクタ８を更に設けてもよい。あるいは介在回路３ｃに代えて介在回路３ｂを採用しつつ、ダイオードブリッジ２と避雷器７との間にインダクタ８を設けてもよい。

第３の実施の形態．
図１２及び図１３は、いずれも本発明の第３の実施の形態にかかる多相電流供給回路の一部を示す回路図である。ここではダイオードブリッジ２、インバータ４、避雷器７を省略しているが、図１と同様に構成されている。そして本実施の形態においては図１の介在回路３に置換して、介在回路３ｄ（図１２参照）あるいは介在回路３ｅ（図１３参照）を採用している。

介在回路３ｄは、第１の実施の形態において図１を用いて説明された介在回路３ａにおいて、介在回路３ｅは第２の実施の形態において図７を用いて説明された介在回路３ｂにおいて、それぞれ側路３４をコンデンサ３１に対して並列に接続して追加した構成となっている。側路３４は、スイッチング素子たるトランジスタＱと抵抗Ｒ_Ｂとの直列接続を有している。

制御回路６は整流電圧ｖ_ｄｃに基づいて、トランジスタＱのベースにバイアス電圧ＣＮＱを供給する。整流電圧ｖ_ｄｃが第１所定値を越えるとトランジスタＱがオンし、整流電圧ｖ_ｄｃが第２所定値（これは第１所定値よりも小さい）を下回るとトランジスタＱがオフする。

このように整流電圧ｖ_ｄｃが第１所定値を越えて上昇するとコンデンサ３１に対して抵抗Ｒ_Ｂが並列接続されるので、コンデンサ３１への充電速度を下げ、整流電圧ｖ_ｄｃの上昇を抑制することができる。また第２所定値を下回るとコンデンサ３１への並列接続は解消され、通常動作におけるコンデンサレスインバータの動作を損なうことがない。

もちろん側路３４を、第１の実施の形態の変形として図６で示された介在回路３においてコンデンサ３１に対して並列に接続して追加してもよい。あるいは側路３４を、第２の実施の形態及びその第２の変形として図７及び図１０で示された介在回路３ｂ，３ｃにおいてコンデンサ３１に対して並列に接続して追加してもよい。もちろん、これらの場合において抵抗Ｒ_Ｓ、ダイオードＤ_Ｓを設けない（短絡除去）変形も可能である。

あるいは更に、図１２に示された介在回路３ｄにおいてインダクタ３２を設けずに（短絡除去）側路３４で整流電圧ｖ_ｄｃをクランプしてもよい。

高速に変化する雷サージに対して側路３４を有効に動作させるために、トランジスタＱには高速動作が要求される。そしてまたこれに見合ったドライブ回路や雷サージ検出回路が必要である。当該ドライブ回路や雷サージ検出回路の動作用電源は、インバータ４の動作待機中であってすら、確保する必要がある。したがって構成の煩雑さの観点からすれば、側路３３を採用する方が有利である。

応用．
本発明にかかる多相電流供給回路、多相の交流電流ｉ_ｕ，ｉ_ｖ，ｉ_ｗが供給されるモータ５とを備えた駆動装置は、例えば圧縮機を駆動することができる。かかる圧縮機は、例えば空気調和機に備えられる。空気調和器は冷房もしくは暖房を行うために冷媒を採用し、当該冷媒は当該圧縮機によって圧縮される。

本発明の第１の実施の形態にかかる駆動装置を示す回路図である。 制御回路６の詳細な構成を示すブロック図である。 避雷器７の構成を、電源系統１及びダイオードブリッジ２と共に示す回路図である。 本発明の第１の実施の形態における動作を示すグラフである。 本発明の第１の実施の形態の第１の変形にかかる駆動装置を示す回路図である。 本発明の第１の実施の形態の第２の変形にかかる駆動装置を示す回路図である。 本発明の第２の実施の形態において採用される介在回路３ｂの構成を示す回路図である。 本発明の第２の実施の形態における動作を示すグラフである。 本発明の第２の実施の形態の第１の変形における動作を示すグラフである。 本発明の第２の実施の形態の第２の変形にかかる駆動装置を示す回路図である。 本発明の第２の実施の形態の第２の変形における動作を示すグラフである。 本発明の第３の実施の形態にかかる多相電流供給回路の一部を示す回路図である。 本発明の第３の実施の形態にかかる多相電流供給回路の一部を示す回路図である。 従来の多相電流供給回路の構成を例示する回路図である。 従来の平滑回路の構成を例示する回路図である。 従来の平滑回路の構成を例示する回路図である。 避雷器７が設けられた多相電流供給回路の構成を例示する回路図である。 避雷器７が設けられた多相電流供給回路の動作を示すグラフである。 避雷器７が設けられた多相電流供給回路の動作を示すグラフである。

符号の説明

１３ 電源
２ ダイオードブリッジ
４ インバータ
７ 避雷器
３１ コンデンサ
３２ インダクタ
３３，３４ 側路
ｉ_ｕ，ｉ_ｖ，ｉ_ｗ 交流電流
Ｑ トランジスタ
Ｒ_Ｂ 抵抗
Ｔ_ｕ，Ｔ_ｖ，Ｔ_ｗ スイッチング信号
Ｖ_ｉｎ 交流電圧
ｖ_ｄｃ 整流電圧

Claims (7)

1. 交流電圧を出力する交流電源（１３）に接続され、前記交流電圧に重畳するサージ電圧を抑制する波高値抑制手段（７）と、
   前記波高値抑制手段を介して前記交流電源から前記交流電圧（Ｖ_in）を入力し、前記交流電圧の全波整流を行うダイオード群（２）と、
   前記ダイオード群の出力を受けるコンデンサ（３１）と、
   前記コンデンサの両端電圧（ｖ_dc）を受け、多相の交流電流（ｉ_u，ｉ_v，ｉ_w）を出力するインバータ（４）と、
   前記コンデンサと直列に接続されるインダクタ（３２，８）と
   を備え、
   前記両端電圧の脈動の最大値はその最小値の２倍以上であり、
   前記交流電源（１３）に寄生するインダクタンスと前記インダクタ（３２，８）のインダクタンスとの和が、Ｃ：前記コンデンサ（３１）の容量、ΔＴ：前記サージ電圧のパルス幅、Ｖ _N ：前記コンデンサ（３１）両端の最大電圧、Ｖ _M ：前記交流電圧（Ｖ _in ）の最大値、Ｖ _S ：前記波高値抑制手段によってクランプされた後の前記サージ電圧として、
   

   

   で求められるＬｓ以上となるように前記インダクタ（３２，８）のインダクタンスが設定される、多相電流供給回路。
2. 交流電圧を出力する交流電源（１３）に接続され、前記交流電圧に重畳するサージ電圧を抑制する波高値抑制手段（７）と、
   前記波高値抑制手段を介して前記交流電源から前記交流電圧（Ｖ_in）を入力し、前記交流電圧の全波整流を行うダイオード群（２）と、
   前記ダイオード群の出力を受けるコンデンサ（３１）と、
   前記コンデンサに並列に接続された第１側路（３３）と、
   前記コンデンサの両端電圧（ｖ_dc）を受け、多相の交流電流（ｉ_u，ｉ_v，ｉ_w）を出力するインバータ（４）と、
   を備え、
   前記両端電圧の脈動の最大値はその最小値の２倍以上であり、
   前記第１側路は抵抗性素子（Ｒ_S）及び容量性素子（Ｃ_S）の直列接続を有し、
   前記第１側路（３３）は前記抵抗性素子（Ｒ _S ）及び前記容量性素子（Ｃ _S ）に直列に接続されるダイオード（Ｄ _S ）
   を更に有し、
   前記ダイオードのアノードからカソードに向かう方向が、前記コンデンサの高電位側から低電位側に向かう方向と一致する、多相電流供給回路。
3. 交流電圧（Ｖ _in ）を出力する交流電源（１３）に接続され、前記交流電圧に重畳するサージ電圧を抑制する波高値抑制手段（７）と、
   前記波高値抑制手段を介して前記交流電源から前記交流電圧（Ｖ _in ）を入力し、前記交流電圧の全波整流を行うダイオード群（２）と、
   前記ダイオード群の出力を受けるコンデンサ（３１）と、
   前記コンデンサに並列に接続された第１側路（３３）と、
   前記コンデンサの両端電圧（ｖ _dc ）を受け、多相の交流電流（ｉ _u ，ｉ _v ，ｉ _w ）を出力するインバータ（４）と、
   を備え、
   前記両端電圧の脈動の最大値はその最小値の２倍以上であり、
   前記第１側路はダイオード（Ｄ _S ）及び容量性素子（Ｃ _S ）の直列接続を有し、
   前記ダイオードのアノードからカソードに向かう方向が、前記コンデンサの高電位側から低電位側に向かう方向と一致する、多相電流供給回路。
4. 前記コンデンサ（３１）及び前記第１側路（３３；３４）の並列接続に対して直列に接続されるインダクタ（３２，８）
   を更に備える、請求項２乃至請求項３のいずれか一つに記載の多相電流供給回路。
5. 請求項１乃至請求項４のいずれか一つに記載の多相電流供給回路と、
   前記多相の交流電流（ｉ _u ，ｉ _v ，ｉ _w ）が供給されるモータ（５）と
   を備える駆動装置。
6. 請求項５記載の駆動装置を備え、
   前記駆動装置によって駆動される圧縮機。
7. 請求項６記載の圧縮機を備え、
   前記圧縮機によって圧縮される冷媒を採用して冷房もしくは暖房を行う空気調和機。

Images