JP4737953B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4737953B2 JP4737953B2 JP2004207367A JP2004207367A JP4737953B2 JP 4737953 B2 JP4737953 B2 JP 4737953B2 JP 2004207367 A JP2004207367 A JP 2004207367A JP 2004207367 A JP2004207367 A JP 2004207367A JP 4737953 B2 JP4737953 B2 JP 4737953B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- etching
- coating
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Description
この場合、メモリセルトランジスタの形成領域では、集積度を高める必要上から素子分離領域STIの幅寸法も狭く且つ浅い深さのものが形成されている。深さを浅くするのは開口幅の狭いトレンチ内部への絶縁膜の埋め込み性を良好にするためである。また、周辺回路部の高耐圧トランジスタに対しては、耐圧を確保するために広い幅寸法で且つメモリセルトランジスタの場合よりも深いトレンチを形成している。
半導体基板上にシリコン酸化膜、シリコン窒化膜およびカーボン含有量が80重量%以上の塗布型カーボン膜を順次成膜する工程と、
前記半導体基板に形成する異なる開口幅の溝に対応してフォトリソグラフィ処理により前記塗布型カーボン膜をそれぞれパターニングする工程と、
前記パターニングした塗布型カーボン膜をマスク材として反応真空容器中でHBrおよびCl 2 を使用したRIE(reactive ion etching)法によるエッチング処理を行い、開口幅が広い部分に深い溝を形成し、開口幅が狭い部分に浅い溝を同時に形成する工程とを備えたところに特徴を有する。
本実施形態におけるNANDフラッシュメモリの製造工程では、ゲート電極の膜構成の一部をあらかじめ形成した状態で溝形成すなわちトレンチを形成するようにしたゲート先作りプロセスを採用している。この実施形態では、この場合の溝形成の工程における構成とその製造工程について説明する。
メモリセル領域2および周辺回路領域3のそれぞれのゲート電極の一部を構成する膜の積層構造は、シリコン基板1の上面から、ゲート絶縁膜としてのシリコン酸化膜5、フローティングゲートを構成する多結晶シリコン膜6、CMP(Chemical Mechanical Polishing)処理のストッパとしてのシリコン窒化膜7および塗布型カーボン膜8が順次積層された構成である。
まず、図2において、シリコン基板2上に、ゲート絶縁膜としてのシリコン酸化膜5を膜厚10nmで成膜し、続いて、多結晶シリコン膜6を膜厚140nmで成膜し、さらに、この上に、シリコン窒化膜7を膜厚90nmで成膜する。多結晶シリコン膜6はフローティングゲートの一部を構成するもので、溝形成後に残りの多結晶シリコン膜が形成される。また、シリコン窒化膜7は、STI形成時のCMP処理によるストッパとしての機能を果たすものである。
次に、図3に示すように、レジスト10を所定のパターンで露光処理をして現像し、レジストパターン10aを形成する。続いて、図4に示すように、形成されたレジストパターン10aをマスクとして塗布型酸化膜9をエッチング加工し、これによって形成された塗布型酸化膜パターン9aをマスク材としてさらに塗布型カーボン膜8を加工する。この時点で、レジストパターン10aは既にエッチングされて消失しており、塗布型酸化膜パターン9aも成膜時よりも薄くなっている。
続いて、図1に示すように、上記処理によって形成された塗布型カーボン膜パターン8aおよびシリコン窒化膜パターン7aをマスク材として、多結晶シリコン膜6、シリコン酸化膜5をエッチング加工するとともに、シリコン基板1を所定の深さまで一括でエッチング加工する。
また、シリコンエッチング時のマスク材となっている塗布型カーボン膜8のC(カーボン)とSiおよびBr等が反応することで、SiBrCθのような反応生成物も生成されるが、この場合のSiC系の反応生成物の蒸気圧は低いため、ほとんどがシリコン基板1上に堆積される。一方で、反応生成物の一部はO2と反応し、COγとして排気されるカーボンもある。また、Clイオンはカーボン膜と反応してCCl系を生成するため、対象エッチング膜であるシリコンに供給される実質のClイオンの量は少なくなる。
また、このエッチングレートの差の大きさは、カーボン含有量によって変化することがわかった。このことを検証するために、発明者らはつぎのようなサンプルからデータを測定した。
エッチングの結果得られる溝の深さ寸法について、メモリセル領域と周辺回路領域との深さ寸法D1とD2との差Δ(=D2−D1)を求めた。図6は、横軸にカーボン含有量を重量%で示し、縦軸に深さ寸法の差Δをプロットしている。この結果から、溝加工のマスク材の種類すなわち、カーボン含有量の違いによって深さ寸法の差Δが変化していることが分かる。
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
開口幅の違いによる溝深さの違いは、上記したように塗布型カーボン膜8のカーボン含有量によっても発生するが、他に、エッチング条件を変えることによっても変えることができる可能性があり、これらを複合的に設定することで所望のエッチングレートの差を設定して溝の形成深さを制御することができる。
Claims (2)
- 半導体基板上にシリコン酸化膜、シリコン窒化膜およびカーボン含有量が80重量%以上の塗布型カーボン膜を順次成膜する工程と、
前記半導体基板に形成する異なる開口幅の溝に対応してフォトリソグラフィ処理により前記塗布型カーボン膜をそれぞれパターニングする工程と、
前記パターニングした塗布型カーボン膜をマスク材として反応真空容器中でHBrおよびCl 2 を使用したRIE(reactive ion etching)法によるエッチング処理を行い、開口幅が広い部分に深い溝を形成し、開口幅が狭い部分に浅い溝を同時に形成する工程とを備えたことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記半導体基板に溝を形成する工程では、前記塗布型カーボン膜のカーボン含有量を調整することにより前記開口幅の異なる溝のエッチング深さを制御することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207367A JP4737953B2 (ja) | 2004-07-14 | 2004-07-14 | 半導体装置の製造方法 |
US11/180,610 US7314826B2 (en) | 2004-07-14 | 2005-07-14 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207367A JP4737953B2 (ja) | 2004-07-14 | 2004-07-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032549A JP2006032549A (ja) | 2006-02-02 |
JP4737953B2 true JP4737953B2 (ja) | 2011-08-03 |
Family
ID=35600005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004207367A Expired - Fee Related JP4737953B2 (ja) | 2004-07-14 | 2004-07-14 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7314826B2 (ja) |
JP (1) | JP4737953B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100753083B1 (ko) * | 2006-04-28 | 2007-08-31 | 주식회사 하이닉스반도체 | 반도체소자의 리세스채널 형성 방법 |
KR100898674B1 (ko) * | 2006-10-31 | 2009-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
WO2008087578A2 (en) * | 2007-01-17 | 2008-07-24 | Nxp B.V. | A system-in-package with through substrate via holes |
JP4816478B2 (ja) * | 2007-02-02 | 2011-11-16 | 東京エレクトロン株式会社 | エッチング方法及び記憶媒体 |
US7642616B2 (en) * | 2007-05-17 | 2010-01-05 | Micron Technology, Inc. | Tunnel and gate oxide comprising nitrogen for use with a semiconductor device and a process for forming the device |
US8585916B2 (en) * | 2008-01-24 | 2013-11-19 | Sandia Corporation | Micropores and methods of making and using thereof |
JP4886801B2 (ja) | 2009-03-02 | 2012-02-29 | 株式会社東芝 | 半導体装置の製造方法 |
JP5853351B2 (ja) * | 2010-03-25 | 2016-02-09 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
US8382997B2 (en) * | 2010-08-16 | 2013-02-26 | Tokyo Electron Limited | Method for high aspect ratio patterning in a spin-on layer |
CN103579116B (zh) * | 2012-08-10 | 2017-05-31 | 南亚科技股份有限公司 | 在基底中制作多个沟槽的方法 |
CN103681497B (zh) * | 2012-09-04 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
US9006080B2 (en) * | 2013-03-12 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Varied STI liners for isolation structures in image sensing devices |
US9960050B2 (en) | 2013-08-05 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company Limited | Hard mask removal method |
US9012973B2 (en) * | 2013-08-14 | 2015-04-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
CN105810556B (zh) * | 2014-12-31 | 2019-03-15 | 无锡华润上华科技有限公司 | 用于沟槽刻蚀的光刻版及沟槽的刻蚀方法 |
DE102016105255B4 (de) | 2016-03-21 | 2020-06-18 | X-Fab Semiconductor Foundries Ag | Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat |
CN109863600B (zh) | 2016-11-02 | 2023-06-20 | 索尼半导体解决方案公司 | 成像器件、成像装置以及电子设备 |
US10541205B1 (en) * | 2017-02-14 | 2020-01-21 | Intel Corporation | Manufacture of interconnects for integration of multiple integrated circuits |
CN107680972B (zh) * | 2017-11-01 | 2019-01-29 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291193A (ja) * | 1993-04-02 | 1994-10-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3325692B2 (ja) * | 1994-03-07 | 2002-09-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5562801A (en) * | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
JP3407023B2 (ja) | 1999-05-10 | 2003-05-19 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP3504247B2 (ja) * | 2000-12-15 | 2004-03-08 | 株式会社東芝 | 半導体装置の製造方法 |
JP2002270584A (ja) * | 2001-03-08 | 2002-09-20 | Toshiba Corp | 半導体装置の製造方法 |
US6949795B2 (en) * | 2003-11-13 | 2005-09-27 | Micron Technology, Inc. | Structure and method of fabricating a transistor having a trench gate |
JP2005150403A (ja) * | 2003-11-14 | 2005-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2004
- 2004-07-14 JP JP2004207367A patent/JP4737953B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-14 US US11/180,610 patent/US7314826B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060014360A1 (en) | 2006-01-19 |
US7314826B2 (en) | 2008-01-01 |
JP2006032549A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7314826B2 (en) | Semiconductor device and method of fabricating the same | |
US6426300B2 (en) | Method for fabricating semiconductor device by using etching polymer | |
JP5134760B2 (ja) | シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法 | |
KR100320830B1 (ko) | 다층 구조의 실리콘 질화물 층에서 트렌치를 이방적으로에칭하는 프로세스 및 조성물과 금속 산화물 반도체 전계효과 트랜지스터를 형성하는 프로세스 | |
JP2004096117A (ja) | 自己整合型接点用の突出スペーサ | |
JP2004111962A (ja) | 金属ゲートパターンを有する半導体素子の製造方法 | |
JP2006261630A (ja) | 半導体素子の製造方法 | |
JP2007142155A (ja) | 酸化処理方法および半導体装置の製造方法 | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
JP2011114216A (ja) | 半導体装置の製造方法 | |
KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
JP2008091914A (ja) | 半導体素子の製造方法 | |
JP2007165829A (ja) | フラッシュメモリ素子のゲート形成方法 | |
JP4360393B2 (ja) | ポリシリコンエッチング方法 | |
KR100673195B1 (ko) | 플래쉬 메모리 소자의 게이트 패턴 형성방법 | |
JP2009117799A (ja) | 半導体メモリ素子の素子分離膜形成方法 | |
JP2005197474A (ja) | 半導体装置の製造方法 | |
KR100811258B1 (ko) | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 | |
JP4380414B2 (ja) | 半導体装置の製造方法 | |
KR100451319B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
KR100753033B1 (ko) | 반도체 장치의 제조방법 | |
KR100353822B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
JPH05235338A (ja) | 半導体装置およびその製造方法 | |
KR100761540B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
JP2005277384A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |