JP4734723B2 - 同軸ビアホールを用いた多層配線基板の製造方法 - Google Patents

同軸ビアホールを用いた多層配線基板の製造方法 Download PDF

Info

Publication number
JP4734723B2
JP4734723B2 JP2001023281A JP2001023281A JP4734723B2 JP 4734723 B2 JP4734723 B2 JP 4734723B2 JP 2001023281 A JP2001023281 A JP 2001023281A JP 2001023281 A JP2001023281 A JP 2001023281A JP 4734723 B2 JP4734723 B2 JP 4734723B2
Authority
JP
Japan
Prior art keywords
hole
via hole
wiring
processing
coaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001023281A
Other languages
English (en)
Other versions
JP2002232143A (ja
Inventor
正孝 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2001023281A priority Critical patent/JP4734723B2/ja
Publication of JP2002232143A publication Critical patent/JP2002232143A/ja
Application granted granted Critical
Publication of JP4734723B2 publication Critical patent/JP4734723B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、金属配線層の層間接続用に形成されるビアホール形状を高周波信号伝送のために、信号伝送配線に接続するビアホールを電源ならびにグランド配線層に接続するビアホールが同心円上に信号伝送用のビアホールを囲む構造であること、またそのビアホールの製造方法ならびにこれを用いた多層配線基板およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体の性能が飛躍的に進歩し半導体が高速化(高周波駆動)、多端子化してきている。しかしながらコンピューターのハードディスク内のプリント配線板(マザーボード)や携帯端末機および携帯電話におけるプリント配線板は面積が限られているため、半導体を実装する配線基板(半導体パッケージ)のサイズには制限がある。
【0003】
高速化、多端子化した半導体を実装するために配線の微細化することで従来の配線基板は対応してきた。しかしながら加速度的に進歩する半導体の駆動周波数は数百メガHz〜ギガHzレベルの領域に達してきており、従来技術である配線の微細化だけでは高周波の信号が伝送できなくなってきている。
【0004】
高速化に対して、配線技術の面では図1に示すようなマイクロストリップライン(a )、ストリップライン(b)、コプレーナストリップライン(c)等の構造を配し、高周波信号伝送時の電磁放射を考慮した電気特性を有する配線技術が提案されている。これらはどれも信号伝送用の配線を電源ならびにグランド配線(あるいは層)が囲む構造である。また絶縁層厚や配線厚ならびに配線幅等の寸法をインピーダンス整合のために設計することも高周波駆動に対しての技術であり、近年注目されてる。
【0005】
高周波駆動時の信号伝送配線近傍の電磁放射は3次元的に放射される。図1(a )は絶縁層を介し信号伝送配線とグランド層を配設することにより、電気力線がグランド層へベクトルを持つことで信号伝送時の電磁放射(電気特性)を安定させている(マイクロストリップライン)。図1(b)は信号伝送配線の上下にグランド層を配設することで電磁放射に起因した電気特性をさらに改善している(ストリップライン)。さらに図1(c)では信号伝送配線と同平面上にグランド配線を配設する(コプレーナ化)することで上下左右をグランドとしている(コプレーナストリップライン)。3次元的に放射される電磁波を吸収し近接する信号伝送配線へのノイズ発生を抑制し、現状の構造では最も電気特性を改善した配線構造である。
【0006】
しかしながら上記配線構造を有する基板において、絶縁層を挟んだ上下の配線を導通させるビアホールの構造に関しては特に提唱されていない。またビアホール自身のテーパ形状であるとかレーザー加工特性である加工位置精度のためのランド(図2の8および9)であるとか、複雑な形状でビアホールが構成されているために高周波駆動時の信号伝送特性が悪い。すなわちビアホールにおいて信号の反射や減衰が必ず起きている。特に高周波信号では顕著である。
【0007】
【発明が解決しようとする課題】
本発明は上記のような問題点を解決するためになされたものであり、複数の樹脂絶縁層と金属配線層からなる多層配線基板に対し、上下の金属配線層を接続させるための孔部のビアホールの形状において、信号伝送配線に接続する信号伝送用のビアホールを電源ならびにグランド配線層に接続するビアホールで囲む構造(コプレーナ化)を配設し、信号伝送時の電磁放射を抑制し高周波駆動時の信号の反射や減衰を軽減するビアホール形状を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1の発明においては、樹脂絶縁膜よりなる絶縁層と導体膜よりなる配線層とが交互に積層されてなる多層配線基板において、信号伝送配線に接続しているビアホールと、その周辺部に一定の間隔を絶縁層で隔てた同心円上の同軸に形成されている電源またはグランド配線に接続しているビアホールがある同軸ビアホールによって上下の金属配線層の導通がとられている多層配線基板の製造方法であって、配線用の銅箔を貫通レーザードリル加工する際に銅箔および絶縁層の順に同軸ビアホール用孔部として加工するバースト加工、および基板同一面内の銅箔のみ同軸ビアホール用孔部として加工した後に絶縁層を同じく同軸ビアホール用孔部として加工するサイクル加工の少なくともどちらか一方において同軸ビアホール用孔部を形成し、孔内部を金属物質で充填した後、フォトリソグラフィーによりパターニングしエッチングすることにより得られる同軸ビアホールを有する両面配線基板どうしを、荷電粒子を含む接着剤層を介してはり合わせることを特徴とする多層配線基板の製造方法としたものである。
【0012】
【発明の実施の形態】
<1.同軸ビアホール形状および製造方法>
以下、本発明の多層配線基板における同軸ビアホール形状およびその製造方法について説明する。微細配線を形成する際にはサブトラクティブ法とセミアディティブ法が現在有望視されている。サブトラクティブ法は銅箔上にレジストコート−露光−現像−エッチング工程により銅配線が完成する。一方、セミアディティブ法は樹脂上に無電解めっき−レジストコート−露光−現像−電解めっき−ソフトエッチングすることで銅配線が完成する。無電解めっきにより全面に析出した無電解めっきによる銅はソフトエッチングにより独立パターンの銅配線となる。いずれの方法も公知のフォトリソグラフィーならびにリソグラフィーに基づいた工程である。
【0013】
一方で、ビアホールの形成方法はサブトラクティブ法によって配線形成をする場合では銅貫通の止まり穴加工(ダイレクトブラインドビア加工)の孔形成が求められ、セミアディティブ法によって配線形成する場合には絶縁樹脂加工による孔形成が求められる。止まり穴加工はパルス発振のレーザードリル加工機を用いれば、単位面積当たりのレーザー光のパルスエネルギーを銅箔層と樹脂層との間で変えることにより行う事ができる。特にダイレクトブラインドビア加工の場合、例えば紫外線レーザー光(YAG 結晶の第3高調波)を利用した銅箔層加工には10J/m2 以上、樹脂層加工には1〜3J/m2 程度のエネルギーが必要である。このエネルギー差を利用して銅箔層および樹脂層に加工可能な程度のパルスショット数を照射することでブラインドビアを形成することができる。樹脂加工のみによる孔形成では1〜3J/m2 のレーザー光を適切なパルス数照射することでブラインドビア形成を行うことができる。
【0014】
ダイレクトブラインドビア加工の場合には、銅にレーザー光のエネルギーを吸収させる必要があり、CO2 レーザーでは黒化処理等を施さなければならず生産工程が増える。第3高調波以上の紫外線レーザー波長であれば銅の吸収波長と重なるために黒化処理等の特殊処理が省略できる。第3高調波以上の紫外線レーザー波長を発振するレーザードリル加工機であったほうが望ましい。
【0015】
配線におけるコプレーナ構造の場合、図2にあるように信号伝送配線から両脇のグランド配線までの絶縁層間距離(図2のW)は等しく設計する必要がある。すなわち同軸ビアホール形状用の孔部形成に関しても信号伝送配線に接続するビアホール用孔部(シグナルビア)からグランド配線に接続するビアホール(グランドビア)までの絶縁層間距離は同じくWの寸法である方がコプレーナ構造のビアホールとして望ましい。
【0016】
現在のレーザー加工機は、発振器からのレーザー光をガルバノミラーを含む光学機構によりある一定領域(30×30mm程度)をX、Y軸に走査することにより一穴毎の加工を行ってる。レーザー光がX、Y軸に光学的に走査されるため、設計座標に対し誤差が生じる。現在のレーザー加工機の加工テーブル精度を重畳した総合加工位置精度は±15μm程度であり、この加工位置精度の問題を考慮しランド(図中、8および9)と呼ばれる的を形成し、レーザー光が走査されてもかならずランド内に照射され上下の配線層の導通がとれるビアホール形状がとられている。
【0017】
またシグナルビアは図2ではフィルドビア(金属充填ビアホール)であるが、コンフォーマルビア(孔部壁面に沿った金属被覆ビアホール)であっても構わない。
【0018】
また現在ではCAD データをレーザー加工機でNC変換している。そしてレーザードリル加工機側で加工点の加工径、照射パルス数、照射エネルギー等の加工時の設定を行っている。単一円状のビアホール用孔部の形成には、マスク結像されたレーザー光をそのまま加工径に転写するパンチング工法と、単位径のレーザー光を螺旋運動させ加工径まで拡大させるトレパニング工法(螺旋運動の軌跡によりスパイラル工法とも言う場合がある)がある。同軸ビアホール用の孔部を形成するためには、CAD 上でシグナルビアとグランドビアが設計されていればNC変換後にレーザードリル加工機側で照射パルス数等の設定が可能である。シグナルビアとグランドビアは本質的には同じ座標値であり、グランドビアの円弧径ならびにグランド配線に接続する角度が加工上の問題となる。例えば図3のθがX軸に平行(θ= −60〜60度)なグランドビアが同一基板に多数設計されていれば、CAD 上でグランドビアを指示する必要なくレーザードリル加工機側でシグナルビアとグランドビアを1対の孔加工として加工することも可能である。パンチング工法で同軸ビアホール用孔部を形成するのであれば、図3(a) に図示するようにグランドビアは円弧上の軌跡になる。またトレパニングまたはスパイラル法により形成するのであれば、例えば図3(b) のような軌跡により形成可能である。この場合には単位径のレーザー光をグランドビアの面方向の厚さまで広げることができればどのような軌跡であっても構わない。またシグナルビアは信号伝送配線に接続するため、グランドビアとは径が異なる場合がある。この場合は、グランドビアをパンチングにより、シグナルビアをトレパニングならびにスパイラル工法により所望の径まで加工することにより同軸ビアホール用孔部の形成が可能である。いずれにせよパンチング工法とトレパニングならびにスパイラル工法の少なくともいずれか一つもしくは全ての加工法を適用することで同軸ビアホール用孔部の形成が可能である。
【0019】
配線層である銅をレーザー光によりダイレクト加工する場合には、1つ(あるいはシグナルビアとグランドビアの1対)のビアホール用孔部の形成時に、銅の加工後同じ座標値において樹脂を加工するバースト加工と銅のみの加工を基板内全座標について行なった後レーザー光のエネルギー密度を再設定し樹脂を加工するサイクル加工とがある。同軸ビアホール用の孔部形成に際し、単一円上の孔部をシグナルビアとグランドビアで形成するため加工スループットの遅延が懸念される場合がある。バースト加工により同軸ビアホール用孔部の形成を行う場合であれば加工スループットはレーザー光の発振周波数のみに依存する。一方、銅のみをパンチング工法やトレパニングならびにスパイラル工法によって基板内全座標に形成し、その後グランドビアの円弧径まで加工径を再設定し樹脂のみをパンチング工法するサイクル加工であれば、加工スループットのさらなる短縮を計ることができる。樹脂加工時には銅がほとんど加工されないエネルギー密度に設定されているため、グランドビアの円弧径にてパンチング工法を行っても問題はない。また銅加工を紫外線レーザー、樹脂加工をCO2 レーザーの2軸機で加工を行えば、加工スループットはさらに向上する。
【0020】
また同軸ビアホール用孔部を形成する製造方法はレーザードリル加工に限定されるものではなく、樹脂層が感光性を揺する場合は公知のフォトリソグラフィーによって孔部を形成しても構わない(フォトビア)。
【0021】
<1.多層配線基板および製造方法>
以下、本発明の多層配線基板およびその製造方法について説明する。微細配線を形成する際にはサブトラクティブ法とセミアディティブ法が現在有望視されている。配線形成にサブトラクティブ法を採用する場合にはビアホール用孔部の形成には配線層への銅に対してダイレクト加工が求められる。フォトリソグラフィーにて銅を円状にエッチング後にレーザードリル加工を行うコンフォーマル法が提案されているが、工程が増えるため生産効率は低下する。
【0022】
図4に、サブトラクティブ配線形成と銅ダイレクト加工の組み合わせによる同軸ビアホールの構造を有する多層配線基板ならびにその製造方法について説明する。図4(a) は両面銅張り樹脂基板である。11は銅層、12は樹脂層(絶縁層)であり、片側の銅層からレーザー加工を行う。銅ダイレクト加工であるため、紫外線レーザーであったほうが銅の吸収波長と重なるため黒化処理等の特殊工程を省略できる。13はシグナルビア用孔部、14はグランドビア用孔部である(図4(b) 参照)。13および14の孔部形成時に銅層には10J/m2 、樹脂層加工時に3J/m2 程度のエネルギー密度を持つ紫外線レーザーをそれぞれの層に適正パルス数照射する。この時の加工方式は例えば図3(a) および(b) に代表される。レーザードリル加工後に過マンガン酸によるデスミア処理を施し、電気化学的手法により孔内を銅等の金属物質で被覆することでビアホールが形成される。図4(c) はシグナルビアとグランドビアを金属で充填したビアホールであり(15および16)、17はシグナルビア径、18はグランドビアの円弧径、19はグランドビア面方向厚みである。
【0023】
次にレジスト20を基板に塗布し、公知のフォトリソグラフィーによりパターニングする(図4(d) 参照)。レジスト20をマスクとし、塩化第二鉄液や塩化銅等の薬液によりエッチングする(図4(e) 参照)。生産効率を上げるために露光、現像およびエッチングは両面同時であったほうが望ましい。
【0024】
以上の工程により同軸ビアホールを有する両面配線基板が完成する。また必要があれば、図4(e) の両面配線基板の片側に片面銅張り樹脂を積層することや樹脂層および銅層を順次積層し、図4(b) 〜(d) の工程を経ることによって所望の多層配線基板を製造することができる(図4(f) 〜(h) )。図4(f) 〜(h) では片側順次積層(ビルドアップ)方式であるが、生産性向上には両側同時積層および同時処理であった方が望ましい。また荷電粒子を含む接着剤層21を介して両面配線基板(図4(e) 参照)を張りあわせることで、荷電粒子22によって導通のとれる多層配線基板を一括積層することも可能である(図4(i) 参照)。
【0025】
シグナルビアとグランドビアから構成される同軸ビアホールを有する多層配線基板を製造する方法は上記になんら限定されるものではない。
【0026】
また前記同軸ビアホール形状およびそれを用いた多層配線基板の製造方法はリジットもしくはフレキシブル配線基板のどちらでも対応可能な形状および製造方法である。
【0027】
【実施例】
<実施例1>
三井化学社製のネオフレックス両面銅箔付きポリイミドテープ(銅/ポリイミド/銅→9/30/9μm、銅/ポリイミド→9/30μmおよび12/50μmの基材)を使用し、高周波伝送時のSパラメーターを測定するために図5および6のような評価基板を作製した。図5は同軸ビアホールを有する評価基板であり、配線長は30mm、上下の配線層を接続する同軸ビアホールは30穴とした。また図6は単一円状のビアホールを有する評価基板であって、同軸ビアホール評価基板との比較のために作製した。配線長は同じく30mm、ビアホールは30穴である。
【0028】
まずはじめに両面銅箔付きポリイミドテープ基板(9/30/9μm)に対し第3高調波のレーザー光によって図3(a) のレーザードリル加工を施した。シグナルビア用孔部17はφ50μmであり、グランドビア用孔部18はφ100μmの円弧径、グランドビア用孔部の面方向厚み19を30μmとした。またグランドビア用孔部の加工角度は240度(θ= −60〜60度および120〜240度)とし、配線パターンに接続させるものとした。また単一円状のブラインドビア加工をパンチング法を用いてそれぞれの円状孔部を連結させることでグランドビア用孔部を形成した。シグナルビアとグランドビアに対しパンチングによるバースト加工を採用し、銅加工にはエネルギー密度10J/m2 のレーザー光を5パルス、樹脂加工には3J/m2 のレーザー光を30パルス照射することで同軸ビアホール用孔部を形成した。
【0029】
レーザードリル加工後、飛散銅の除去(ドロス除去)をバフロールを用いた物理研磨により処理し、過マンガン酸カリウム水溶液によりデスミア処理を5分間施した。デスミア処理は孔底部にある残査(スミア)を除去するとともに孔壁を粗化し、次工程のめっき密着強度を上げる効果がある。
【0030】
次に自己触媒型の無電解めっきによる化学銅を孔内に0.2〜0.5μm被覆し、その後フィルドビアを行うために電解銅めっきを行った。めっき液の組成は硫酸銅225g/L、硫酸55g/L、塩素イオン60mg/L、添加剤20mLであり浴温を25℃とし、攪拌を行いながら陰極電流密度を1.0A/dm2 で50分間行った。電解めっき後に90℃で10分間、サンプルを乾燥させた。
【0031】
その後、ドライフィルムレジスト(厚さ10 μm)を熱圧着ラミネートした後、フォトリソグラフィー(150mJ/cm2 露光、炭酸ナトリウム1%現像)により図4(d) のようにパターニングし、比重1.40、液温50℃の塩化第二鉄液によりエッチングした。ドライフィルムレジストのパターニングとエッチングは共に両面同時に行った。以上の工程で、図5および6におけるL2、L3およびL2' 、L3' のそれぞれの配線層を形成した。
【0032】
次にL2、L3およびL2' 、L3' 配線層の両面に片面銅箔付きポリイミドテープ基板(L2およびL3' 側に9/30μm,L3およびL3' 側に12/50μm)を薄膜接着層を介し積層し、L1およびL1' 配線層を前記同様のサブトラクティブ法により形成した。L4およびL4' 層はグランド層とした。
【0033】
図5および6の評価基板に対して、アジレントテクノロジー社製8722ESネットワークアナライザーを用いて高周波信号伝送時のSパラメーターの透過(S21 )を測定した。結果を表1に示す。特に高周波信号伝送時(30〜40GHz 帯)において両者に顕著な結果が得られた。同軸ビアホール形状であった場合、単一円状ビアホールであった場合(50%減衰)に比べ10%程度の減衰で信号を伝送することができた。また特に伝送周波数が高ければ高いほど、減衰せず信号を伝送することができる結果が得られた。
【0034】
【表1】
Figure 0004734723
【0035】
【発明の効果】
本発明の信号伝送配線へ接続するビアホールと電源ならびにグランド配線に接続するビアホールが同心円上の同軸に形成されている同軸ビアホール形状によれば、単一円状のビアホールでは減衰の非常に大きい高周波信号を60〜80%少ない減衰で伝送することができる。またより高周波駆動時に同軸ビアホールと単一円状ビアホールとでは信号伝送の減衰に差が現れる。同軸ビアホールは今後の半導体のさらなる高周波駆動化の推移に対応したビアホール形状及び多層配線基板である。
【0036】
【図面の簡単な説明】
【図1】信号伝送配線と電源ならびにグランド配線(層)を有する配線構造の断面図である。
【図2】同軸ビアホール形状を示す上面図および断面斜視図である。
【図3】同軸ビアホール用孔部のレーザー光による加工方法(手段)を示す説明図である。
【図4】同軸ビアホールを有する多層配線基板の製造方法を示す説明図である。
【図5】同軸ビアホールを有する評価基板の上面図および断面図である。
【図6】単一円状のビアホールを有する評価基板の上面図および断面図である。
【符号の説明】
1 信号伝送配線
2 絶縁樹脂
3 下面電源ならびにグランド層
4 上面電源ならびにグランド層
5 電源ならびにグランド配線
6 信号伝送接続用ビアホール(シグナルビア)
7 グランド配線接続用ビアホール(グランドビア)
8 シグナルビア用ランド
9 グランドビア用ランド
10 絶縁樹脂層
11 上面配線層
12 絶縁樹脂層
13 シグナルビア用孔部
14 グランドビア用孔部
15 シグナルビア
16 グランドビア
17 シグナルビア径
18 グランドビア円弧径
19 グランドビア面方向厚み
20 レジストマスク
21 荷電粒子含有層
22 荷電粒子
23 信号伝送配線
24 グランド配線
25 シグナルビア
26 グランドビア
27 絶縁樹脂
28 グランド層
29 単一円状ビアホール

Claims (1)

  1. 樹脂絶縁膜よりなる絶縁層と導体膜よりなる配線層とが交互に積層されてなる多層配線基板において、信号伝送配線に接続しているビアホールと、その周辺部に一定の間隔を絶縁層で隔てた同心円上の同軸に形成されている電源またはグランド配線に接続しているビアホールがある同軸ビアホールによって上下の金属配線層の導通がとられている多層配線基板の製造方法であって、
    配線用の銅箔を貫通レーザードリル加工する際に銅箔および絶縁層の順に同軸ビアホール用孔部として加工するバースト加工、および基板同一面内の銅箔のみ同軸ビアホール用孔部として加工した後に絶縁層を同じく同軸ビアホール用孔部として加工するサイクル加工の少なくともどちらか一方において同軸ビアホール用孔部を形成し、孔内部を金属物質で充填した後、フォトリソグラフィーによりパターニングしエッチングすることにより得られる同軸ビアホールを有する両面配線基板どうしを、荷電粒子を含む接着剤層を介してはり合わせることを特徴とする多層配線基板の製造方法
JP2001023281A 2001-01-31 2001-01-31 同軸ビアホールを用いた多層配線基板の製造方法 Expired - Fee Related JP4734723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001023281A JP4734723B2 (ja) 2001-01-31 2001-01-31 同軸ビアホールを用いた多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001023281A JP4734723B2 (ja) 2001-01-31 2001-01-31 同軸ビアホールを用いた多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002232143A JP2002232143A (ja) 2002-08-16
JP4734723B2 true JP4734723B2 (ja) 2011-07-27

Family

ID=18888584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001023281A Expired - Fee Related JP4734723B2 (ja) 2001-01-31 2001-01-31 同軸ビアホールを用いた多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4734723B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1989503B (zh) * 2003-03-06 2010-08-04 新美亚通讯设备有限公司 优化过孔结构的高频性能的方法
JP4598438B2 (ja) * 2004-06-16 2010-12-15 大日本印刷株式会社 多層配線基板の製造方法
DE102004040068B4 (de) * 2004-08-18 2018-01-04 Via Mechanics, Ltd. Verfahren zum Laserbohren eines mehrschichtig aufgebauten Werkstücks
JP2007305756A (ja) * 2006-05-11 2007-11-22 Sumitomo Bakelite Co Ltd 回路基板
KR100999529B1 (ko) * 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
TWI383713B (zh) * 2008-11-27 2013-01-21 Htc Corp 印刷電路板結構
JPWO2011018938A1 (ja) * 2009-08-12 2013-01-17 日本電気株式会社 多層プリント配線板
JP5842368B2 (ja) * 2011-04-11 2016-01-13 ソニー株式会社 半導体装置
JP2015170682A (ja) * 2014-03-06 2015-09-28 イビデン株式会社 プリント配線板
JP2021007115A (ja) * 2017-08-17 2021-01-21 株式会社村田製作所 多層基板
JP7308670B2 (ja) * 2019-06-27 2023-07-14 三菱電機株式会社 プリント配線板
CN110473789A (zh) * 2019-07-25 2019-11-19 成都嘉纳海威科技有限责任公司 一种用于射频***三维集成的封装结构及其设计方法
TWI741695B (zh) 2019-08-16 2021-10-01 稜研科技股份有限公司 天線封裝驗證板
CN114846909A (zh) * 2020-05-13 2022-08-02 住友电工印刷电路株式会社 高频电路
JP2022032293A (ja) 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法
WO2023119706A1 (ja) * 2021-12-21 2023-06-29 株式会社フジクラ 伝送線路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124101A (ja) * 1983-12-09 1985-07-03 Mitsubishi Electric Corp ブランチラインカツプラ
JPH01168093A (ja) * 1987-12-23 1989-07-03 Fujitsu Ltd 回路基板の構造
JPH0794868A (ja) * 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JPH07147485A (ja) * 1993-11-24 1995-06-06 Fujitsu Ltd 積層プリント基板の製造方法
JPH11150371A (ja) * 1997-11-19 1999-06-02 Matsushita Electric Ind Co Ltd 多層回路基板
JP2000326083A (ja) * 1999-05-19 2000-11-28 Mitsubishi Electric Corp レーザ加工方法及び装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124101A (ja) * 1983-12-09 1985-07-03 Mitsubishi Electric Corp ブランチラインカツプラ
JPH01168093A (ja) * 1987-12-23 1989-07-03 Fujitsu Ltd 回路基板の構造
JPH0794868A (ja) * 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JPH07147485A (ja) * 1993-11-24 1995-06-06 Fujitsu Ltd 積層プリント基板の製造方法
JPH11150371A (ja) * 1997-11-19 1999-06-02 Matsushita Electric Ind Co Ltd 多層回路基板
JP2000326083A (ja) * 1999-05-19 2000-11-28 Mitsubishi Electric Corp レーザ加工方法及び装置

Also Published As

Publication number Publication date
JP2002232143A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
JP4734723B2 (ja) 同軸ビアホールを用いた多層配線基板の製造方法
EP1843650B1 (en) Method of manufacturing a multilayered printed circuit board
US8766106B2 (en) Double-sided circuit board and manufacturing method thereof
KR100978774B1 (ko) 다층 프린트 배선판
US8698009B2 (en) Printed wiring board and method for manufacturing the same
JP4955263B2 (ja) プリント配線板
US20110247208A1 (en) Multilayered printed wiring board
KR20130037209A (ko) 배선판의 제조 방법
JP4899265B2 (ja) 多層配線基板及びその製造方法、並びにレーザードリル装置
US8581104B2 (en) Wiring board and method for manufacturing the same
JP2001094252A (ja) 多層プリント配線板の製造方法
JP2001024090A (ja) パッケージ基板
JP2003060351A (ja) 同軸ビアホール付き多層配線基板及びその製造方法
JP4887575B2 (ja) 高密度多層ビルドアップ配線板の製造方法
JP2005136282A (ja) 多層配線基板及びその製造方法
JP2001223298A (ja) パッケージ基板
JP2003046246A (ja) 多層配線基板およびその製造方法
JP2010166099A (ja) プリント配線板及びプリント配線板の製造方法
EP4152898A1 (en) Forming through hole in component carrier by laser drilling blind hole and extending the latter by etching
JP2011060969A (ja) 配線基板の製造方法
JP2001015560A (ja) フィルムキャリアの製造方法
JP2003007777A (ja) フィルムキャリア及びその製造方法
JP2002110841A (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees