JP2013054535A - 定電圧発生回路 - Google Patents
定電圧発生回路 Download PDFInfo
- Publication number
- JP2013054535A JP2013054535A JP2011192242A JP2011192242A JP2013054535A JP 2013054535 A JP2013054535 A JP 2013054535A JP 2011192242 A JP2011192242 A JP 2011192242A JP 2011192242 A JP2011192242 A JP 2011192242A JP 2013054535 A JP2013054535 A JP 2013054535A
- Authority
- JP
- Japan
- Prior art keywords
- source
- generation circuit
- constant voltage
- constant
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】FET4は、電圧源端子に接続されたドレインと出力端子に接続されたソースとを備える。FET2は、FET4のソースに接続されたゲートと、FET4のゲートに接続されたドレインとを有する。FET1は、FET2のソースと接地端子との間に設けられ、ダイオード接続されている。FET3は、電圧源端子とFET2のドレインとの間に接続され、そのドレインとソースとの間に所定の電位差を有し、第1の定電流源として機能する。FET5は、出力端子と接地端子との間に接続される。FET1及びFET5によりカレントミラー回路を構成することにより、FET5は第2の定電流源として機能する。
【選択図】図1
Description
所定の入力電圧を受ける電圧源端子と、所定の出力電圧を発生する出力端子と、接地電位に接続された接地端子とを備え、上記定電圧発生回路は、
上記電圧源端子に接続されたドレインと上記出力端子に接続されたソースとを備えたNMOS電界効果トランジスタである第1のトランジスタと、
上記第1のトランジスタのソースに接続されたゲートと、上記第1のトランジスタのゲートに接続されたドレインとを有するNMOS電界効果トランジスタである第2のトランジスタと、
上記第2のトランジスタのソースと上記接地端子との間において、それぞれダイオード接続され、互いに直列接続された少なくとも1つのNMOS又はPMOS電界効果トランジスタである第3のトランジスタと、
上記電圧源端子と上記第2のトランジスタのドレインとの間に接続された第1の定電流源とを備え、
上記出力端子から上記第1のトランジスタのゲートに至る負帰還回路を形成することにより上記出力端子に上記接地電圧を基準とした定電圧を発生する。
以下、図1〜図5を参照して、本発明の第1の実施形態に係る定電圧発生回路について説明する。
I=(1/2)×β3×(W3/L3)×(Vgs−Vth_nd3)2
=(1/2)×β3×(W3/L3)×(−Vth_nd3)2
I=(1/2)×β1×(W1/L1)×(Vgs1−Vth_ne1)2
[数3]
I=(1/2)×β2×(W2/L2)×(Vgs2−Vth_ne2)2
W1=W2=W3=W
[数5]
L1=L2=L3=L
[数6]
β1=β2=β3=β
[数7]
Vth_ne1=Vth_ne2=Vth_ne
Vgs1=Vth_ne−Vth_nd3
[数9]
Vgs2=Vth_ne−Vth_nd3
Vt=Vgs1+Vgs2=2×(Vth_ne−Vth_nd3)
Vt=(1+N)×(Vth_ne−Vth_nd3)
I=(1/2)×β4×(W4/L4)×(Vgs4−Vth_nd4)2
W3=W4=W
[数14]
L3=L3=L
[数15]
β3=β4=β
[数16]
Vth_nd3=Vth_nd4=Vth_nd
[数17]
Vout=Vg−Vgs4
となるので、数17にVgs4=0Vを代入すると、
[数18]
Vout=Vg
になる。
以下、図6〜図10を参照して、本発明の第2の実施形態に係る定電圧発生回路について説明する。
I1,I2,I11,I12…定電流源。
Claims (8)
- 所定の入力電圧を受ける電圧源端子と、所定の出力電圧を発生する出力端子と、接地電位に接続された接地端子とを備えた定電圧発生回路において、上記定電圧発生回路は、
上記電圧源端子に接続されたドレインと上記出力端子に接続されたソースとを備えたNMOS電界効果トランジスタである第1のトランジスタと、
上記第1のトランジスタのソースに接続されたゲートと、上記第1のトランジスタのゲートに接続されたドレインとを有するNMOS電界効果トランジスタである第2のトランジスタと、
上記第2のトランジスタのソースと上記接地端子との間において、それぞれダイオード接続され、互いに直列接続された少なくとも1つのNMOS又はPMOS電界効果トランジスタである第3のトランジスタと、
上記電圧源端子と上記第2のトランジスタのドレインとの間に接続された第1の定電流源とを備え、
上記出力端子から上記第1のトランジスタのゲートに至る負帰還回路を形成することにより上記出力端子に上記接地電圧を基準とした定電圧を発生する定電圧発生回路。 - 上記第1の定電流源は、ゲートとソースとの間に所定の電位差を有するデプレッション型のNMOS又はPMOS電界効果トランジスタである請求項1記載の定電圧発生回路。
- 上記第1の定電流源は、電流源及びカレントミラー回路を備える請求項1記載の定電圧発生回路。
- 上記出力端子と上記接地端子との間に接続された第2の定電流源をさらに備え、上記第2の定電流源は上記第1の定電流源と同じ電流を供給する請求項1〜3のいずれか1つに記載の定電圧発生回路。
- 所定の入力電圧を受ける電圧源端子と、所定の出力電圧を発生する出力端子と、接地電位に接続された接地端子とを備えた定電圧発生回路において、上記定電圧発生回路は、
上記接地端子に接続されたドレインと上記出力端子に接続されたソースとを備えたPMOS電界効果トランジスタである第1のトランジスタと、
上記第1のトランジスタのソースに接続されたゲートと、上記第1のトランジスタのゲートに接続されたドレインとを有するPMOS電界効果トランジスタである第2のトランジスタと、
上記第2のトランジスタのソースと上記電圧源端子との間において、それぞれダイオード接続され、互いに直列接続された少なくとも1つのNMOS又はPMOS電界効果トランジスタである第3のトランジスタと、
上記接地端子と上記第2のトランジスタのドレインとの間に接続された第1の定電流源とを備え、
上記出力端子から上記第1のトランジスタのゲートに至る負帰還回路を形成することにより上記出力端子に上記入力電圧を基準とした定電圧を発生する定電圧発生回路。 - 上記第1の定電流源は、ゲートとソースとの間に所定の電位差を有するデプレッション型のNMOS又はPMOS電界効果トランジスタである請求項5記載の定電圧発生回路。
- 上記第1の定電流源は、電流源及びカレントミラー回路を備える請求項5記載の定電圧発生回路。
- 上記出力端子と上記電圧源端子との間に接続され第2の定電流源をさらに備え、上記第2の定電流源は上記第1の定電流源と同じ電流を供給する請求項5〜7のいずれか1つに記載の定電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011192242A JP2013054535A (ja) | 2011-09-05 | 2011-09-05 | 定電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011192242A JP2013054535A (ja) | 2011-09-05 | 2011-09-05 | 定電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013054535A true JP2013054535A (ja) | 2013-03-21 |
Family
ID=48131464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011192242A Pending JP2013054535A (ja) | 2011-09-05 | 2011-09-05 | 定電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013054535A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106060709A (zh) * | 2016-06-06 | 2016-10-26 | 瑞声声学科技(深圳)有限公司 | 麦克风放大器电路 |
US9710009B2 (en) | 2015-03-13 | 2017-07-18 | Kabushiki Kaisha Toshiba | Regulator and semiconductor integrated circuit |
KR20180111690A (ko) * | 2017-03-31 | 2018-10-11 | 에이블릭 가부시키가이샤 | 기준 전압 발생 장치 |
JP2019185786A (ja) * | 2018-04-12 | 2019-10-24 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 高駆動能力を有する低電力ハーフvdd生成回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0830345A (ja) * | 1994-07-15 | 1996-02-02 | D V Ii:Kk | 基準電圧回路 |
JP2008262603A (ja) * | 1999-12-28 | 2008-10-30 | Ricoh Co Ltd | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
-
2011
- 2011-09-05 JP JP2011192242A patent/JP2013054535A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0830345A (ja) * | 1994-07-15 | 1996-02-02 | D V Ii:Kk | 基準電圧回路 |
JP2008262603A (ja) * | 1999-12-28 | 2008-10-30 | Ricoh Co Ltd | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9710009B2 (en) | 2015-03-13 | 2017-07-18 | Kabushiki Kaisha Toshiba | Regulator and semiconductor integrated circuit |
CN106060709A (zh) * | 2016-06-06 | 2016-10-26 | 瑞声声学科技(深圳)有限公司 | 麦克风放大器电路 |
CN106060709B (zh) * | 2016-06-06 | 2019-05-07 | 瑞声声学科技(深圳)有限公司 | 麦克风放大器电路 |
KR20180111690A (ko) * | 2017-03-31 | 2018-10-11 | 에이블릭 가부시키가이샤 | 기준 전압 발생 장치 |
KR102380616B1 (ko) * | 2017-03-31 | 2022-03-30 | 에이블릭 가부시키가이샤 | 기준 전압 발생 장치 |
JP2019185786A (ja) * | 2018-04-12 | 2019-10-24 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 高駆動能力を有する低電力ハーフvdd生成回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5242367B2 (ja) | 基準電圧回路 | |
US9715245B2 (en) | Circuit for generating an output voltage and method for setting an output voltage of a low dropout regulator | |
TWI390829B (zh) | 疊接(Cascode)電路及半導體裝置 | |
JP4713280B2 (ja) | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 | |
US7932707B2 (en) | Voltage regulator with improved transient response | |
JP4859754B2 (ja) | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 | |
JP5470128B2 (ja) | 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路 | |
US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
US10606292B1 (en) | Current circuit for providing adjustable constant circuit | |
JP2005148942A (ja) | 定電圧回路 | |
US7554313B1 (en) | Apparatus and method for start-up circuit without a start-up resistor | |
US20110050197A1 (en) | Reference current or voltage generation circuit | |
JP2012004627A (ja) | カレントミラー回路 | |
JP2013054535A (ja) | 定電圧発生回路 | |
JP2008152632A (ja) | 基準電圧発生回路 | |
US8933683B2 (en) | Band gap reference circuit | |
JP2000114891A (ja) | 電流源回路 | |
JP2019106094A (ja) | 電流生成回路 | |
JP4263056B2 (ja) | 基準電圧発生回路 | |
KR101257459B1 (ko) | 온도 보상 회로 및 이를 구비한 장치 | |
JP2005044051A (ja) | 基準電圧発生回路 | |
JP3227711B2 (ja) | 基準電圧発生回路 | |
US10338616B2 (en) | Reference generation circuit | |
TWI657249B (zh) | 電流感測電路 | |
US10571946B2 (en) | Constant voltage output circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140812 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20141105 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |