TWI413957B - 主動式矩陣陣列裝置 - Google Patents

Description

主動式矩陣陣列裝置

本發明關於主動式矩陣陣列裝置，且更確切地關於在主動式矩陣裝置中提供數位至類比轉換器電路以產生該等個別裝置像素之驅動信號。例如，本發明關於顯示裝置。在典型顯示器結構中，類比驅動信號提供至該主動式矩陣陣列的各行，且該數位至類比轉換器電路接著成為該行驅動器電路的一部分。

低溫聚矽(LTPS)主動式矩陣顯示器通常具有整合之列與源(或行)驅動器，以降低互連複雜性及成本。在該行驅動器的情形中，將數位至類比轉換器(DACs)整合也是一動機，以便該介面至該玻璃係數位型式。這降低顯示器模組的整個成本及致使該顯示控制器在一標準數位CMOS製程中製造。

電阻器串的數位至類比轉換器的使用在主動式矩陣液晶(LC)顯示器的行驅動器電路中係眾所皆知的。一單一電阻器串典型用以供應大量的轉換器電路，因為這確保該等轉換器輸出電壓良好的均一性。該電阻器串包含一電阻器或一組串聯的電阻器，其中連接係沿該串的長度在不同點產生。一電壓施加至該電阻器串的各端，且另外電壓也可沿該串施加至中間點。該等輸出沿該串長度從不同點取得，且在這些點呈現的電壓表示該數位至類比轉換器的類比輸 出電壓位準。這些電壓可均勻地分佈在整個電壓範圍，以便產生一具有線性輸出電壓特徵的轉換器，或其可經配置以產生一非線性特徵，

在大多數情形中，施加至一主動式矩陣顯示器之源(或行)線的驅動電壓與數位碼並不具有一線性相依的關係。這係因為該源驅動器輸出電壓必須校正該顯示器(例如液晶單元或發光二極體)中所使用之該光電效應的特殊電壓相依，並且提供該適當亮度對數位碼關係(伽馬校正)。

一電阻器串提供一達成伽馬校正的便利方式(即產生該適當非線性輸出電壓對數位碼)。該電阻器串產生一組參考電壓(在一6位元DAC的情形中為64)。一解碼器及電壓選擇器電路接著用以將該數位輸出解碼且選擇該64個參考電壓之一者。所需要的非線性能藉由改變從該電阻器串所取得輸出點間的電阻值，以及藉由修正施加至該電阻器串內各點的電壓值達成。

此技術已在LTPS顯示器中使用，但其遭受的缺點是在聚矽中所使用之設計規則造成的解碼器數比所想要的更大(特別是6位元DACs或更多位元者)。

另外所習知的是，使用一2級電阻器-電容器混合DAC(T Nakamura等人在2001年亞洲顯示器研討會會議錄第1603頁中提出)產生一相當小的轉換器。這型式方法的使用比結晶矽IC更早(J W Yang及K W Martin於1989年在IEEE期刊24卷第1458頁中標題為固態電路的文章中提出)。在這型式的 轉換器中，該電阻器串用於產生許多對的參考電壓。該等最高有效位元(MSBs)接著用於選擇一對參考電壓，此參考電壓用作該第二級電容性轉換器的輸入，其數位輸入係LSBs。例如，為了達成一6位元轉換，該3 MSBs能從8對中選擇1對參考電壓(Vl及Vh)且該3LSBs接著根據該數位資料產生一在Vl及Vh間的輸出電壓。該第二級電容性轉換在Vl及Vh之間係線性，且該伽馬校正由該3MSB電阻器串DAC提供。該整個轉換能因此稱作"片段線性"。

一說明此一6位元2級DAC如何利用在一LTPS顯示器中之習知技術實施的方塊圖係如圖1所示。

該DAC 10包含一對將該6位元像素資料閂鎖至一第一DAC 14的閂鎖12，該第一DAC將該像素資料之3個最高有效位元(MSBs)當作輸入。此3位元DAC 14作為一電壓選擇器，其用於輸出高及低電壓軌Vh及Vl。這些電壓位準從一電阻器串15的參考電壓Vrefs選擇。

該3個最低有效位元(LSBs)係以一切換電容器DAC 18("C-DAC")及一切換電容器緩衝器放大器20("SC緩衝放大器")的形式控制一3位元DAC 16。該輸出透過一3：1多工器及行預先充電電路22供應至該像素陣列的行。

圖2顯示由該3 LSB電容性DAC 18及緩衝放大器20所組成的第二級16如利用習知技術實施。

圖2之回授電容器的值係8C，其需要設定該反向放大器的校正增益。一8C的值確保該放大器的輸出電壓從在LSB二 元碼000的Vl線性增加至在LSB二元碼111的Vl+7(Vh-Vl)/8。這樣，(Vh/Vl)/8在7的電壓增量等於碼000及111之間的位階。

該級16可在二模式中操作。在一設定模式中(Ck2高且Ck1低)，該放大器的反向輸入及輸出連接在一起。這意謂著該8C回授電容器(24)的一側被充電至該放大器的內建補償電壓，而該回授電容器的另一側充電至Vl。同時所有的輸入電容器充電至Vh。

在一輸出(或主動)模式期間(Ck1高且Ck2低)，如果該對應LSB資料位元(B0,B1及B2)的值等於一，供應至該等輸入電容器(C、2C及4C)的輸入電壓從Vh切換至Vl。如果該LSB資料值等於零，該對應輸入電壓維持在Vh。這使得反向放大器的輸出電壓隨著LSB資料值，從在LSB二元碼000的Vl線性增加至在LSB二元碼111的Vl+7(Vh/Vl)/8。所產生之輸出電壓由圖2所示方程式取得。

圖2的第二級DAC係眾所皆知的且稱作一電荷重新分佈之切換定容器轉換器。因為該切換電容器電路校正該放大器中的補償電壓變化，其特別適合LTPS技術，由於該薄膜電壓器的電氣特徵變化大，該LTPS技術中的補償電壓變化也大。

在圖2中，所示之放大器係一單一輸入高增益的反向放大器。然而，該相同操作能利用任何傳統高開路增益的差動輸入放大器達成，其中該放大器的正端連接至一接地電位 且該電容器及回授連接至該反向端。

雖然圖1及2所示方法比一單級電阻串提供一更緊密的DAC，但利用LTPS技術的布局區域仍然相當地大。對於現在及未來顯示器的解析度而言，這意謂著各列不可能具有一單一DAC。反而，各DAC的輸出必須透過許多行多工傳輸。在圖1所示範例中，該多工比係3：1，這是相當典型的。多工傳輸的使用容許各轉換器電路的輸出連接至該顯示器的若干行之一，藉此減少必須整合在該顯示器基板上的電路數。

在LTPS技術中，最小的特性尺寸相當大(典型為數微米)，這意謂著該等數位零件(資料閂鎖及電壓選擇器電路)通常佔據比該LSB電容器DAC及放大器更大的面積。當增加該多工比以減少該聚矽電路面積時，也需要顯著較快的緩衝放大器。例如，對於圖1所示3：1多工比的情形，該緩衝器必須在一與1：1多工比相比正好1/3時間達成其設定電壓。此速度限制變得更糟，因為該切換電容器電路透過約相等週期的2階段操作且該輸出電壓僅在該動作階段(圖2中ck1高)期間有效，而在該設定階段(圖2中的ck2高)期間無效。這意謂著例如在一3：1多工器的情形中該放大器的設定時間必須少於該線路時間的1/6。

由上述可知，放大器速度與布局面積之間存在一平衡點，這在具有一小行距和較高解析度的顯示器中特別明顯。

本發明特別關於該LSB DAC的實施且因此關於該資料輸 入側上所需的數位資料閂鎖數。

根據本發明之一第一態樣，其提供一包含一可個別定址矩陣元件陣列及提供位址信號至該等矩陣元件的驅動器電路的主動矩陣陣列，該驅動器電路包括將一數位像素矩陣元件信號轉換至一類比驅動位準的數位至類比轉換器電路，其中該數位至類比轉換器電路包含：一電壓選擇器，其以該數位矩陣元件信號之第一組位元為基礎選擇一對電壓；一轉換器配置，其提供一從該對電壓及該數位矩陣元件信號之第二組位元所導出的類比電壓位準，其中該轉換器配置包含第一及第二數位至類比轉換器電路(30,32)，該等轉換器電路並聯且適合交替提供一類比電壓位準至該轉換器配置之輸出。

在此裝置中，各轉換器配置具有二DAC電路，其較佳僅用於該數位輸入信號的最低有效位元。

本發明能依據佈局面積對於可取得充電時間的相對重要性，使用於二不同方式。典型地，該等類比輸出位準在供應至該等矩陣元件前多工傳輸。

在一方法中，該多工比未改變，且根據本發明對於各DAC有二個LSB轉換器電路的交替使用，在該動作(或輸出)階段期間將使得該緩衝放大器的決定時間加倍，且使得該設定階段所取得的時間加倍。這導致LSB DACs及緩衝放大器的 總數加倍，因為各DAC具有一對LSB DACs。然而，因為該多工比未被改變，資料閂鎖及MSB電壓選擇器電路數維持相同。因此，各DAC面積的增加遠低於一2的因數，因為該等資料閂鎖及該電壓選擇器電路佔據該DAC大部分的面積。總之，對於一已知多工比而言，該設定及動作階段所取得的時間能加倍，但不致使該電路數加倍。這應用於一1的多工比，即各行1 DAC，且即使多工傳輸未被使用時，本發明藉此提供相同的優點。

在一第二可替代方法中，該多工比能加倍但不致減少該可取得的設定時間及動作時間。加倍該多工比將減少資料閂鎖及MSB電壓選擇器電路總數的一半，但LSB C-DACs及緩衝放大器的總數維持相同。這有效地減少該DACs所佔據的總面積，但不影響充電時間。

該電壓選擇器較佳係一使用該數位信號之最高有效位元的電阻式DAC。然而，該LSBs也可用於該電壓選擇器電路。這能增加該第二轉換器可取得的電壓對數，但必須花費一較複雜的選擇器電路。

各數位至類比轉換器電路較佳包含：一放大器；及一切換電容器輸入配置，其連接至該放大器輸入，其中該放大器輸出提供該轉換器配置的輸出。

較佳地，該對電壓之一個別電壓透過一個別輸入開關配置，耦合至該電容器配置之各電容器的輸入側，且該電容 器配置之各電容器的輸入側耦合至該放大器輸入。這提供一加權切換電容器配置，以致導出所想要的電壓。該電容器配置之各電容器的輸入側可透過一個別回授開關耦合至該放大器的輸出。

此回授配置使該轉換器電路維持一輸出，即使該輸入分離。這是因為在該動作模式中，該切換電容器配置連接於該回授迴路中，且與該等輸入電壓隔離。當連接至該放大器回授迴路時，電荷首先分佈於這些電容器間且接著維持其上，以便該放大器的輸出電壓維持在正確的位準。這依序致使一轉換器電路裝載像素資料，而另一轉換器電路驅動該等像素。為此，各回授開關由相同的時序控制，且該回授開關僅當該輸入切換配置開啟時閉合。

根據本發明之一第二態樣，其提供一包含一可個別定址矩陣元件陣列及提供位址信號至該等矩陣元件的驅動器電路的主動矩陣陣列，該驅動器電路包括將一數位像素矩陣元件信號轉換至一類比驅動位準的數位至類比轉換器電路，其中該數位至類比轉換器電路包含：一電壓選擇器，其以該數位矩陣元件信號之第一組位元為基礎選擇一對電壓；一轉換器配置，其提供一從該對電壓及該數位矩陣元件信號第二組位元所導出的類比電壓位準，其中該轉換器配置包含一放大器及一與該放大器輸入相連的切換電容器輸入配置，其中該放大器輸出提供該轉換 器電路的輸出，且其中該電容器配置之各電容器的入側透過一個別回授開關耦合至該放大器之輸出。

再者，該轉換器配置較佳包含第一及第二數位至類比轉換器電路，該等轉換器電路並聯且適合交替提供一類比電壓位準至該轉換器配置之輸出。

在各態樣中，各數位至類比轉換器電路較佳可在二模式中操作；即一設定模式及一動作(或輸出)模式，且其中該第一及第二數位至類比轉換器電路之一可在該設定模式中操作時，另一電路可在該動作(或輸出)模式中操作。個別非重疊時脈信號提供該模式控制。

該第一組位元較佳包含該數位信號的最高有效位元(例如3)且該第二組位元包含最低有效位元(例如3)。

一電壓選擇器及一轉換器配置能將類比電壓位準提供至複數個矩陣元件，且一多工器電路提供該複數個矩陣元件間的切換。

增加該多工比具有減少由該行驅動器所佔據總面積的優點，但最大的多工比受到該放大器決定時間的限制。本發明致使該多工比以一2的因數(例如3：1至6：1)增加。在此方式加倍該多工比將減少佔據大部分空間的電路數，以便該行驅動器的整個總面積有效地減少。

本發明另外提供將一數位信號轉換至一類比電壓位準的數位至類比轉換器電路，其包含：一電壓選擇器，其以該數位矩陣元件信號之第一組位元 為基礎選擇一對電壓；一轉換器配置，其提供一從該對電壓及該數位矩陣元件信號第二組位元所導出的類比電壓位準，其中該轉換器配置包含第一及第二數位至類比轉換器電路，該等轉換器電路並聯且適合交替提供一類比電壓位準至該轉換器配置之輸出。

本發明另外提供位址信號至一包含一可個別定址矩陣元件之主動矩陣陣列裝置的矩陣元件，該方法包含：以該數位矩陣元件信號之第一組位元為基礎選擇一對電壓；提供一從該對電壓及該數位矩陣元件信號第二組位元所導出的類比電壓位準，其中該類比電壓位準係由並聯之第一及第二數位至類比轉換器電路交替提供。

本發明提供一數位至類比轉換器電路，其中一用於最低有效位元之轉換器配置具有第一及第二數位至類比轉換器電路，該等轉換器電路並聯且適合交替提供一類比電壓位準至該轉換器配置之輸出。

在較佳實施中，各DAC具有用於該最低有效位元之二切換電容器DACs及二對應的緩衝放大器。

圖3顯示本發明一DAC電路之LSB DAC部分的範例。

圖3以並聯之第一及第二數位至類比轉換器電路30,32的 形式顯示該3位元LSB資料D0,D1,D2以及該電壓軌VH與VL供應至該LSB DAC。這些配置各別實施為切換電容器DACs及緩衝器("C-DAC+緩衝器")，且其在相反階段中操作。這致使該閂鎖及MSB DACs數量維持相同。

如圖3所示，二時脈信號用以控制各電路30,32的重置及輸出階段，且這些時脈信號用以提供各電路的交替操作。

該電路32具有供應至該CK1輸入的設定時脈信號S1及供應至該CK2輸入的動作時脈信號A1。該電路30具有供應至該CK1輸入的設定時脈信號S2及供應至該CK2輸入的動作時脈信號A2。

圖3顯示一單一輸出電路，該二電路30,32的輸出透過該動作時脈開關A1,A2所控制的開關，交替提供至該最後輸出。在最簡單的情形中，S1及A1係二階段非重疊時脈信號，其中S1=A2且S2=A1。

圖4概略顯示各電路30,32的輸出經多工傳輸方式驅動一矩陣顯示器的六行。六行因此由二電路30,32控制，其中各電路30,32提供輸出至三行，但該二電路交替操作。一3：1的多工比提供至各電路。由此將瞭解該轉換器電路的並聯方式在於其連接至相同的輸入且其各別提供於該轉換器電路的輸入及輸出。由此得知，該等電路在其輸出端未接在一起，且"並聯"這個名詞應可在本文中瞭解。

將LSB DACs及該DAC在此級的緩衝器數加倍，但其不致增加資料閂鎖及MSB DACs數，需要2緩衝器相反配置的階 段，以便其能獨立操作。

因此，在該第一階段期間，新LSB資料及VL與VH值被取樣至該第一LSB DAC及緩衝器30(在其設定階段)，同時該第二LSB DAC及緩衝器32在動作模式中驅動該等行之一者。在該第二階段中，該第一LSB DAC及緩衝器30在動作模式驅動該等行之一者，而該第二LSB DAC及緩衝器32在設定模式中取樣新LSB資料以及VL與VH值。

於一第一階段，VHa VLa(來自該MSBs)以及D0a D1a及D2a施加至該第一LSB DAC，且接著於該第二階段期間，VHb VLb D0b D1b及D2b施加至該第二LSB DAC。

此操作不能利用圖2之傳統電路達成，且圖3及4概略所示之LSB DAC電路之一所實施範例係如圖5所示。

如圖5所示，各LSB數位至類比轉換器電路再次包含一放大器40及一與該放大器輸入44相連的切換電容器輸入配置42。該放大器40的輸出提供該LSB DAC轉換器的輸出。

該電容器配置包含一二元權重電容器階梯(C,2C,4C)，且該等電壓軌VL,VH之一者連接至此階梯之各電容器的一端，而與該LSB資料D0-D2無關。均受到相同時脈信號Ck1控制的輸入開關選擇性地將該等電壓軌之一或另一耦合至一個別電容器的輸入側。

一額外電容器C'將該低電壓軌VL耦合至該放大器輸入44，再次由一受到該時脈信號Ck1控制的開關計時。

該電容器配置(C',C,2C,4C)之各電容器的輸入側在一回 授路徑46中透過一個別回授開關耦合至該放大器44的輸出。各回授開關由相同時脈信號Ck2控制且該等回授開關僅當該等輸入開關開啟時閉合。

於該動作階段期間(ck2高)，該等電容器之輸入側不需要連接至該等電壓軌VH或VL，且同樣地，該LSB資料D0,D1及D2不被需要。該回授路徑46在各電容器的輸入側產生一共用電壓，且其共用電壓提供所想要的數位至類比轉換，此轉換透過該回授路徑46供應至輸出。

在該動作模式中，該二權重電容器C',C,2C及4C連接於該回授迴路中，且與該等輸入電壓隔離。當連接至該放大器的回授迴路時，電荷首先分享於這些電容器之間且接著維持其上，以便該放大器的輸出電壓維持在該正確值。

當一DAC在該動作階段時，資料可載入另一DAC。圖5所示之放大器再次係一高增益單輸入反向放大器。這能利用串聯連接的3個低增益反向放大器達成，這係習知技術。該相同功能也能利用一差動輸入運算放大器電路達成，其中該正輸入連接至接地，而該等電容器及回授連接至該放大器的反向輸入。

圖6顯示本發明行驅動器之一範例的整體架構。

相同參考編號使用於圖2至4。該二LSB電容性DACs及緩衝器30,32如圖所示分享於一對輸入閂鎖12及一MSB DAC 14之間。

圖7係圖1之傳統電路的可行時序圖，且顯示該單一切換 電容器DAC/緩衝器放大器的設定及動作信號。這些信號係圖2分別所示之Ck2及Ck1信號。於該動作信號之各脈波期間，該輸出提供至該三個多工輸出之一者。該"資料有效"時序線說明在該緩衝放大器輸出的資料。該列選擇及資料有效時序線中的灰色區域係插置於該等列選擇週期間的空白週期。

圖8係圖4之電路的可能時序圖的範例。各設定及動作週期與圖7所示的充電時間相同。

該"設定1"及"動作2"的第一脈波係不同的，結果該線空白週期顯示灰色。線空白週期通常(但非必要)被***，例如，在定址下一線前將所有行預先充電至一給定值。"動作2"脈波必須直接跟隨在"設定2"脈波之後(具最小延遲)。然而，"設定1"脈波必須與適當資料有效週期重合，這意謂當其與該線空白週期重合時，該二脈波不同。如不需要線空白週期，該脈波串"設定1"及"動作2"可相同。同樣地，有可替代的時序方案可用於線空白。

在相同的列選擇週期內，輸出提供至六行，但不必像圖1之電路之單一1：3多工形式將該電路數加倍。

圖9顯示本發明顯示器裝置，其利用本發明之數位至類比轉換器，連接於數位視訊資料及一驅動顯示器的多工器之間。圖9也顯示該列驅動器電路。

本發明特別適合的顯示器係該行驅動器電路整合至與該顯示器像素陣列相同的基板上，且利用與該像素陣列同樣 的技術，例如低溫聚矽技術的顯示器。這些顯示器可例如為LCD或電場發光(例如有機發光二極體)顯示器。然而，本發明不限於這些特別應用，且將發現DAC電路可用於其他應用，不論該DAC是否整合至與其他矩陣陣列裝置相同的基板上。

在上述詳細範例中，該DAC用於轉換6位元數位資料且再者3位元用於電壓軌選擇且3位元用於這些軌間的位準選擇。本發明當然能應用至其他儲存的數位資料，且再者LSBs及MSBs間的間隙不需相等。

本發明特別關切該DAC導出該LSBs之類比位準部分的實施。該DAC的其他部分未詳細說明，許多可替代可能實施也未取得。然而，本發明變化將為習於此技者明白。例如，一利用雙級閂鎖配置的DAC已加以顯示，但這不是必要的。同樣地，一預先充電電路的使用不是必要的，以及如想要的話，該預先充電電路的實施將為習於此技者循慣例取得。

在上述範例中，二LSB轉換器電路被使用且此電路能被實施而不必增加所需時脈信號數，因為各轉換器電路對於該二不同操作模式需要二時脈信號。

本發明能利用超過2個並聯LSB轉換器電路實施，雖然這將需要較複雜的時序配置以致使該等電路之一同時接收該等MSB DAC電壓軌。該LSB DAC電路數的增加將增加各轉換器電路連續輸出間所需的時間，或增加各轉換器電路所 需面積以便具有一較短決定時間，但這再次使得各行所需電路面積進一步的減少。這些另外的可能性也將符合本發明請求項的範圍。

該詳細範例因此係一解釋本發明操作之較佳實施例，且本發明請求項能應用在數位至類比轉換器電路的許多其他應用，即顯示器及非顯示器的應用。

10‧‧‧數位至類比轉換器(DAC)

12‧‧‧閂鎖

14‧‧‧電壓選擇器

15‧‧‧電阻器串

16‧‧‧轉換器配置

18‧‧‧切換電容器DAC

20‧‧‧切換電容器緩衝放大器

22‧‧‧行預先充電電路

24‧‧‧回授電容器

30,32‧‧‧第一及第二數位至類比轉換器電路

40‧‧‧放大器

42‧‧‧切換電容器配置

44‧‧‧放大器輸入

46‧‧‧回授路徑

Vh,Vl‧‧‧參考電壓

本發明範例將參考下列附圖加以說明，其中：圖1顯示一習知數位至類比轉換器電路；圖2詳細顯示圖1電路的一級；圖3概略顯示本發明數位至類比轉換器電路級的第一範例；圖4概略顯示本發明數位至類比轉換器電路級的第二範例；圖5詳細顯示圖3及4電路的一部分；圖6顯示本發明之一完整數位至類比轉換器電路；圖7顯示圖1電路的可行時序圖，其以3：1的多工比輸出；圖8顯示本發明對於圖4電路之時序圖的範例；及圖9顯示本發明顯示器。

12‧‧‧閂鎖

14‧‧‧電壓選擇器

16‧‧‧轉換器配置

22‧‧‧行預先充電電路

30,32‧‧‧第一及第二數位至類比轉換器電路

Vh,Vl‧‧‧參考電壓

Claims (36)

1. 一種主動矩陣陣列裝置，包含一可個別定址之矩陣元件陣列及提供位址信號至該等矩陣元件的驅動器電路，該驅動器電路包括將一數位像素矩陣元件信號轉換至一類比位準驅動位準的類比轉換器電路，其中該數位至類比轉換器電路包含：一電壓選擇器(14)，其以該數位矩陣元件信號之第一組位元(3 MSB)為基礎選擇一對電壓；及一轉換器配置(16)，其提供一從該對電壓及該數位矩陣元件信號之第二組位元(3 LSB)所導出的類比電壓位準，其中該轉換器配置包含第一及第二數位至類比轉換器電路(30,32)，該等電路並聯且適於交替提供一類比電壓位準至該轉換器配置之輸出，其中各信號至類比轉換器電路(30,32)包含一放大器(40)以及一切換電容器輸入配置(42)，其與該放大器輸入相連，其中該放大器(40)之輸出提供該轉換器配置之輸出，以及其中該對電壓(VH,VL)之一個別電壓係透過一個別開關配置耦合至該電容器配置(42)之各電容器(C',C,2C,4C)的輸入側，且該電容器配置(42)之各電容器的一輸出側耦合至該放大器輸入(44)。
2. 如請求項1所述之裝置，其中電容器配置(42)之各電容器的輸入側透過一個別回授開關(46)耦合至該放大器的輸出。
3. 如請求項2所述之裝置，其中各回授開關利用相同時序控制，且該回授開關(46)僅當該等輸入開關開啟時閉合。
4. 如請求項1所述之裝置，其中各數位至類比轉換器電路可在二模式中操作；即一充電模式及一輸出模式，且其中當該第一及第二數位至類比轉換器電路(30,32)之一在該充電模式中操作時， 另一電路在該輸出模式中操作。
5. 如請求項4所述之裝置，其中各數位至類比轉換器電路之模式係受到至少一個別時脈信號(ck1,ck2)控制。
6. 如請求項5所述之裝置，其中該二數位至類比轉換器電路對應時脈信號具有非重疊的高位準。
7. 如請求項1所述之裝置，其中該轉換器配置係用於n位元數位至類比轉換，其中n係該第二組(3 LSB)之位元數。
8. 如請求項1所述之裝置，其中該第一組位元包含該數位矩陣陣列信號之該等最高有效位元(3 MSB)，且該第二組位元包含該等最低有效位元(3 LSB)。
9. 如請求項8所述之裝置，其中該數位矩陣元件信號係6位元，且該第一及第二組位元各包含3位元。
10. 如請求項1所述之裝置，其中該數位至類比轉換器電路包含複數個電壓選擇器(14)及複數個轉換器配置(16)。
11. 如請求項10所述之裝置，其中一電壓選擇器(14)及一轉換器配置(16)係用於提供類比電壓位準至複數個矩陣元件，該裝置尚包含各電壓選擇器與轉換器配置，一多工器電路(22)切換於該複數個矩陣元件之間。
12. 如請求項1所述之裝置，其中該對電壓係從一電阻器串(15)之複數個輸出電壓中選取。
13. 如請求項1所述之裝置，包含一主動矩陣顯示器。
14. 如請求項1所述之裝置，其中該驅動器電路整合至與該矩陣元件陣列相同的基板上。
15. 一種主動矩陣陣列裝置，包含一可個別定址之矩陣元件陣 列及提供位址信號至該等矩陣元件的驅動器電路，該驅動器電路包括將一數位像素矩陣元件信號轉換至一類比位準驅動位準的類比轉換器電路，其中該數位至類比轉換器電路包含：一電壓選擇器(14)，其以該數位矩陣元件信號之第一組位元(3 MSB)為基礎選擇一對電壓；及一轉換器配置(16)，其提供一從該對電壓及該數位矩陣元件信號之第二組位元(3 LSB)所導出的類比電壓位準，其中該轉換器配置包含一放大器(40)及一與該放大器輸入相連的切換電容器輸入配置(42)，其中該放大器(40)之輸出提供該轉換器配置之輸出，且其中該電容器配置(42)之各電容器(C',C,2C,4C)的輸入側透過一個別回授開關(46)耦合至該放大器的輸出，其中該對電壓(VH,VL)之一個別電壓係透過一個別輸入開關配置耦合至該電容器配置(42)之各電容器的輸入側，且該電容器配置(42)之各電容器的輸出側耦合至該放大器輸入(44)。
16. 如請求項15所述之裝置，其中該轉換器配置包含第一及第二數位至類比轉換器電路(30,32)，該等電路並聯且適合交替提供一類比電壓位準至該轉換器配置之輸出。
17. 如請求項15所述之裝置，其中各回授開端關(46)利用相同時序控制，且該回授開關僅當該等輸入開關開啟時閉合。
18. 如請求項16所述之裝置，其中各數位至類比轉換器電路可在二模式中操作；即一充電模式及一輸出模式，且其中當該第一及第二數位至類比轉換器電路(30,32)之一在該充電模式中操作時，另一電路在該輸出模式中操作。
19. 如請求項18所述之裝置，其中各數位至類比轉換器電路之 模式係受到至少一個別時脈信號(ck1,ck2)控制。
20. 如請求項19所述之裝置，其中該二數位至類比轉換器電路對應時脈信號具有非重疊的高位準。
21. 如請求項15或16所述之裝置，其中該轉換器配置係用於n位元數位至類比轉換，其中n係該第二組(3 LSB)之位元數。
22. 如請求項15或16所述之裝置，其中該第一組位元包含該數位矩陣陣列信號之該等最高有效位元(3 MSB)，且該第二組位元包含該等最低有效位元(3 LSB)。
23. 如請求項22所述之裝置，其中該數位矩陣元件信號係6位元，且該第一及第二組位元各包含3位元。
24. 如請求項15或16所述之裝置，其中該數位至類比轉換器電路包含複數個電壓選擇器(14)及複數個轉換器配置(16)。
25. 如請求項24所述之裝置，其中一電壓選擇器(14)及一轉換器配置(16)係用於提供類比電壓位準至複數個矩陣元件，該裝置尚包含各電壓選擇器與轉換器配置，一多工器電路(22)切換於該複數個矩陣元件之間。
26. 如請求項15或16所述之裝置，其中該對電壓係從一電阻器串(15)之複數個輸出電壓中選取。
27. 如請求項15或16所述之裝置，包含一主動矩陣顯示器。
28. 如請求項15或16所述之裝置，其中該驅動器電路整合至與該矩陣元件陣列相同的基板上。
29. 一種將一數位信號轉換至一類比驅動位準之數位至類比轉換器電路，包含：一電壓選擇器(14)，其以該數位矩陣元件信號之第一組位元(3 MSB)為基礎選擇一對電壓；及一轉換器配置(16)，其提供一從該對電壓及該數位矩陣元件信號之第二組位元(3 LSB)所導出的類比電壓位準，其中該轉換器配置包含第一及第二數位至類比轉換器電路(30,32)，該等電路並聯且適合交替提供一類比電壓位準至該轉換器配置之輸出，其中第一及第二數位類比轉換器電路(30,32)包含一放大器(40)以及一切換電容器輸入配置(42)，其與該放大器輸入相連，其中該放大器(40)之輸出提供該轉換器配置之輸出，以及其中該對電壓(VH,VL)之一個別電壓係透過一個別開關配置耦合至該電容器配置(42)之各電容器(C',C,2C,4C)的輸入側，且該電容器配置(42)之各電容器的一輸出側耦合至該放大器輸入(44)。
30. 如請求項29所述之電路，其中各數位至類比轉換器電路(30,32)包含一切換電容器電路。
31. 一種將一數位信號轉換至一類比驅動位準之數位至類比轉換器電路，包含：一電壓選擇器(14)，其以該數位矩陣元件信號之第一組位元(3 MSB)為基礎選擇一對電壓；及一轉換器配置(16)，其提供一從該對電壓及該數位矩陣元件信號之第二組位元(3 LSB)所導出的類比電壓位準，其中該轉換器配置包含一放大器(40)及一與該放大器輸入相連的切換電容器輸入配置(42)，其中該放大器(40)之輸出提供該轉換器配置之輸出，且其中該電容器配置(42)之各電容器(C',C,2C,4C)的輸入側透過一個別回授開關(46)耦合至該放大器的輸出。
32. 一種提供位址信號至一包含一可個別定址矩陣元件之主動矩陣陣列裝置的矩陣元件之方法，該方法包含：以該數位矩陣元件信號之第一組位元(3 MSB)為基礎選擇一對電壓(VH,VL)；以及提供一從該對電壓及該數位矩陣元件信號第二組位元(3 LSB)所導出的類比電壓位準，其中該類比電壓位準係由並聯之第一及第二數位至類比轉換器電路(30,32)交替提供。
33. 如請求項32所述之方法，其中各數位至類比轉換器電路(30,32)係在二模式中操作；即一充電模式及一輸出模式，且其中當該第一及第二數位類比轉換器電路之一在該操作模式中操作時，另一電路在該輸出模式中操作。
34. 如請求項33所述之方法，包含利用一個別時脈信號或該等信號(ck1,ck2)控制各數位至類比轉換器電路的模式。
35. 如請求項34所述之方法，其中該二轉換器電路之對應時脈信號具有非重疊的高位準。
36. 如請求項32所述之方法，包含從一電阻器串(15)之複數個輸出電壓選取該對電壓。