JP4722768B2 - 画像形成装置および切換回路 - Google Patents

Description

本発明は、電子写真プロセスを利用した複写機、プリンタ、ファクシミリおよびこれらを組み合わせた複合機などの画像形成装置および切換回路に関し、詳細には、ＤＣ負荷に対して、補助電源により電力を供給し、消費電力が電源ラインの供給可能な電力を超えないようにする電力の平準化技術に関する。

近年、電子写真プロセスを利用した画像形成装置（例えば、複写機、プリンタ、ファクシミリおよびこれらを組み合わせた複合機など）は多機能化しており、これに伴って構造も複雑化して最大消費電力が増大する傾向となっている。

また、定着装置の立ち上がりまでの待ち時間およびプリントやコピー動作中における定着温度低下による動作の一時中断などの画像形成装置自体の要因や、操作者の待ち時間を少なくするため、定着ヒータへの供給電力も増大する傾向となっている。

これに対して、通常の電源ラインから供給可能な電力には制限が有るので、これが機器を設計する上での大きな制約となっている。

そこで、負荷電力の平準化についての従来技術の１つである特許文献１では、使用消費電力を予測し、予測した消費電力が主電源の供給可能電力を超える場合に補助電源により一部の負荷に電力を供給し、電源ラインの最大供給可能電力を超えないようにした電力平準化技術が開示されている。

特開２００４−２３６４９２号公報

しかしながら、特許文献１に開示されている技術によると、切換回路付加による電圧降下分を考慮して主電源装置の出力電圧仕様を決定する必要がある。また、入力電源仕様が同一であるＤＣ負荷の一部を補助電源電力で供給する場合には、補助電源供給ラインと非供給ライン双方が入力電源仕様を満足しているように出力精度を通常より高精度にするか、あるいは補助電源供給ラインと非供給ラインとで別コンバータを備える必要がある。すなわち、特許文献１に開示されている技術においては、主電源装置のコストを上げてしまうという問題がある。

また、補助電源装置のオプション化を図った場合においても、上記同様、切換回路付加による電圧降下分を考慮し、補助電源装置の有無により主電源装置を変更するか、あるいは、出力精度が高精度な主電源装置を搭載する必要があり、主電源装置のコストを上げてしまうという問題がある。

本発明は、上記に鑑みてなされたものであって、補助電源の搭載に対応する際に、主電源のコスト増を抑えることができる画像形成装置および切換回路を提供することを目的とする。

また、本発明は、補助電源の有無により、主電源を交換するといったシステムの複雑化も防止することができる画像形成装置および切換回路を提供することを目的とする。

さらに、本発明は、補助電源の電力容量の装置への利用効率を上げることができる画像形成装置および切換回路を提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる発明は、複数の負荷を動作させるための電力を供給する電源系を備えた画像形成装置において、前記複数の負荷に電力を供給するための第１の電力供給手段と、電力を蓄積可能な第２の電力供給手段と、前記複数の負荷のうち一部の負荷に対しての電力供給元を、前記第１の電力供給手段と前記第２の電力供給手段とで切り換える切換手段と、前記切換手段を制御する制御手段と、を備え、前記切換手段は、前記第１の電力供給手段を接続する第１電力接続部と、前記第２の電力供給手段を接続する第２電力接続部と、前記一部の負荷を接続する負荷接続部と、前記負荷接続部を介した前記負荷に対する前記第１電力接続部を介した前記第１の電力供給手段からの電力供給を、前記制御手段の制御によりＯＮ／ＯＦＦする第１のＦＥＴ（Field-Effect Transistor）と、前記負荷接続部を介した前記負荷に対する前記第２電力接続部を介した前記第２の電力供給手段からの電力供給を、前記制御手段の制御によりＯＮ／ＯＦＦする第２のＦＥＴと、前記第１のＦＥＴの後段に設けられ、前記負荷接続部を介した前記負荷に対する前記第２の電力供給手段による電力供給時に、前記第１の電力供給手段への電流流れ込みを防止する第３のＦＥＴと、前記第２のＦＥＴの後段に設けられ、前記負荷接続部を介した前記負荷に対する前記第１の電力供給手段による電力供給時に、前記第２の電力供給手段への電流の流れ込みを防止する第４のＦＥＴと、前記第１の電力供給手段の電圧および前記第２の電力供給手段の電圧のいずれか一方と前記複数の負荷のうち一部の負荷の電圧との比較する電圧比較手段と、前記電圧比較手段による比較結果に応じた出力信号を前記第３のＦＥＴおよび前記第４のＦＥＴのいずれか一方に出力するとともに、前記出力信号を反転させた反転信号を、前記第３のＦＥＴおよび前記第４のＦＥＴのうち前記出力信号が出力されていない方に出力するＦＥＴ制御手段と、を有している。

また、請求項２にかかる発明は、請求項１に記載の画像形成装置において、前記第１のＦＥＴ、前記第２のＦＥＴ、前記第３のＦＥＴ、前記第４のＦＥＴは、ＰチャネルＦＥＴである。

また、請求項３にかかる発明は、請求項１または２に記載の画像形成装置において、前記第１のＦＥＴおよび前記第２のＦＥＴのゲート・ソース間抵抗と並列にコンデンサをそれぞれ接続する。

また、請求項４にかかる発明は、請求項１ないし３の何れか一記載の画像形成装置において、前記一部の負荷側に電解コンデンサを備える。

また、請求項５にかかる発明は、制御手段による制御にしたがって、複数の負荷のうち一部の負荷への電力供給を、前記複数の負荷に電力を供給する第１の電力供給手段から電力を蓄積可能な第２の電力供給手段に切り換える切換回路において、前記第１の電力供給手段を接続する第１電力接続部と、前記第２の電力供給手段を接続する第２電力接続部と、前記一部の負荷を接続する負荷接続部と、前記負荷接続部を介した前記負荷に対する前記第１電力接続部を介した前記第１の電力供給手段からの電力供給を、前記制御手段の制御によりＯＮ／ＯＦＦする第１のＦＥＴ（Field-Effect Transistor）と、前記負荷接続部を介した前記負荷に対する前記第２電力接続部を介した前記第２の電力供給手段からの電力供給を、前記制御手段の制御によりＯＮ／ＯＦＦする第２のＦＥＴと、前記第１のＦＥＴの後段に設けられ、前記負荷接続部を介した前記負荷に対する前記第２の電力供給手段による電力供給時に、前記第１の電力供給手段への電流流れ込みを防止する第３のＦＥＴと、前記第２のＦＥＴの後段に設けられ、前記負荷接続部を介した前記負荷に対する前記第１の電力供給手段による電力供給時に、前記第２の電力供給手段への電流の流れ込みを防止する第４のＦＥＴと、前記第１の電力供給手段の電圧および前記第２の電力供給手段の電圧のいずれか一方と前記複数の負荷のうち一部の負荷の電圧との比較する電圧比較手段と、前記電圧比較手段による比較結果に応じた出力信号を前記第３のＦＥＴおよび前記第４のＦＥＴのいずれか一方に出力するとともに、前記出力信号を反転させた反転信号を、前記第３のＦＥＴおよび前記第４のＦＥＴのうち前記出力信号が出力されていない方に出力するＦＥＴ制御手段と、を備える。

また、請求項６にかかる発明は、請求項５に記載の切換回路において、前記第１のＦＥＴ、前記第２のＦＥＴ、前記第３のＦＥＴ、前記第４のＦＥＴは、ＰチャネルＦＥＴである。

また、請求項７にかかる発明は、請求項５または６に記載の切換回路において、前記第１のＦＥＴおよび前記第２のＦＥＴのゲート・ソース間抵抗と並列にコンデンサをそれぞれ接続する。

また、請求項８にかかる発明は、請求項５ないし７の何れか一記載の切換回路において、前記一部の負荷側に電解コンデンサを備える。

請求項１にかかる発明によれば、装置の立ち上げ時から予め規定した時間までの期間については一部の負荷への電力供給を、制御手段による制御にしたがって各負荷に電力を供給するための第１の電力供給手段から電力を蓄積可能な第２の電力供給手段に切り換える切換手段をＦＥＴ用いた構成としていることにより、切換手段の付加による電圧降下を抑えることができるので、第２の電力供給手段（例えば、補助電源）の搭載に対応するため第１の電力供給手段（例えば、主電源）の出力精度を大幅に上げる必要がなくなり、第１の電力供給手段（例えば、主電源）のコスト増を抑えることができるという効果を奏する。また、第２の電力供給手段（例えば、補助電源）の有無により、第１の電力供給手段（例えば、主電源）を交換するといったシステムの複雑化も防止できる。さらに、電圧降下を抑えることにより、切換手段で消費される電力も低減するため、第２の電力供給手段（例えば、補助電源）の電力容量の装置への利用効率を上げることができる。

また、請求項１にかかる発明によれば、通常のダイオードを接続した場合より電圧降下を抑え、通常のダイオードを接続した場合と同等にソフト制御が不要となるので、制御の簡素化が可能となるという効果を奏する。

また、請求項１にかかる発明によれば、回路構成の簡素化を図ることができるという効果を奏する。

また、請求項２にかかる発明によれば、ＮチャネルＦＥＴを使用した場合は、駆動用に昇圧回路を搭載する必要があるため回路が複雑になることもあるが、ＰチャネルＦＥＴとしていることにより、回路構成の簡素化を図ることができるという効果を奏する。

また、請求項３にかかる発明によれば、第１のＦＥＴおよび第２のＦＥＴをゆっくりＯＮ／ＯＦＦさせ、ゲート電圧遷移を緩やかにすることにより、負荷供給電力切換時の急激な電圧変動を抑えることができ、ひいては負荷動作の安定性を増し、異常を防止することができるという効果を奏する。

また、請求項４にかかる発明によれば、負荷側に電解コンデンサを備えることにより、電圧の下降のしかたを緩やかにし、電圧落ち込み分を低減することができるので、負荷供給電力切換時の電圧落ち込みを抑えることができるという効果を奏する。

また、請求項５にかかる発明によれば、装置の立ち上げ時から予め規定した時間までの期間については一部の負荷への電力供給を、制御手段による制御にしたがって各負荷に電力を供給するための第１の電力供給手段から電力を蓄積可能な第２の電力供給手段に切り換える切換回路をＦＥＴ用いた構成としていることにより、切換回路の付加による電圧降下を抑えることができるので、第２の電力供給手段（例えば、補助電源）の搭載に対応するため第１の電力供給手段（例えば、主電源）の出力精度を大幅に上げる必要がなくなり、第１の電力供給手段（例えば、主電源）のコスト増を抑えることができるという効果を奏する。また、第２の電力供給手段（例えば、補助電源）の有無により、第１の電力供給手段（例えば、主電源）を交換するといったシステムの複雑化も防止できる。さらに、電圧降下を抑えることにより、切換回路で消費される電力も低減するため、第２の電力供給手段（例えば、補助電源）の電力容量の装置への利用効率を上げることができるという効果を奏する。

また、請求項５にかかる発明によれば、通常のダイオードを接続した場合より電圧降下を抑え、通常のダイオードを接続した場合と同等にソフト制御が不要となるので、制御の簡素化が可能となるという効果を奏する。

また、請求項５にかかる発明によれば、回路構成の簡素化を図ることができるという効果を奏する。

また、請求項６にかかる発明によれば、ＮチャネルＦＥＴを使用した場合は、駆動用に昇圧回路を搭載する必要があるため回路が複雑になることもあるが、ＰチャネルＦＥＴとしていることにより、回路構成の簡素化を図ることができるという効果を奏する。

また、請求項７にかかる発明によれば、第１のＦＥＴおよび第２のＦＥＴをゆっくりＯＮ／ＯＦＦさせ、ゲート電圧遷移を緩やかにすることにより、負荷供給電力切換時の急激な電圧変動を抑えることができ、ひいては負荷動作の安定性を増し、異常を防止することができるという効果を奏する。

また、請求項８にかかる発明によれば、負荷側に電解コンデンサを備えることにより、電圧の下降のしかたを緩やかにし、電圧落ち込み分を低減することができるので、負荷供給電力切換時の電圧落ち込みを抑えることができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる画像形成装置および切換回路の最良な実施の形態を詳細に説明する。

本発明の実施の一形態を図１ないし図１０に基づいて説明する。本実施の形態は画像形成装置として、コピー機能、ファクシミリ（ＦＡＸ）機能、プリント機能、スキャナ機能および入力画像（スキャナ機能による読み取り原稿画像やプリンタあるいはＦＡＸ機能により入力された画像）を配信する機能等を複合したいわゆるＭＦＰ（Multi Function Peripheral）と称されるデジタル複合機を適用した例である。

図１は、本発明の実施の一形態にかかるデジタル複合機を概略的に示す構成図である。このようなデジタル複合機は、操作部（図示せず）のアプリケーション切り替えキーにより、複写機能、プリンタ機能、およびファクシミリ機能を順次に切り替えて選択することが可能となっており、複写機能の選択時には複写モードとなり、プリンタ機能の選択時にはプリンタモードとなり、ファクシミリモードの選択時にはファクシミリモードとなる。ここでは、複写モードにおける画像形成の流れを例に挙げ、図１を参照して説明する。

自動原稿送り装置（以後、ＡＤＦ（Auto Document Feeder）という。）１の原稿台２に原稿の画像面を上にして置かれた原稿束は、操作部（図示せず）上のプリントキー（図示せず）が押下されると、一番下の原稿から給送ローラ３、給送ベルト４によってコンタクトガラス６上の所定の位置に給送される。なお、デジタル複合機は、１枚の原稿をコンタクトガラス６上の所定の位置に給送完了する毎に原稿枚数をカウントアップするカウント機能を有している。

コンタクトガラス６上の所定の位置に給送された原稿は、読み取りユニット５０によって画像データを読み取られる。

ここで、読み取りユニット５０について詳述する。読み取りユニット５０は、原稿を載置するコンタクトガラス６と光学走査系で構成されている。光学走査系は、露光ランプ５１、第１ミラー５２、レンズ５３、ＣＣＤイメージセンサ５４等で構成されている。露光ランプ５１および第１ミラー５２は、図示しない第１キャリッジ上に固定され、第２ミラー５５および第３ミラー５６は、図示しない第１キャリッジ上に固定されている。原稿像を読み取るときには、光路長が変わらないように、第１キャリッジと第２キャリッジとが２対１の相対速度で機械的に操作される。この光学走査系は、図示しないスキャナ駆動モータにて駆動される。原稿画像は、ＣＣＤイメージセンサ５４によって読み取られ、電気信号に変換されて処理される。

読み取りユニット５０によって画像データの読み取りが終了した原稿は、給送ベルト４および排送ローラ５によって排出される。

さらに、原稿セット検知７にて原稿台２に次の原稿が有ることを検知した場合、前原稿と同様に、次の原稿がコンタクトガラス６上に給送される。

上述した給送ローラ３、給送ベルト４、排送ローラ５は、それぞれ搬送モータ２６（図４参照）によって駆動される。

一方、第１トレイ８、第２トレイ９、第３トレイ１０に積載された転写紙Ｐは、各々第１給紙装置１１、第２給紙装置１２、第３給紙装置１３によって給紙され、縦搬送ユニット１４によって感光体１５に当接する位置まで搬送される。第１トレイ８、第２トレイ９、第３トレイ１０により、給紙部が構成されている。

読み取りユニット５０にて読み込まれた画像データは、書き込みユニット５７から出力されるレーザビームによって感光体１５に書き込まれ、現像ユニット２７を通過することによってトナー像が形成される。書き込みユニット５７は、レーザ出力ユニット５８、結像レンズ５９、ミラー６０で構成され、レーザ出力ユニット５８の内部には、レーザ光源であるレーザダイオードおよびモータによって高速で定速回転する多角形ミラー（ポリゴンミラー）が備わっている。なお、特に図示しないが、感光体１５の一端近傍のレーザビームを照射される位置に、主走査同期信号を発生するビームセンサが配置されている。

感光体１５上のトナー像は、感光体１５の回転と等速で搬送ベルト１６によって搬送される転写紙Ｐに転写される。その後、定着ユニット１７に搬送されて画像を定着された転写紙Ｐは、排紙ユニット１８によって後処理装置であるフィニシャ１００に排出される。

後処理装置のフィニシャ１００は、排紙ユニット１８の排紙ローラ１９によって搬送された転写紙Ｐを、通常排紙ローラ１０２方向とステープル処理部方向へと切り替えて導くことができる。より詳細には、後処理装置であるフィニシャ１００は、切り替え板１０１を上に切り替えることにより、搬送ローラ１０３を経由して通常の排紙トレイ１０４側に転写紙Ｐを排紙することができ、切り替え板１０１を下方向に切り替えることで、搬送ローラ１０５、１０７を経由して、ステープル台１０８に転写紙Ｐを搬送することができる。

ステープル台１０８に積載された転写紙Ｐは、一枚排紙されるごとに紙揃え用のジョガー１０９によって、紙端面が揃えられ、一部のコピー完了と共にステープラ１０６によって綴じられる。ステープラ１０６で綴じられた転写紙Ｐ群は、自重によってステープル完了排紙トレイ１１０に収納される。

一方、フィニシャ１００の通常の排紙トレイ１０４は、前後に移動可能な排紙トレイである。前後に移動可能な排紙トレイ１０４は、原稿毎、あるいは、画像メモリによってソーティングされたコピー部毎に、前後に移動し、簡易的に排出されてくるコピー紙を仕分けるものである。

本実施の形態にかかるデジタル複合機は、転写紙Ｐの両面に画像を作像可能である。転写紙Ｐの両面に画像を作像する場合は、各給紙トレイ８〜１０から給紙され作像された転写紙Ｐを排紙トレイ１０４側に導かないで、排紙ユニット１８の経路切り替えの為の分岐爪１１２を上側にセットすることで、一旦両面給紙ユニット１１１にストックする。その後、両面給紙ユニット１１１にストックされた転写紙Ｐは、再び感光体１５に作像されたトナー画像を転写するために、反転された状態で両面給紙ユニット１１１から再給紙され、下側にセットされた分岐爪１１２を介して排紙トレイ１０４に導かれる。このように、転写紙Ｐの両面に画像を作成する場合に両面給紙ユニット１１１は使用される。また、画像の載った転写紙Ｐの裏面に印字を行なう際にも両面給紙ユニット１１１を用いて転写紙Ｐの裏表を変えることができる。

なお、上述した感光体１５、搬送ベルト１６、定着ユニット１７、排紙ユニット１８、現像ユニット２７、フィニシャ１００は、メインモータ（図示せず）によって駆動され、各給紙装置１１〜１３はメインモータの駆動を各々給紙クラッチ（図示せず）によって伝達駆動される。縦搬送ユニット１４は、メインモータの駆動を中間クラッチ（図示せず）によって伝達駆動される。

次に、デジタル複合機の電源系について説明する。図２は、デジタル複合機の電源系の一例を示すブロック図である。図２に示すように、デジタル複合機の電源系としては、主電源ＳＷ４０と、ＡＣ電源を供給するＡＣライン４１と、第１の電力供給手段である主電源４２と、キャパシタ充電器４３と、第２の電力供給手段であるキャパシタ４４と、キャパシタコンバータ４５と、切換手段である切換回路４６と、＋５Ｖ系負荷４７ａと、＋２４Ｖ系負荷４７ｂと、＋２４Ｖ系負荷４７ｃと、定着加熱装置４８と、制御手段である制御部３０とを備えている。

図２に示すように、ＡＣライン４１から主電源ＳＷ４０を介して供給されるＡＣ電源を主電源４２に含まれるＡＣ／ＤＣコンバータ４２ａによりＤＣ電源に変換し、一部は＋２４Ｖ系、＋５Ｖ系の各負荷４７ｂ、４７ａの電源として直接供給する。また、ＡＣ電源はキャパシタ充電器４３にも入力され、キャパシタ４４の充電に使用する事が可能となっている。

補助電源としてのキャパシタ４４は、電気二重層コンデンサ等の大容量のキャパシタで構成する。電気二重層コンデンサ以外にもいろいろと選択可能だが、本発明では短時間での充放電が可能で、長寿命である電気二重層コンデンサを用いている。

ところで、電気二重層コンデンサにおいては、放電するに従い端子電圧が低くなってしまう。そのため、キャパシタコンバータ４５をキャパシタ４４の後に配置することにより、出力電圧が一定になるようにしている。キャパシタコンバータ４５は、キャパシタ４４の充電電圧および使用下限電圧仕様に応じ、昇圧コンバータ、降圧コンバータ、昇降圧コンバータのいずれかを使用する。

切換回路４６は、ＡＣライン４１から供給されるＡＣ電源を元にＡＣ／ＤＣコンバータ４２ａにより作られた＋２４Ｖ電源と、キャパシタ４４に蓄積されたエネルギーからキャパシタコンバータ４５を通して作られた＋２４Ｖ電源とを制御部３０による制御に従って切り換えて＋２４Ｖ系負荷４７ｃに供給する働きをする。

制御部３０は、デジタル複合機の全体を制御するものであり、各動作モードに応じてシーケンシャルに各負荷４７ａ〜４７ｃを動作させる。また、制御部３０は、キャパシタ４４への充放電の制御も行っており、装置の立ち上げ時および立ち上げ後所定の時間までの期間は、キャパシタ４４に蓄積されたエネルギーからキャパシタコンバータ４５により作られた＋２４Ｖ電源を＋２４Ｖ系負荷４７ｃに供給するように切換回路４６を切り換えて動作させる。このとき、ＡＣライン４１からの供給電力に対して生じる余裕分は、定着ヒータ駆動回路４２ｂを制御し、定着加熱装置４８への供給電力量を増大する。これらについては、後で詳述する。

ここで、切換回路４６の構成について詳述する。

図３は、切換回路４６を示す回路図である。切換回路４６は、主として、主電源側出力ＯＮ／ＯＦＦ用ＦＥＴ（Field-Effect Transistor：電界効果トランジスタ）（以下、第１主電源側ＦＥＴ）７１、補助電源側出力ＯＮ／ＯＦＦ用ＦＥＴ（以下、第１補助電源側ＦＥＴ）７２、補助電源電力供給時の主電源装置への電流流れ込み防止ＦＥＴ（以下、第２主電源側ＦＥＴ）７３、主電源電力供給時の補助電源としてのキャパシタ４４への電流の流れ込み防止ＦＥＴ（以下、第２補助電源側ＦＥＴ）７４、第１電力接続部である主電源出力接続部９０、第２電力接続部である補助電源出力接続部９１、負荷接続部であるＤＣ負荷接続部９２により構成される。ここで、第１主電源側ＦＥＴ７１は第１のＦＥＴであり、第１補助電源側ＦＥＴ７２は第２のＦＥＴであり、第２主電源側ＦＥＴ７３は第３のＦＥＴであり、第２補助電源側ＦＥＴ７４は第４のＦＥＴである。

デジタル複合機が補助電源としてのキャパシタ４４を搭載する場合には、主電源出力接続部９０には、主電源４２の出力が接続され、補助電源出力接続部９１にはキャパシタコンバータ４５の出力が接続される。そして、切換回路４６を介し、主電源電力、あるいは補助電源電力をＤＣ負荷接続部９２よりＤＣ負荷（＋２４Ｖ系負荷）４７ｃへ供給する。

一方、デジタル複合機が補助電源としてのキャパシタ４４を搭載しない場合には、主電源出力接続部９０とＤＣ負荷接続部９２はジャンパ線等により直結され、切換回路４６自体は、補助電源装置７０の一部として補助電源としてのキャパシタ４４およびキャパシタコンバータ４５と共にシステムから取り外し可能な構成としている。

第１主電源側ＦＥＴ７１、および第１補助電源側ＦＥＴ７２は、それぞれ主電源電力および補助電源電力のＤＣ負荷（＋２４Ｖ系負荷）４７ｃへの供給をＯＮ／ＯＦＦさせるためのスイッチ素子であり、ＰチャネルＦＥＴとしている。出力のＯＮ／ＯＦＦができれば他の素子であってもよいが、補助電源の供給ラインとして想定される２４Ｖ／１０Ａ程度の電源ラインに使用するのであれば、ＰチャネルＦＥＴは、電圧降下が小さく、安価なため適している。

本発明が適用されるデジタル複合機のように、補助電源としてのキャパシタ４４によりＤＣ負荷（＋２４Ｖ系負荷）４７ｃへ電力を供給し、ＡＣライン４１の供給可能な電力に対する余裕分を定着加熱装置４８へ供給するシステムの場合、ある程度消費電力の大きいＤＣ電源に補助電源を使用する必要があり、そのＤＣ電源はシステム内で一番大きい電圧であることが想定される。そのため、ＮチャネルのＦＥＴを使用した場合は、駆動用に昇圧回路を搭載する必要があり、回路が複雑になることもあり、ＰチャネルＦＥＴとしていることにより、回路構成の簡素化を図ることができる。

電力供給ＯＮ／ＯＦＦ素子に使用している第１主電源側ＦＥＴ７１および第１補助電源側ＦＥＴ７２には、寄生ダイオードが存在するため、ＯＦＦ時であってもＤＣ負荷側４７ｃから電源側へは、電流を流してしまう。そのため、主電源電力出力時には、補助電源回路に電流が流れ込んでしまい、補助電源動作が異常となってしまうことがある。また、主電源供給電力が増大してしまい、１５００Ｗオーバー等のシステム破綻となることがある。さらに、補助電源出力時には、同様に、補助電源電力の不足や、主電源動作の異常を招くことがある。そこで、電流流れ込み防止素子として第２主電源側ＦＥＴ７３および第２補助電源側ＦＥＴ７４を、第１主電源側ＦＥＴ７１および第１補助電源側ＦＥＴ７２の後段に設けている。このとき第２主電源側ＦＥＴ７３自体の寄生ダイオードも考慮し、ドレイン端子を入力側（第１主電源側ＦＥＴ７１側）、ソース端子を出力側（ＤＣ負荷側４７ｃ側）にし、第１主電源側ＦＥＴ７１とは逆の向きにして接続している。素子としては、第１主電源側ＦＥＴ７１と同様に、ＰチャネルＦＥＴを使用する。

第１主電源側ＦＥＴ７１のＯＮ／ＯＦＦ駆動は、制御部３０からの切換制御信号９３により、トランジスタ８０、８１を介して行われる。ＯＮ／ＯＦＦ切換時のゲート電圧遷移は、図４に示すようになり、切換制御信号９３が変化してから第１主電源側ＦＥＴ７１がＯＦＦ状態に変化するまでの時間は、ＯＮ状態に変化するまでの時間より長くなる。そのため、主電源側、補助電源側に同時に相対する切換制御信号９３を入力すると、区間Ａのように同時に両ＦＥＴがＯＮ状態となる区間ができるが、両ＦＥＴともＯＦＦとなる区間はなく、切換時であってもＤＣ負荷（＋２４Ｖ系負荷）４７ｃへの電力供給を停止させず、連続した供給が可能となる。

なお、図３に示す回路図では、第１主電源側ＦＥＴ７１の制御信号の反転信号を第１補助電源側ＦＥＴ７２の制御信号として入力し、１本の制御信号で切換えを行うことができる構成としている。

一方、第２主電源側ＦＥＴ７３をＯＮ／ＯＦＦ制御するための駆動回路では、主電源４２側の電圧とＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧を第１の電圧比較手段である演算増幅器８４により比較し、主電源４２側の電圧の方が大きい場合には、トランジスタ８２を介して第２主電源側ＦＥＴ７３をＯＮする構成としている。さらに、第２補助電源側ＦＥＴ７４の駆動回路では、主電源４２側と同様にキャパシタコンバータ４５側の電圧とＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧を第２の電圧比較手段である演算増幅器８５により比較し、キャパシタコンバータ４５側の電圧の方が大きい場合には、トランジスタ８３を介して第２補助電源側ＦＥＴ７４をＯＮする構成としている。これにより、通常のダイオードを接続した場合より電圧降下を抑え、通常のダイオードを接続した場合と同等にソフト制御が不要となるので、制御の簡素化が可能となる。

なお、ここでは、主電源２４側と補助電源としてのキャパシタ４４側とのそれぞれに電圧比較手段（演算増幅器８４，８５）を設けたが、これに限るものではない。例えば、電圧比較手段をどちらか一方の電源側に設け、一方の電圧比較手段からの出力信号の反転信号を、他方の電源側のＯＮ／ＯＦＦ信号として接続してもよい。これにより、回路構成の簡素化を図ることができる。

次に、切換回路４６の動作について詳述する。

まず、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より高い場合について説明する。図５は、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より高い場合におけるＤＣ負荷への供給電圧遷移の様子を示す説明図である。図５に示すように、システム起動時、切換制御信号９３がＨＩＧＨになると、初めに第１主電源側ＦＥＴ７１がＯＮとなる。このとき、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧Ｚ（図３参照）はＧＮＤレベルであり、主電源４２側の電圧Ｘ（図３参照）の方が高い電圧となるため、第２主電源側ＦＥＴ７３もＯＮとなる。これにより、主電源４２からＤＣ負荷（＋２４Ｖ系負荷）４７ｃへの電力供給が開始される。

また、電力供給開始後の定常時は、第２主電源側ＦＥＴ７３自体の電圧降下がＯＮ制御中であっても僅かに発生するため、主電源４２側の電圧Ｘは、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧Ｚより高い電圧となり、第２主電源側ＦＥＴ７３はＯＮ状態を維持する。これにより、主電源４２からの電力供給が連続的に行われる。このとき、第２補助電源側ＦＥＴ７４は、補助電源としてのキャパシタ４４側の電圧Ｙ（図３参照）よりＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧Ｚの方が高い電圧となっているため、ＯＦＦとなる。

キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より高い場合に、切換制御信号９３がＨＩＧＨからＬＯＷに切り換えられたときは、図５に示すように、初めに第１補助電源側ＦＥＴ７２がＯＮに変化する。このとき、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧Ｚは、主電源出力電圧レベル（主電源出力電圧よりＦＥＴの電圧降下分低い電圧）であり、補助電源としてのキャパシタ４４側の電圧Ｙの方が当然高い電圧となるため、第１補助電源側ＦＥＴ７２のＯＮに追従して第２補助電源側ＦＥＴ７４もＯＮとなる。これにより、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧がキャパシタコンバータ４５の出力電圧レベル（キャパシタコンバータ４５の出力電圧よりＦＥＴの電圧降下分低い電圧）へ上昇し、主電源４２の電圧より高い電圧となる上昇開始時に第２主電源側ＦＥＴ７３はＯＦＦに変化する。その後に、ゲート電圧遷移の関係にあるＯＮ／ＯＦＦ時間差が経過すると第１主電源側ＦＥＴ７１はＯＦＦとなる。以上により、補助電源としてのキャパシタ４４からＤＣ負荷（＋２４Ｖ系負荷）４７ｃへの電力供給が開始される。

次に、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より低い場合について説明する。図６は、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より低い場合におけるＤＣ負荷への供給電圧遷移の様子を示す説明図である。図６に示すように、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より低い場合に、切換制御信号９３がＨＩＧＨからＬＯＷに切り換えられたときは、初めに第１補助電源側ＦＥＴ７２がＯＮに変化する。このとき、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧Ｚは、主電源出力電圧レベル（主電源出力電圧よりＦＥＴの電圧降下分低い電圧）であり、補助電源としてのキャパシタ４４側の電圧Ｙの方が低い電圧となるため、第２補助電源側ＦＥＴ７４は、ＯＦＦ状態を維持している。

その後に、ゲート電圧遷移の関係にあるＯＮ／ＯＦＦ時間差が経過すると第１主電源側ＦＥＴ７１はＯＦＦとなり、それに追従して、第２主電源側ＦＥＴ７３もＯＦＦとなる。これにより、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧が下降し始めるが、補助電源としてのキャパシタ４４側の電圧Ｙより低くなった瞬間に第２補助電源側ＦＥＴ７４はＯＮとなるため、電圧の下降はキャパシタコンバータ４５の出力電圧レベル（キャパシタコンバータ４５の出力電圧よりＦＥＴの電圧降下分低い電圧）で停止する。以上により、補助電源としてのキャパシタ４４からＤＣ負荷（＋２４Ｖ系負荷）４７ｃへの電力供給が開始される。

すなわち、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より高い場合に、切換制御信号９３がＬＯＷからＨＩＧＨに切り換えられたときは、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より低い場合に、切換制御信号９３がＨＩＧＨからＬＯＷに切り換えられたときの主電源出力と補助電源出力を逆に考えた場合の動作と同一となる。

また、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より低い場合に、切換制御信号９３がＬＯＷからＨＩＧＨに切り換えられたときは、キャパシタコンバータ４５の出力電圧が主電源４２の出力電圧より高い場合に、切換制御信号９３がＨＩＧＨからＬＯＷに切り換えられたときの主電源出力と補助電源出力を逆に考えた場合の動作と同一となる。

なお、本実施の形態においては、第１主電源側ＦＥＴ７１および第１補助電源側ＦＥＴ７２のゲート・ソース間抵抗と並列にコンデンサ６６、６７を接続し、ゲート電圧遷移を緩やかにし、第１主電源側ＦＥＴ７１および第１補助電源側ＦＥＴ７２をゆっくりＯＮ／ＯＦＦさせている。これにより、前述した動作説明での第１主電源側ＦＥＴ７１および第１補助電源側ＦＥＴ７２のＯＮ／ＯＦＦタイミングにおけるＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側の電圧の上昇および下降のしかたを緩やかにすることにより、負荷供給電力切換時の急激な電圧変動を抑えることができ、ひいては負荷動作の安定性を増し、異常を防止することができる。

ＤＣ負荷の動的入力変動仕様は、入力電圧範囲より、狭くなっていることがあり、急激な電圧変動が発生すると動作異常となる場合がある。例えば、帯電、現像、転写などの高圧電源部であった場合には、出力電圧変動が発生したり、作像部、転写ベルト等を駆動するモータであった場合には、回転ムラが発生したりする。この異常動作に伴う異常画像の発生を防止するため上記構成としている。

このように、ＦＥＴをゆっくりＯＮ／ＯＦＦすることにより、スイッチング損失は増大するが、補助電源の使用間隔は早くても数分以上あり、スイッチング間隔が長いため、ＦＥＴ温度の問題はない。

前記動作で説明したように、相対的に高い電圧を出力している電源から、低い電圧を出力している電源に切り換える時、これから電力供給を開始しようとしている第２主電源側ＦＥＴ７３あるいは第２補助電源側ＦＥＴ７４のＯＮ駆動は、電源側の電圧よりＤＣ負荷側の電圧の方が低くなった瞬間に開始しようとするが、実際に第２主電源側ＦＥＴ７３あるいは第２補助電源側ＦＥＴ７４がＯＮするまでに、時間差が生じる。そのため、図７に示すように、電圧の下降のしかたが急であるとその期間内での電圧落ち込み量が大きくなり、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃの入力電圧仕様を満足できずに異常となるため、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃ側に電解コンデンサ９５を接続し（図３参照）、電圧の下降のしかたを緩やかにし、電圧落ち込み分を低減することで、負荷供給電力切換時の電圧落ち込みを抑えた構成としている。

次に、制御部３０による切換回路４６の制御について説明する。

図８は、制御部３０および制御部３０による画像データの制御に係る周辺装置の構成を示すブロック図である。図８に示すように、制御部３０は、ＣＰＵ（Central Processing unit）３１を備えており、このＣＰＵ３１は、ＲＯＭ（Read Only Memory）３２に格納されたプログラムや不揮発性ＲＡＭ（Random Access Memory）３４に格納されたプログラムやデータに従って、デジタル複合機および電源系の制御を行う。ＲＡＭ３３は、ＣＰＵ３１のワークメモリとして使用される。さらに、Ｉ／Ｏ制御部３５は、デジタル複合機の各センサ３６の入力に基づいて、各負荷４７ａ〜４７ｃを制御する。

一方、画像データについては、ＡＤＦ１により原稿がコンタクトガラス６上に供給されると、読み取りユニット５０により画像データが読み取られる。読み取られた画像データは、操作部（図示せず）に設定されたモードに応じて画像処理部３７によりＭＴＦ補正、変倍処理、質補正等を行った後で画像用ＲＡＭ３８およびＨＤＤ２０を制御するためのＨＤＤコントローラ３９を介してＨＤＤ２０に蓄えられる。

ここで、画像用ＲＡＭ３８およびＨＤＤ２０の両方に画像を蓄積するのは、画像用ＲＡＭ３８は、Ａ４原稿にして５枚程度の容量しかないが、コピー開始時には原稿の枚数は未だわからないので複数部のソートコピーを取る場合に原稿が５枚を超えてしまう場合には２部目以降のコピー動作を行う時にＨＤＤ２０から画像データを画像用ＲＡＭ３８にコピーしてコピー動作を行うことによりソート動作を実現する。また、用紙がジャムしてしまった場合のリカバリ動作にも使用される。そして、書込ユニット５７によりトレイ８〜１０から給紙された用紙のタイミングに応じて書込みを行う。なお、これら各部については公知の技術であり本発明においては特色のある部分ではないので詳細な説明は省略する。

次に、制御部３０による補助電源供給タイミング制御について説明する。

図９は、装置の立ち上げ時の消費電力の遷移をグラフ化したものであり、横軸に時間、縦軸に装置の総消費電力を示す。点線は、ＡＣライン４１からの供給が可能な電力である。

主電源ＳＷ４０のオン直後の定着リロード期間（１）では、装置に要求される立ち上げ時間を満足させるため、通常時より多大な電力を定着加熱装置４８に供給し、定着ユニット１７をプリントが可能な温度にできるだけ早く立ち上げる。このとき、＋２４Ｖ系負荷４７ｃへは補助電源としてのキャパシタ４４により電力を供給し、ＡＣライン４１の供給可能な電力に対しての余裕分も定着加熱装置４８に供給可能とすることにより、さらに立ち上げ時間を短縮させることが可能となる。

また、定着リロード後、プリント動作開始から所定時間経過までの期間（２ａ）においても、起動時同様にＤＣ負荷（＋２４Ｖ系負荷）４７ｃへは補助電源としてのキャパシタ４４により電力を供給する。定着ユニット１７はプリントが可能な温度に一度達すれば、温度維持のためには、定着ヒータ供給電力が起動時より小さくてもよい。つまり、定着リロード終了後からは、プリント動作が開始され、モータ等の起動によりＤＣ負荷が増大し、定着ヒータ供給電力を含めた総電力がＡＣライン４１の供給可能な電力を超えてしまうことがあるが、その際のＡＣライン４１の供給電力は、供給可能電力以下となりシステムの破綻を防止することができる。また、プリント開始時は、通紙による定着温度の落ち込みが生じるために通常時より定着加熱装置４８への電力を増大する必要のあるシステムでは、定着加熱装置４８への電力増大分も見込んで補助電源としてのキャパシタ４４によりＤＣ負荷（＋２４Ｖ系負荷）４７ｃに電力を供給する。

補助電源としてのキャパシタ４４の蓄積電力には、限度があり、連続供給は不可能となるため、あらかじめ規定した時間が経過した際には、ＤＣ負荷（＋２４Ｖ系負荷）４７ｃへの電力は主電源４２から供給するように切り換え、補助電源としてのキャパシタ４４の電力供給を停止する。このとき、定着加熱装置４８への供給電力が通常時より大きく設定されていれば通常時の供給電力に戻す。

なお、上記では、補助電源としてのキャパシタ４４の電力供給停止タイミングをあらかじめ規定した時間としたが、規定されたプリント枚数経過後としてもよい。この場合、補助電源供給停止までのプリント枚数の決め方として、用紙サイズ、室温等をパラメータとした可変値とすると補助電源容量を最大限に利用可能となる。

ここまでは、２つの期間（１），（２ａ）についてそれぞれ個別に述べたが、組み合わせて装置に搭載することにより、期間（２ａ）でのプリント動作開始時、定着温度落ち込みを抑えた分、定着リロードを低く設定し、定着立ち上がり時間をさらに短縮させることも可能である。

また、定着加熱装置４８に大電力が必要と思われる定着リロード期間（１）、および定着リロード後から所定時間経過までの期間（２ａ）について述べたが、これら以外の期間であっても定着ユニット１７に大電力が必要な特定される期間であれば、同様に適用できる。

続いて、制御部３０による補助電源であるキャパシタ４４の充放電の制御について図１０のフローチャートを用いて説明する。

まず、装置の状態を把握し、主電源ＳＷ４０が投入された直後、あるいはオフモードからの復帰時であり、定着リロード動作を実行する必要があると判断した場合には（ステップＳ１のＹｅｓ）、＋２４Ｖ系負荷４７ｃへの電源供給を、補助電源としてのキャパシタ４４に蓄積されたエネルギーからキャパシタコンバータ４５を通して作られた＋２４Ｖ電源に切換回路４６により切り換える（ステップＳ２）。

その後、定着加熱装置４８への供給可能電力の増大を行い（ステップＳ３）、定着リロード動作を開始する（ステップＳ４）。

そして、定着リロード動作の完了を確認すると（ステップＳ５のＹｅｓ）、ステップＳ６に進み、操作者によるプリント指示があるかないかの判断をする。

プリント指示があり、定着供給電力を定着リロード中の電力と切り換える必要がある場合には（ステップＳ６のＹｅｓ）、定着供給電力をプリント開始時に要求される電力に調整し（ステップＳ７）、補助電源としてのキャパシタ４４による＋２４Ｖ系負荷４７ｃへの電力供給のまま、プリント動作を開始する（ステップＳ８）。

プリント動作開始後、タイマを起動し（ステップＳ９）、所定の時間が経過したことを確認したら（ステップＳ１０のＹｅｓ）、定着供給電力を通常プリント時の供給電力に切り換え（ステップＳ１１）、続けて＋２４Ｖ系負荷４７ｃへの電源供給を主電源４２のＡＣ／ＤＣコンバータ４２ａでつくられた＋２４電源に切り換え、キャパシタコンバータ４５は停止する（ステップ１２）。

一方、定着リロード後、続けてプリント指示がない場合は（ステップＳ６のＮｏ）、当該タイミングで補助電源供給停止動作を行う（ステップＳ１１、ステップＳ１２）。

このように本実施の形態によれば、装置の立ち上げ時から予め規定した時間までの期間についてはＤＣ負荷（＋２４Ｖ系負荷）４７ｃへの電力供給を、制御部３０による制御にしたがって各負荷に電力を供給するための主電源４２から電力を蓄積可能な補助電源としてのキャパシタ４４に切り換える切換回路４６をＦＥＴ用いた構成としている。これにより、切換回路４６の付加による電圧降下を抑えることができるので、キャパシタ４４の搭載に対応するため主電源４２の出力精度を大幅に上げる必要がなくなり、主電源４２のコスト増を抑えることができるという効果を奏する。また、補助電源としてのキャパシタ４４の有無により、主電源４２を交換するといったシステムの複雑化も防止できる。さらに、電圧降下を抑えることにより、切換回路４６で消費される電力も低減するため、補助電源としてのキャパシタ４４の電力容量の装置への利用効率を上げることができる。

本発明の実施の一形態にかかるデジタル複合機を概略的に示す構成図である。 デジタル複合機の電源系の一例を示すブロック図である。 切換回路を示す回路図である。 第１主電源側ＦＥＴのＯＮ／ＯＦＦ切換時のゲート電圧遷移を示す説明図である。 キャパシタコンバータの出力電圧が主電源の出力電圧より高い場合におけるＤＣ負荷への供給電圧遷移の様子を示す説明図である。 キャパシタコンバータの出力電圧が主電源の出力電圧より低い場合におけるＤＣ負荷への供給電圧遷移の様子を示す説明図である。 電解コンデンサの接続による効果を示す説明図である。 制御部および制御部による画像データの制御に係る周辺装置の構成を示すブロック図である。 装置の立ち上げ時の消費電力の遷移を示すグラフである。 キャパシタの充放電の制御の流れを示すフローチャートである。

符号の説明

３０ 制御手段
４２ 第１の電力供給手段
４４ 第２の電力供給手段
４６ 切換手段、切換回路
４７ｃ 負荷
６６，６７ コンデンサ
７１ 第１のＦＥＴ
７２ 第２のＦＥＴ
７３ 第３のＦＥＴ
７４ 第４のＦＥＴ
８４ 第１の電圧比較手段
８５ 第２の電圧比較手段
９０ 第１電力接続部
９１ 第２電力接続部
９２ 負荷接続部
９５ 電解コンデンサ

Claims (8)

1. 複数の負荷を動作させるための電力を供給する電源系を備えた画像形成装置において、
   前記複数の負荷に電力を供給するための第１の電力供給手段と、
   電力を蓄積可能な第２の電力供給手段と、
   前記複数の負荷のうち一部の負荷に対しての電力供給元を、前記第１の電力供給手段と前記第２の電力供給手段とで切り換える切換手段と、
   前記切換手段を制御する制御手段と、
   を備え、
   前記切換手段は、
   前記第１の電力供給手段を接続する第１電力接続部と、
   前記第２の電力供給手段を接続する第２電力接続部と、
   前記一部の負荷を接続する負荷接続部と、
   前記負荷接続部を介した前記負荷に対する前記第１電力接続部を介した前記第１の電力供給手段からの電力供給を、前記制御手段の制御によりＯＮ／ＯＦＦする第１のＦＥＴ（Field-Effect Transistor）と、
   前記負荷接続部を介した前記負荷に対する前記第２電力接続部を介した前記第２の電力供給手段からの電力供給を、前記制御手段の制御によりＯＮ／ＯＦＦする第２のＦＥＴと、
   前記第１のＦＥＴの後段に設けられ、前記負荷接続部を介した前記負荷に対する前記第２の電力供給手段による電力供給時に、前記第１の電力供給手段への電流流れ込みを防止する第３のＦＥＴと、
   前記第２のＦＥＴの後段に設けられ、前記負荷接続部を介した前記負荷に対する前記第１の電力供給手段による電力供給時に、前記第２の電力供給手段への電流の流れ込みを防止する第４のＦＥＴと、
   前記第１の電力供給手段の電圧および前記第２の電力供給手段の電圧のいずれか一方と前記複数の負荷のうち一部の負荷の電圧との比較する電圧比較手段と、
   前記電圧比較手段による比較結果に応じた出力信号を前記第３のＦＥＴおよび前記第４のＦＥＴのいずれか一方に出力するとともに、前記出力信号を反転させた反転信号を、前記第３のＦＥＴおよび前記第４のＦＥＴのうち前記出力信号が出力されていない方に出力するＦＥＴ制御手段と、
   を有している、
   ことを特徴とする画像形成装置。
2. 前記第１のＦＥＴ、前記第２のＦＥＴ、前記第３のＦＥＴ、前記第４のＦＥＴは、ＰチャネルＦＥＴである、
   ことを特徴とする請求項１に記載の画像形成装置。
3. 前記第１のＦＥＴおよび前記第２のＦＥＴのゲート・ソース間抵抗と並列にコンデンサをそれぞれ接続する、
   ことを特徴とする請求項１または２に記載の画像形成装置。
4. 前記一部の負荷側に電解コンデンサを備える、
   ことを特徴とする請求項１ないし３の何れか一記載の画像形成装置。
5. 制御手段による制御にしたがって、複数の負荷のうち一部の負荷への電力供給を、前記複数の負荷に電力を供給する第１の電力供給手段から電力を蓄積可能な第２の電力供給手段に切り換える切換回路において、
   前記第１の電力供給手段を接続する第１電力接続部と、
   前記第２の電力供給手段を接続する第２電力接続部と、
   前記一部の負荷を接続する負荷接続部と、
   前記負荷接続部を介した前記負荷に対する前記第１電力接続部を介した前記第１の電力供給手段からの電力供給を、前記制御手段の制御によりＯＮ／ＯＦＦする第１のＦＥＴ（Field-Effect Transistor）と、
   前記負荷接続部を介した前記負荷に対する前記第２電力接続部を介した前記第２の電力供給手段からの電力供給を、前記制御手段の制御によりＯＮ／ＯＦＦする第２のＦＥＴと、
   前記第１のＦＥＴの後段に設けられ、前記負荷接続部を介した前記負荷に対する前記第２の電力供給手段による電力供給時に、前記第１の電力供給手段への電流流れ込みを防止する第３のＦＥＴと、
   前記第２のＦＥＴの後段に設けられ、前記負荷接続部を介した前記負荷に対する前記第１の電力供給手段による電力供給時に、前記第２の電力供給手段への電流の流れ込みを防止する第４のＦＥＴと、
   前記第１の電力供給手段の電圧および前記第２の電力供給手段の電圧のいずれか一方と前記複数の負荷のうち一部の負荷の電圧との比較する電圧比較手段と、
   前記電圧比較手段による比較結果に応じた出力信号を前記第３のＦＥＴおよび前記第４のＦＥＴのいずれか一方に出力するとともに、前記出力信号を反転させた反転信号を、前記第３のＦＥＴおよび前記第４のＦＥＴのうち前記出力信号が出力されていない方に出力するＦＥＴ制御手段と、
   を備えることを特徴とする切換回路。
6. 前記第１のＦＥＴ、前記第２のＦＥＴ、前記第３のＦＥＴ、前記第４のＦＥＴは、ＰチャネルＦＥＴである、
   ことを特徴とする請求項５に記載の切換回路。
7. 前記第１のＦＥＴおよび前記第２のＦＥＴのゲート・ソース間抵抗と並列にコンデンサをそれぞれ接続する、
   ことを特徴とする請求項５または６に記載の切換回路。
8. 前記一部の負荷側に電解コンデンサを備える、
   ことを特徴とする請求項５ないし７の何れか一記載の切換回路。

Images