JPH06284708A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH06284708A JPH06284708A JP7348193A JP7348193A JPH06284708A JP H06284708 A JPH06284708 A JP H06284708A JP 7348193 A JP7348193 A JP 7348193A JP 7348193 A JP7348193 A JP 7348193A JP H06284708 A JPH06284708 A JP H06284708A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- capacitor
- fet
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 入力される交流電流にノイズが乗っていて
も、常にスイッチ素子を正常なタイミングでスイッチン
グすることにより、前記スイッチ素子を損傷することな
く、所定の性能を得ることを目的としている。 【構成】 ＦＥＴ３がオフの時、チョークコイルＬに発
生した電流はフライホイールダイオードＤを介して電界
コンデンサＣに流入し、このコンデンサＣを充電する。
この時、負荷４側を流れる電流は細り、抵抗Ｒ４による
電圧降下が小さくなる。制御回路５はフライホイールダ
イオードＤから負荷４側に供給される電流の大小を、抵
抗Ｒ４の電圧降下により検出し、前記電流が所定レベル
以下になると、抵抗Ｒ１を介してＦＥＴ３をオンとし、
前記電流が所定レベル以上となると、前記抵抗Ｒ１を介
してＦＥＴ３をオンにする制御を行う。これにより、商
用電源１から供給される交流にノイズ等が乗っていて
も、制御回路５は常にＦＥＴ３を正常なタイミングでス
イッチング制御する。
も、常にスイッチ素子を正常なタイミングでスイッチン
グすることにより、前記スイッチ素子を損傷することな
く、所定の性能を得ることを目的としている。 【構成】 ＦＥＴ３がオフの時、チョークコイルＬに発
生した電流はフライホイールダイオードＤを介して電界
コンデンサＣに流入し、このコンデンサＣを充電する。
この時、負荷４側を流れる電流は細り、抵抗Ｒ４による
電圧降下が小さくなる。制御回路５はフライホイールダ
イオードＤから負荷４側に供給される電流の大小を、抵
抗Ｒ４の電圧降下により検出し、前記電流が所定レベル
以下になると、抵抗Ｒ１を介してＦＥＴ３をオンとし、
前記電流が所定レベル以上となると、前記抵抗Ｒ１を介
してＦＥＴ３をオンにする制御を行う。これにより、商
用電源１から供給される交流にノイズ等が乗っていて
も、制御回路５は常にＦＥＴ３を正常なタイミングでス
イッチング制御する。
Description
【０００１】
【産業上の利用分野】本発明は交流を整流して得た直流
を昇圧チョッパ回路にて昇圧してから負荷に供給する電
源回路に関する。
を昇圧チョッパ回路にて昇圧してから負荷に供給する電
源回路に関する。
【０００２】
【従来の技術】図４は従来この種の電源回路の一例を示
した回路図である。商用電源１から供給される交流は整
流回路２により整流されて直流（脈流）となる。チョッ
パ用のＦＥＴ３が制御用回路５によってオン、オフ制御
されＦＥＴ３がＯＮするとチョークコイルＬの１次側コ
イルを通してＦＥＴ３側に電流が流れる。ＦＥＴ３がＯ
ＦＦするとチョークコイルに発生した電圧と電源電圧の
加算された電圧がフライホイールダイオードＤにより整
流されてから電界コンデンサＣを充電し、この電界コン
デンサＣの充電電流が負荷４に供給される。制御回路５
はチョークコイルＬの２次側コイルに発生する図６に示
すような電圧ＶDET を入力し、この電圧が基準レベルａ
以下になったタイミングで前記ＦＥＴ３をオンとする。
した回路図である。商用電源１から供給される交流は整
流回路２により整流されて直流（脈流）となる。チョッ
パ用のＦＥＴ３が制御用回路５によってオン、オフ制御
されＦＥＴ３がＯＮするとチョークコイルＬの１次側コ
イルを通してＦＥＴ３側に電流が流れる。ＦＥＴ３がＯ
ＦＦするとチョークコイルに発生した電圧と電源電圧の
加算された電圧がフライホイールダイオードＤにより整
流されてから電界コンデンサＣを充電し、この電界コン
デンサＣの充電電流が負荷４に供給される。制御回路５
はチョークコイルＬの２次側コイルに発生する図６に示
すような電圧ＶDET を入力し、この電圧が基準レベルａ
以下になったタイミングで前記ＦＥＴ３をオンとする。
【０００３】ところで、商用電源１から整流回路２に入
力される交流電圧に図５（Ａ）に示すようにノイズＮが
乗っていると、チョークコイルＬの２次コイルの両端に
発生する電圧は図５（Ｂ）のイに示すように本来のレベ
ルよりも低くなってしまうことがある。このように、前
記１次側コイルの両端の電圧差が小さくなるということ
はｄｉ／ｄｔが０に近付くことであり、チョークコイル
Ｌの２次巻線に発生する図（６）に示すような電圧Ｖ
DET が本来基準レベルａ以上でなければならないところ
で、ロに示すように前記レベルａを下回ってしまい、制
御回路５は抵抗Ｒ１を介してＦＥＴ３をオン状態にして
しまう。この時、チョークコイルＬは電界コンデンサＣ
を充電している状態で、フライホイールダイオードＤは
オン状態になっている期間である。このような期間に、
ＦＥＴ３をオンとしてしまうような制御が上記したよう
に行われてしまうと、電界コンデンサＣ側からこのダイ
オードＤを通して逆電流がサージ電流としてＦＥＴ３側
に流れてしまい、このＦＥＴ３及びダイオードＤを損傷
してしまう恐れがあると共に、ＦＥＴ３のスイッチング
動作が正常でなくなるため、所定の性能が得られなくな
るという欠点があった。尚、図５（Ｃ）はチョークコイ
ルＬを流れる電流波形例を、図５（Ｄ）はＦＥＴ３を流
れる電流波形例を、更に図５（Ｅ）はフライホイールダ
イオードＤを流れる電流波形例を示している。
力される交流電圧に図５（Ａ）に示すようにノイズＮが
乗っていると、チョークコイルＬの２次コイルの両端に
発生する電圧は図５（Ｂ）のイに示すように本来のレベ
ルよりも低くなってしまうことがある。このように、前
記１次側コイルの両端の電圧差が小さくなるということ
はｄｉ／ｄｔが０に近付くことであり、チョークコイル
Ｌの２次巻線に発生する図（６）に示すような電圧Ｖ
DET が本来基準レベルａ以上でなければならないところ
で、ロに示すように前記レベルａを下回ってしまい、制
御回路５は抵抗Ｒ１を介してＦＥＴ３をオン状態にして
しまう。この時、チョークコイルＬは電界コンデンサＣ
を充電している状態で、フライホイールダイオードＤは
オン状態になっている期間である。このような期間に、
ＦＥＴ３をオンとしてしまうような制御が上記したよう
に行われてしまうと、電界コンデンサＣ側からこのダイ
オードＤを通して逆電流がサージ電流としてＦＥＴ３側
に流れてしまい、このＦＥＴ３及びダイオードＤを損傷
してしまう恐れがあると共に、ＦＥＴ３のスイッチング
動作が正常でなくなるため、所定の性能が得られなくな
るという欠点があった。尚、図５（Ｃ）はチョークコイ
ルＬを流れる電流波形例を、図５（Ｄ）はＦＥＴ３を流
れる電流波形例を、更に図５（Ｅ）はフライホイールダ
イオードＤを流れる電流波形例を示している。
【０００４】
【発明が解決しようとする課題】上記のような整流回路
から出力される直流をチョークコイルＬの１次側巻線を
介してスイッチ素子によってチョピングすることによ
り、前記チョークコイルに電圧を発生させ、この電圧と
電源電圧の和をフライホイールダイオードを介してコン
デンサに充電し、このエネルギーを負荷に供給する電源
回路では、前記整流回路に入力される交流電流にノイズ
が乗っていると、前記チョークコイルＬの２次巻線に発
生する電圧が本来のレベルよりも低くなってしまう。こ
のため、このチョークコイルＬの２次側巻線に発生する
電圧のタイミングによって前記スイッチ素子のオン、オ
フを制御する制御回路は、本来スイッチ素子をオフとし
なければならない期間に、オンにしてしまう誤制御を行
ってしまうため、前記スイッチ素子及びダイオードを損
傷してしまう恐れがあると共に、電源回路として所定の
性能を得られなくしてしまうという欠点があった。
から出力される直流をチョークコイルＬの１次側巻線を
介してスイッチ素子によってチョピングすることによ
り、前記チョークコイルに電圧を発生させ、この電圧と
電源電圧の和をフライホイールダイオードを介してコン
デンサに充電し、このエネルギーを負荷に供給する電源
回路では、前記整流回路に入力される交流電流にノイズ
が乗っていると、前記チョークコイルＬの２次巻線に発
生する電圧が本来のレベルよりも低くなってしまう。こ
のため、このチョークコイルＬの２次側巻線に発生する
電圧のタイミングによって前記スイッチ素子のオン、オ
フを制御する制御回路は、本来スイッチ素子をオフとし
なければならない期間に、オンにしてしまう誤制御を行
ってしまうため、前記スイッチ素子及びダイオードを損
傷してしまう恐れがあると共に、電源回路として所定の
性能を得られなくしてしまうという欠点があった。
【０００５】そこで本発明は上記の欠点を除去し、入力
される交流電流にノイズが乗っていても、常にスイッチ
素子を正常なタイミングでスイッチングすることによ
り、前記スイッチ素子を損傷することなく、所定の性能
を得ることができる電源回路を提供することを目的とし
ている。
される交流電流にノイズが乗っていても、常にスイッチ
素子を正常なタイミングでスイッチングすることによ
り、前記スイッチ素子を損傷することなく、所定の性能
を得ることができる電源回路を提供することを目的とし
ている。
【０００６】
【課題を解決するための手段】本発明は交流電源を整流
して得た脈流電圧をスイッチ素子によりチョークコイル
を介してチョッピングすることにより、前記チョークコ
イルに電圧を発生させ、この電圧と電源電圧の和の電圧
をフライホイールダイオードを通してコンデンサに充電
すると共にこのコンデンサのエネルギーを負荷に供給す
る電源回路において、前記コンデンサを充電する電流経
路内に挿入する抵抗と、この抵抗の電圧降下分を検出す
る検出回路と、この検出回路により検出された前記抵抗
の電圧降下電圧によって前記スイッチ素子のオン、オフ
制御を行う制御回路とを具備した構成を有する。
して得た脈流電圧をスイッチ素子によりチョークコイル
を介してチョッピングすることにより、前記チョークコ
イルに電圧を発生させ、この電圧と電源電圧の和の電圧
をフライホイールダイオードを通してコンデンサに充電
すると共にこのコンデンサのエネルギーを負荷に供給す
る電源回路において、前記コンデンサを充電する電流経
路内に挿入する抵抗と、この抵抗の電圧降下分を検出す
る検出回路と、この検出回路により検出された前記抵抗
の電圧降下電圧によって前記スイッチ素子のオン、オフ
制御を行う制御回路とを具備した構成を有する。
【０００７】
【作用】本発明の電源回路において、検出回路はコンデ
ンサを充電する電流経路内に挿入した抵抗の電圧降下分
を検出する。制御回路は前記検出回路により検出された
前記抵抗の電圧降下電圧によって、前記スイッチ素子の
オンのタイミングを決定する。
ンサを充電する電流経路内に挿入した抵抗の電圧降下分
を検出する。制御回路は前記検出回路により検出された
前記抵抗の電圧降下電圧によって、前記スイッチ素子の
オンのタイミングを決定する。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の電源回路の一実施例を示した回
路である。１は交流電流を供給する商用電源、２は交流
電流を直流電流に変換する整流回路、３はチョッパ用の
ＦＥＴ、４は負荷、５はＦＥＴ３のオン、オフ制御を行
う制御回路、Ｃは電界コンデンサ、Ｒ１、Ｒ２、Ｒ３、
Ｒ４は抵抗である。
明する。図１は本発明の電源回路の一実施例を示した回
路である。１は交流電流を供給する商用電源、２は交流
電流を直流電流に変換する整流回路、３はチョッパ用の
ＦＥＴ、４は負荷、５はＦＥＴ３のオン、オフ制御を行
う制御回路、Ｃは電界コンデンサ、Ｒ１、Ｒ２、Ｒ３、
Ｒ４は抵抗である。
【０００９】図２は図１に示した制御回路の詳細例を示
した回路図である。５１、５２、５６は電圧比較回路、
５３はフリップフロップ、５４はバッファアンプ、５５
は２．５Ｖの基準電圧を発生する基準電圧発生回路、５
７は乗算器、５８はアンド回路、５９はインバータ、Ｒ
５、Ｒ６及びＲ８、Ｒ９は分圧抵抗、Ｃ１、Ｃ２は積分
回路を構成するコンデンサＣ２及びＲ７は積分回路を構
成する抵抗であり、制御回路５はこれら部品によって構
成されている。
した回路図である。５１、５２、５６は電圧比較回路、
５３はフリップフロップ、５４はバッファアンプ、５５
は２．５Ｖの基準電圧を発生する基準電圧発生回路、５
７は乗算器、５８はアンド回路、５９はインバータ、Ｒ
５、Ｒ６及びＲ８、Ｒ９は分圧抵抗、Ｃ１、Ｃ２は積分
回路を構成するコンデンサＣ２及びＲ７は積分回路を構
成する抵抗であり、制御回路５はこれら部品によって構
成されている。
【００１０】次に本実施例の動作について説明する。図
１の商用電源１から供給される交流は整流回路２により
整流されて直流（脈流）となる。チョッパ用のＦＥＴ３
が制御用回路５によってオン、オフ制御されＦＥＴ３が
ＯＮするとチョークコイルＬの１次側コイルを通してＦ
ＥＴ３側に電流が流れる。ＦＥＴ３がＯＦＦするとチョ
ークコイルに発生した電圧と電源電圧の加算された電圧
がフライホイールダイオードＤにより整流されてから電
界コンデンサＣを充電し、この電界コンデンサＣの充電
電流が負荷４に供給される。
１の商用電源１から供給される交流は整流回路２により
整流されて直流（脈流）となる。チョッパ用のＦＥＴ３
が制御用回路５によってオン、オフ制御されＦＥＴ３が
ＯＮするとチョークコイルＬの１次側コイルを通してＦ
ＥＴ３側に電流が流れる。ＦＥＴ３がＯＦＦするとチョ
ークコイルに発生した電圧と電源電圧の加算された電圧
がフライホイールダイオードＤにより整流されてから電
界コンデンサＣを充電し、この電界コンデンサＣの充電
電流が負荷４に供給される。
【００１１】次に本例の制御回路５の動作を図２を用い
て詳しく説明する。チョークコイルＬに充電されていた
電流がフライホイールダイオードＤを通して負荷４に供
給されている時にＦＥＴ３が交流電流のノイズ等によっ
て不用意にオンにならないように制御するため、本例で
はコンデンサ充電電流がＬより放電されているかいない
かを抵抗Ｒ４の電圧降下により検出し、この検出電圧を
電圧比較回路５２の反転入力端子に入力している。ここ
で、コンデンサを充電する電流が小さくなり、抵抗Ｒ４
による電圧降下が小さくなった時点を考える。この時、
電圧比較回路５２の反転入力端子は非反転入力端子に印
加されている基準電圧以下になるため、電圧比較回路５
２の出力側はハイレベルとなり、このハイレベルの信号
がフリップフロップ５３の（１）の入力端子と、アンド
回路５８の手前にあるインバータに入力される。又、こ
の時、ＦＥＴ３はまだオフであるため、電圧比較回路５
１の非反転入力端子は反転入力端子に印加されている乗
算器からの電圧に比べてローレベルであり、電圧比較回
路５１の出力はハイレベルになっている。
て詳しく説明する。チョークコイルＬに充電されていた
電流がフライホイールダイオードＤを通して負荷４に供
給されている時にＦＥＴ３が交流電流のノイズ等によっ
て不用意にオンにならないように制御するため、本例で
はコンデンサ充電電流がＬより放電されているかいない
かを抵抗Ｒ４の電圧降下により検出し、この検出電圧を
電圧比較回路５２の反転入力端子に入力している。ここ
で、コンデンサを充電する電流が小さくなり、抵抗Ｒ４
による電圧降下が小さくなった時点を考える。この時、
電圧比較回路５２の反転入力端子は非反転入力端子に印
加されている基準電圧以下になるため、電圧比較回路５
２の出力側はハイレベルとなり、このハイレベルの信号
がフリップフロップ５３の（１）の入力端子と、アンド
回路５８の手前にあるインバータに入力される。又、こ
の時、ＦＥＴ３はまだオフであるため、電圧比較回路５
１の非反転入力端子は反転入力端子に印加されている乗
算器からの電圧に比べてローレベルであり、電圧比較回
路５１の出力はハイレベルになっている。
【００１２】このため、アンド回路５８には電圧比較回
路５２のハイレベルの出力電圧が反転されたローレベル
の電圧と、電圧比較回路５１から出力されるハイレベル
の電圧が入力されるため、その出力はローレベルとなっ
てフリップフロップ５３の入力端（２）に入力される。
これにより、フリップフロップ５３の出力側はローレベ
ルとなるが、このローレベルの電圧はインバータ５９に
よりハイレベルとなり、このハイレベルの電圧が抵抗Ｒ
１を介してＦＥＴ３のゲートに入力される。これによっ
てＦＥＴ３がオン状態になる。ＦＥＴ３がオン状態にな
ると、チョークコイルＬを介して直流電流がＦＥＴ３側
に流れ込むため、抵抗Ｒ３を流れる電流が増えて、この
抵抗Ｒ３による電圧降下が次第に大きくなる。この電圧
降下による電圧は抵抗Ｒ７及びコンデンサＣ２から成る
積分回路を通して電圧比較回路５１の非反転入力端子に
印加される。このため、次第に電圧比較回路５１の非反
転入力端子の電位が上昇していき、乗算器５７からこの
電圧比較回路５１の反転入力端子に印加される電圧より
も高くなって、電圧比較回路５１の出力電圧をローレベ
ルに反転させ、アンド回路５８の一方の入力端子をロー
レベルにする。
路５２のハイレベルの出力電圧が反転されたローレベル
の電圧と、電圧比較回路５１から出力されるハイレベル
の電圧が入力されるため、その出力はローレベルとなっ
てフリップフロップ５３の入力端（２）に入力される。
これにより、フリップフロップ５３の出力側はローレベ
ルとなるが、このローレベルの電圧はインバータ５９に
よりハイレベルとなり、このハイレベルの電圧が抵抗Ｒ
１を介してＦＥＴ３のゲートに入力される。これによっ
てＦＥＴ３がオン状態になる。ＦＥＴ３がオン状態にな
ると、チョークコイルＬを介して直流電流がＦＥＴ３側
に流れ込むため、抵抗Ｒ３を流れる電流が増えて、この
抵抗Ｒ３による電圧降下が次第に大きくなる。この電圧
降下による電圧は抵抗Ｒ７及びコンデンサＣ２から成る
積分回路を通して電圧比較回路５１の非反転入力端子に
印加される。このため、次第に電圧比較回路５１の非反
転入力端子の電位が上昇していき、乗算器５７からこの
電圧比較回路５１の反転入力端子に印加される電圧より
も高くなって、電圧比較回路５１の出力電圧をローレベ
ルに反転させ、アンド回路５８の一方の入力端子をロー
レベルにする。
【００１３】又、前記ＦＥＴ３がオンになると、コンデ
ンサを充電する電流がゼロとなるため、Ｒ４に発生する
電圧もゼロである。よって電圧比較回路５２の出力はハ
イレベルを維持されたままである。これにより、フリッ
プフロップ５３の（１）の入力端子にハイレベルの電圧
が印加され、アンド回路５８の他方の入力に前記ハイレ
ベルの電圧の反転電圧、即ち、ローレベルの電圧が入力
され、アンド回路５８の出力はローレベルになる。これ
により、フリップフロップ５３の（２）の入力端子にロ
ーレベルの電圧が入力され、フリップフロップ５３の出
力端子（３）はハイレベルに反転する。このハイレベル
の電圧はインバータ５９によって反転され、抵抗Ｒ１を
介してＦＥＴ３のゲートに入力され、ＦＥＴ３をオフ状
態にする。
ンサを充電する電流がゼロとなるため、Ｒ４に発生する
電圧もゼロである。よって電圧比較回路５２の出力はハ
イレベルを維持されたままである。これにより、フリッ
プフロップ５３の（１）の入力端子にハイレベルの電圧
が印加され、アンド回路５８の他方の入力に前記ハイレ
ベルの電圧の反転電圧、即ち、ローレベルの電圧が入力
され、アンド回路５８の出力はローレベルになる。これ
により、フリップフロップ５３の（２）の入力端子にロ
ーレベルの電圧が入力され、フリップフロップ５３の出
力端子（３）はハイレベルに反転する。このハイレベル
の電圧はインバータ５９によって反転され、抵抗Ｒ１を
介してＦＥＴ３のゲートに入力され、ＦＥＴ３をオフ状
態にする。
【００１４】ところで、電圧比較回路５６の非反転入力
端子には抵抗Ｒ５、Ｒ６により分圧された負荷４に印加
される直流電圧が入力される。又、電圧比較回路５６の
反転入力端子には基準電圧発生回路５５から発生された
２．５Ｖの基準電圧が入力され、電圧比較回路５６は前
記分圧電圧とこの基準電圧との差分電圧を乗算器５７に
出力する。一方、乗算器５７の他方の入力端子には図１
に示す整流回路２から出力された電圧を抵抗Ｒ８、Ｒ９
により分圧して得た分圧電圧が入力されるため、乗算器
５７はチョークコイルＬに入力される電圧の分圧電圧
と、電圧比較回路５６から出力される前記差分電圧とを
乗算して、その乗算結果電圧を電圧比較回路５１の反転
入力端子に出力する。従って、例えば負荷にかかる電圧
が負荷変動などにより低くなってくると、電圧比較回路
５６から出力される差分電圧は大となるため、乗算器５
７から出力される乗算結果電圧もその分大きくなる。こ
のため、ＦＥＴ３がオンして電圧比較回路５１の非反転
入力端子に入力される電圧が次第に大きくなって、この
電圧比較回路５１の出力をローレベルに反転させるまで
の時間を長くして、この分、ＦＥＴ３のオン時間を長く
して、出力電圧を所定値にする制御が行われる。従っ
て、乗算器５７から出力される乗算結果電圧はＦＥＴ３
のオン時間を制御して、出力される電圧を所定電圧に維
持する制御に用いられることになる。
端子には抵抗Ｒ５、Ｒ６により分圧された負荷４に印加
される直流電圧が入力される。又、電圧比較回路５６の
反転入力端子には基準電圧発生回路５５から発生された
２．５Ｖの基準電圧が入力され、電圧比較回路５６は前
記分圧電圧とこの基準電圧との差分電圧を乗算器５７に
出力する。一方、乗算器５７の他方の入力端子には図１
に示す整流回路２から出力された電圧を抵抗Ｒ８、Ｒ９
により分圧して得た分圧電圧が入力されるため、乗算器
５７はチョークコイルＬに入力される電圧の分圧電圧
と、電圧比較回路５６から出力される前記差分電圧とを
乗算して、その乗算結果電圧を電圧比較回路５１の反転
入力端子に出力する。従って、例えば負荷にかかる電圧
が負荷変動などにより低くなってくると、電圧比較回路
５６から出力される差分電圧は大となるため、乗算器５
７から出力される乗算結果電圧もその分大きくなる。こ
のため、ＦＥＴ３がオンして電圧比較回路５１の非反転
入力端子に入力される電圧が次第に大きくなって、この
電圧比較回路５１の出力をローレベルに反転させるまで
の時間を長くして、この分、ＦＥＴ３のオン時間を長く
して、出力電圧を所定値にする制御が行われる。従っ
て、乗算器５７から出力される乗算結果電圧はＦＥＴ３
のオン時間を制御して、出力される電圧を所定電圧に維
持する制御に用いられることになる。
【００１５】本実施例によれば、制御回路５はコンデン
サを充電する電流が小さくなった時点を抵抗Ｒ４の電圧
降下により検出し、この時点でＦＥＴ３をオンとする制
御を行うため、商用電源１から供給される交流に重畳さ
れているノイズの影響によりチョークコイルＬの両端の
電圧差が小さくなって、チョークコイルＬの２次巻線に
誘起される電圧が低くなることが原因で、前記ダイオー
ドＤに電流が流れている期間に前記ＦＥＴ３をオンにす
るような誤制御が行なわれることが防止され、常に正常
なＦＥＴ３のスイッチング動作を行うことができる。こ
れにより、ＦＥＴ３及びダイオードＤを損傷することな
く且つ所定の性能を常に得ることができる。
サを充電する電流が小さくなった時点を抵抗Ｒ４の電圧
降下により検出し、この時点でＦＥＴ３をオンとする制
御を行うため、商用電源１から供給される交流に重畳さ
れているノイズの影響によりチョークコイルＬの両端の
電圧差が小さくなって、チョークコイルＬの２次巻線に
誘起される電圧が低くなることが原因で、前記ダイオー
ドＤに電流が流れている期間に前記ＦＥＴ３をオンにす
るような誤制御が行なわれることが防止され、常に正常
なＦＥＴ３のスイッチング動作を行うことができる。こ
れにより、ＦＥＴ３及びダイオードＤを損傷することな
く且つ所定の性能を常に得ることができる。
【００１６】図３は本発明の他の実施例を示した回路図
である。本例の制御回路５には、コンデンサを充電する
電流の大小を検出する抵抗Ｒ４の電圧降下電圧がバッフ
ァアンプ６０及びダイオード６１を介して電圧比較回路
５２の反転入力端子に入力されている。それに加えて、
本例では、チョークコイルＬの２次側巻線に発生した電
圧を抵抗Ｒ２及びダイオード６２を介して電圧比較回路
５２の反転入力端子に導入している。又、ダイオード６
２のアノード側にはツェナーダイオード６３と抵抗Ｒ１
０が接続されている。従って、電圧比較回路５２の反転
入力端子には、コンデンサ充電電流検出電圧と、チョー
クコイルＬの２次側巻線に発生する電圧とがダイオード
６１及び６２を介して入力されるため、結局、両検出電
圧の論理和が電圧比較回路５２の反転入力端子に入力さ
れることになり、他の構成は前実施例と同様である。従
って、商用電源１から供給される交流のノイズによっ
て、チョークコイルＬの２次側巻線の検出電圧が本来低
くなってはならないはずのところで低くなって、ダイオ
ード６２を介して電圧比較回路５２の反転入力端子にロ
ーレベルの電圧が入力された場合でも、この時、フライ
ホイールダイオードＤに電流が流れていれば、この電流
を抵抗Ｒ４で検出して得た検出電圧がダイオード６１を
介して電圧比較回路５２の反転入力端子に入力されるた
め、この反転入力端子はハイレベルを維持し、これによ
り、ＦＥＴ３をオフ状態に維持することができ、前実施
例と同様の効果がある。
である。本例の制御回路５には、コンデンサを充電する
電流の大小を検出する抵抗Ｒ４の電圧降下電圧がバッフ
ァアンプ６０及びダイオード６１を介して電圧比較回路
５２の反転入力端子に入力されている。それに加えて、
本例では、チョークコイルＬの２次側巻線に発生した電
圧を抵抗Ｒ２及びダイオード６２を介して電圧比較回路
５２の反転入力端子に導入している。又、ダイオード６
２のアノード側にはツェナーダイオード６３と抵抗Ｒ１
０が接続されている。従って、電圧比較回路５２の反転
入力端子には、コンデンサ充電電流検出電圧と、チョー
クコイルＬの２次側巻線に発生する電圧とがダイオード
６１及び６２を介して入力されるため、結局、両検出電
圧の論理和が電圧比較回路５２の反転入力端子に入力さ
れることになり、他の構成は前実施例と同様である。従
って、商用電源１から供給される交流のノイズによっ
て、チョークコイルＬの２次側巻線の検出電圧が本来低
くなってはならないはずのところで低くなって、ダイオ
ード６２を介して電圧比較回路５２の反転入力端子にロ
ーレベルの電圧が入力された場合でも、この時、フライ
ホイールダイオードＤに電流が流れていれば、この電流
を抵抗Ｒ４で検出して得た検出電圧がダイオード６１を
介して電圧比較回路５２の反転入力端子に入力されるた
め、この反転入力端子はハイレベルを維持し、これによ
り、ＦＥＴ３をオフ状態に維持することができ、前実施
例と同様の効果がある。
【００１７】
【発明の効果】以上記述した如く本発明の電源回路によ
れば、入力される交流電流にノイズが乗っていても、常
にスイッチ素子を正常なタイミングでスイッチングする
ことにより、前記スイッチ素子及びダイオードを損傷す
ることなく、所定の性能を得ることができる。
れば、入力される交流電流にノイズが乗っていても、常
にスイッチ素子を正常なタイミングでスイッチングする
ことにより、前記スイッチ素子及びダイオードを損傷す
ることなく、所定の性能を得ることができる。
【図１】本発明の電源回路の一実施例を示した回路図。
【図２】図１に示した制御回路の詳細例を示した回路
図。
図。
【図３】本発明の他の実施例を示した図。
【図４】従来の電源回路の一例を示した回路図。
【図５】図４に示した回路の各部の電圧波形例を示した
図。
図。
【図６】図１に示したチョークコイルの２次側巻線に発
生した電圧例を示した図。
生した電圧例を示した図。
１…商用電源 ２…整流回路 ３…ＦＥＴ ４…負荷 ５…制御回路 ５１、５２、５
６…電圧比較回路 ５３…フリップフロップ ５４…バッファ
アンプ ５５…基準電圧発生回路 ５７…乗算器 ５８…アンド回路 ５９…インバー
タ Ｃ、Ｃ１、Ｃ２…コンデンサ Ｄ…ダイオード Ｌ…チョークコイル Ｒ１〜Ｒ９…抵
抗
６…電圧比較回路 ５３…フリップフロップ ５４…バッファ
アンプ ５５…基準電圧発生回路 ５７…乗算器 ５８…アンド回路 ５９…インバー
タ Ｃ、Ｃ１、Ｃ２…コンデンサ Ｄ…ダイオード Ｌ…チョークコイル Ｒ１〜Ｒ９…抵
抗
Claims (2)
- 【請求項１】 交流電流を整流して得た整流電流をスイ
ッチ素子によりチョークコイルを通してチョッピングす
ることにより、前記チョークコイルに電圧を発生させ、
この電圧と電源電圧の和の電圧をフライホイールダイオ
ードを通してコンデンサに充電すると共にこのコンデン
サのエネルギーを負荷に供給する電源回路において、前
記コンデンサを充電する電流経路内に挿入する抵抗と、
この抵抗の電圧降下分を検出する検出回路と、この検出
回路により検出された前記抵抗の電圧降下電圧によって
前記スイッチ素子のオン、オフ制御を行う制御回路とを
具備したことを特徴とする電源回路。 - 【請求項２】 交流電源を整流して得た脈流電圧をスイ
ッチ素子によりチョークコイルを通してチョッピングす
ることにより、前記チョークコイルに電圧を発生させ、
この電圧と電源電圧の和の電圧をフライホイールダイオ
ードを通してコンデンサに充電すると共にこのコンデン
サのエネルギーを負荷に供給する電源回路において、前
記コンデンサを充電する電流経路内に挿入する抵抗と、
この抵抗の電圧降下分を検出する第１の検出回路と、前
記チョークコイルの２次巻線に発生する電圧を検出する
第２の検出回路と、これら第１、第２の検出回路により
検出された両電圧の論理和を取る論理回路と、この論理
回路から出力された電圧によって前記スイッチ素子のオ
ン、オフ制御を行う制御回路とを具備したことを特徴と
する電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7348193A JPH06284708A (ja) | 1993-03-31 | 1993-03-31 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7348193A JPH06284708A (ja) | 1993-03-31 | 1993-03-31 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284708A true JPH06284708A (ja) | 1994-10-07 |
Family
ID=13519519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7348193A Pending JPH06284708A (ja) | 1993-03-31 | 1993-03-31 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284708A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171899A (ja) * | 2005-11-24 | 2007-07-05 | Ricoh Co Ltd | 画像形成装置および切換回路 |
-
1993
- 1993-03-31 JP JP7348193A patent/JPH06284708A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171899A (ja) * | 2005-11-24 | 2007-07-05 | Ricoh Co Ltd | 画像形成装置および切換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208883B2 (en) | Current detection circuit, and power supply apparatus, power supply system and electronic apparatus using the current detection circuit | |
| US5784231A (en) | Overvoltage protection for SMPS based on demagnetization signal | |
| US5124875A (en) | Overcurrent protection apparatus | |
| US5570277A (en) | Switching power supply apparatus | |
| JP3871345B2 (ja) | 電源回路 | |
| JP4339129B2 (ja) | スイッチ・モード電源 | |
| JPH06284708A (ja) | 電源回路 | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| JP4919858B2 (ja) | スイッチング電源 | |
| JP3287062B2 (ja) | 電源回路 | |
| JP3059361B2 (ja) | スイッチング電源回路 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH1032982A (ja) | 突入電流防止回路 | |
| JP2000134946A (ja) | 高圧電源装置 | |
| JP3338770B2 (ja) | 電源回路の短絡保護方法及び短絡保護回路並びに短絡保護機能付電源回路 | |
| JP3616028B2 (ja) | スイッチングコンバータに用いられる立ち上がり制御回路 | |
| JP2004187417A (ja) | 交流／直流変換装置 | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| JPH08237945A (ja) | スイッチング電源回路 | |
| JP2000134924A (ja) | 電源回路 | |
| JP2004208462A (ja) | 電源装置 | |
| JP2001145372A (ja) | 電源装置制御回路 | |
| JP2629585B2 (ja) | 突入電流抑制回路 | |
| JP3131458B2 (ja) | 発電機の電圧制御方法 | |
| JP3509782B2 (ja) | 整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020319 |