JP4722023B2 - 強誘電体メモリの製造方法 - Google Patents

Description

この発明は、Ｓｒ（ストロンチウム）、Ｔａ（タンタル）、及びＢｉ（ビスマス）を含有する金属化合物を材料とした強誘電体膜を有する、強誘電体メモリの製造方法に関する。

従来周知の通り、強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、キャパシタの誘電体として、ヒステリシス特性を有する強誘電体膜を用いた、不揮発性の半導体メモリである。強誘電体メモリは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と同程度の高速書き込み及び読み出しが可能であり、かつ低消費電力であるため、近年開発が進められている。

強誘電体メモリは、半導体装置を構成する種々の素子が形成されている基板、この基板の上側表面を覆って形成された絶縁膜、及びこの絶縁膜を上側表面から貫通して形成されるとともに、基板の素子領域と電気的に接続された導電性プラグ等を含む下地の、導電性プラグ上に形成される（例えば、特許文献１参照）。以下、この従来技術による強誘電体メモリの製造方法について説明する。

まず、下地の上側表面に、導電性プラグと接触するように、第１電極を形成する。この第１電極は、複数のサブ電極膜、例えば、第１サブ電極膜、第２サブ電極膜、第３サブ電極膜、及び第４サブ電極膜を順次積層して得られる、これら第１〜第４サブ電極膜の積層構造によって構成される。ここで、周知の通り、第１サブ電極膜には、例えばＴｉＡｌＮ（窒化チタンアルミ）等の金属が材料として用いられる。また、第２サブ電極膜には、例えばＩｒ（イリジウム）等の金属が材料として用いられる。また、第３サブ電極膜には、例えばＩｒＯ_Ｘ（酸化イリジウム、Ｘは０＜Ｘの実数）等の金属が材料として用いられる。また、第４サブ電極膜には、例えばＰｔ（白金）等の金属が材料として用いられる。

次に、第１電極の上側表面に強誘電体膜を形成する。周知の通り、この強誘電体膜には、良好なヒステリシス特性を有する、Ｓｒ（ストロンチウム）、Ｂｉ（ビスマス）、及びＴａ（タンタル）を含有した金属化合物、例えばＳＢＴ（ＳｒＢｉ_２Ｔａ_２Ｏ_９：タンタル酸ストロンチウムビスマス）膜が材料として用いられる。ここで、ＳＢＴは、周知のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長）法を用いて形成される。すなわち、ＳＢＴ膜は、気化されたＳｒ含有の化合物、例えばＳＴ（Ｓｒ［Ｔａ（ＯＥｔ）_５ＯＣ_２Ｈ_４ＯＭｅ］_２）、Ｔａ含有の化合物ＰＥＴ（タンタルペンタエトキシド）、及びＢｉ含有の化合物ＢｉＭＭＰ（トリフェニルビスマス）が、Ｏ_２（酸素）によって酸化されることによって形成される。更に、Ｏ_２雰囲気下において高温の熱処理を行うことによって、ＳＢＴ膜は結晶化される。

次に、強誘電体膜の上側表面に、例えばＰｔ等を材料として第２電極が形成される。そして、これら第１電極、強誘電体膜、及び第２電極によって強誘電体メモリが構成される。

ところで、上述した複数のサブ電極膜が、ＩｒＯ_Ｘ膜を材料としたサブ電極膜、及びＰｔ膜を材料としたサブ電極膜を含む場合、これらの膜間の界面は、密着性が悪いことが周知である。例えば、上述の構成例では、第３サブ電極膜及び第４サブ電極膜の材料として、ＩｒＯ_Ｘ膜及びＰｔ膜が用いられる。従って、これら第３サブ電極膜から第４サブ電極膜の膜間の界面は、密着性が悪く、剥離し易い。そこで、例えば特許文献１に開示の強誘電体メモリのように、第３サブ電極膜及び第４サブ電極膜間にＩｒを材料とした第５サブ電極膜を設け、第３サブ電極膜及び第４サブ電極膜間の密着性を向上させる手段が知られている。
特開２０００−０９１５３９号公報

しかしながら、特許文献１に開示の方法は、Ｓｒ、Ｂｉ、及びＴａを含有した金属化合物を材料として強誘電体膜を形成する場合には、上述の剥離の問題を確実に解決することができない。

既に説明したように、強誘電体膜としてＳｒ、Ｂｉ、及びＴａを含有した金属化合物膜、例えばＳＢＴ膜を形成する場合には、周知のＣＶＤ法が用いられる。このとき、原料ガスとして、Ｓｒ、Ｂｉ、及びＴａのそれぞれの成分を含有した、気相状態の各化合物が使用される。そして、ＳＢＴ膜の形成時において、これらの原料ガスのうち、Ｔａ及びＢｉをそれぞれ含有した各化合物は、気相状態で第１電極に接触すると、Ｔａ及びＢｉの各成分が第１電極を構成する各膜中に拡散する。そして、この拡散により生じる、Ｔａ及びＢｉと各膜との金属間反応に起因して、第３サブ電極膜及び第４サブ電極膜間の剥離が発生し、第１電極が破損する。

このとき、特許文献１に開示の強誘電体メモリのように、第３サブ電極膜及び第４サブ電極膜間に第５サブ電極膜を設けたとしても、Ｔａ及びＢｉの各成分は、第１電極の表面、すなわち第４サブ電極の表面から、下地方向に拡散する。そして、拡散したＴａ及びＢｉの各成分は、第５サブ電極膜を含む各膜と金属間反応を生じる。その結果、特許文献１に開示の強誘電体メモリ構造を採用した場合でも、第４サブ電極膜及び第５サブ電極膜間、または、第５サブ電極膜及び第３サブ電極膜間における剥離が生じる。このようなサブ電極膜間の剥離が発生すると、キャパシタパターンが破損する、所定の電気特性が得られない等の弊害が発生する。

この発明の目的は、強誘電体膜の材料としてＳｒ、Ｂｉ、及びＴａを含有した金属化合物膜を用いる場合に、第１電極を構成するサブ電極膜間の剥離を確実に防止し、第１電極の破損を防ぐことができる強誘電体メモリの製造方法を提案することにある。

そこで、上述の目的の達成を図るため、この発明による強誘電体メモリの製造方法は、以下の第１工程から第６工程までの各工程を含む。

すなわち、第１工程では、絶縁膜、及びこの絶縁膜に設けられた導電性プラグを含む下地を用意する。

第２工程では、下地の上側表面に、複数のサブ電極膜の積層構造を含む第１電極を、導電性プラグと接触させて第１電極を形成する。

第３工程では、第１電極の上側表面に、Ｓｒ_ＸＴａ_ＹＯ_Ｚ（Ｘは０＜Ｘの実数、Ｙは０＜Ｙの実数、Ｚは０＜Ｚの実数）を材料として第１前駆強誘電体膜を形成する。

第４工程では、第１前駆強誘電体膜の上側表面に、Ｓｒ、Ｂｉ、及びＴａを含有した化合物を材料として第２前駆強誘電体膜を形成する。

第５工程では、第１前駆強誘電体膜及び第２前駆強誘電体膜に対して、熱処理を行うことによって、第１前駆強誘電体膜及び第２前駆強誘電体膜を一体的な強誘電体膜に変える。

第６工程では、強誘電体膜の上側表面に第２電極を形成する。

この発明による強誘電体メモリの製造方法では、Ｓｒ、Ｂｉ、及びＴａを含有した金属化合物を材料とする強誘電体膜を形成するに当たり、まず第１前駆強誘電体膜と第２前駆強誘電体膜とを、それぞれ別の工程に分けて形成する。すなわち、第３工程では、第１電極にＴａ及びＢｉが拡散することがないＳｒ_ＸＴａ_ＹＯ_Ｚ（タンタル酸ストロンチウム）を材料とした第１前駆強誘電体膜を形成する。そして、続く第４工程においてＳｒ、Ｂｉ、及びＴａ含有の化合物を材料とした第２前駆強誘電体膜を形成する。これら第１前駆強誘電体膜及び第２前駆強誘電体膜は、第５工程において、熱処理されることによって一体的な強誘電体膜に変えられる。

このように、この発明による強誘電体メモリの製造方法では、Ｓｒ、Ｔａ及びＢｉを含有した材料を用いて第２前駆強誘電体膜を形成する前に、第１電極上には第１前駆強誘電体膜が形成されている。従って、この第１前駆強誘電体膜がバリアとして機能するため、ＣＶＤ法を用いて第２前駆強誘電体膜を形成した場合でも、原料ガスであるＴａ及びＢｉのそれぞれの成分を含有した各化合物は、第１電極に接触することはない。そのため、Ｔａ及びＢｉの各成分が、第１電極を構成する各サブ電極膜に拡散することはない。従って、この発明による強誘電体メモリの製造方法では、第４サブ電極膜及び第３サブ電極膜間の剥離が生じることはない。そのため、第１電極が破損することなく、Ｓｒ、Ｂｉ、及びＴａを含有した金属化合物を材料とする強誘電体膜を形成することができる。

以下、図面を参照して、この発明に係る強誘電体メモリの製造方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。

〈第１の実施の形態〉
第１の実施の形態では、第１前駆強誘電体膜と第２前駆強誘電体膜とを、それぞれ別の工程に分けて形成することによって、Ｓｒ、Ｂｉ、及びＴａを含有した金属化合物を材料とする強誘電体膜を形成する、強誘電体メモリの製造方法について説明する。この製造方法は、第１工程から第６工程までを含んでいる。以下、第１工程から順に各工程につき説明する。

図１（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図である。また、図２（Ａ）〜（Ｃ）は、図１（Ｃ）に続く工程図である。また、図３は、図２（Ｃ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。

まず、第１工程では、図１（Ａ）に示すような下地１１を用意する。

この第１の実施の形態において製造される強誘電体メモリは、従来周知の通り、例えば、半導体基板に作り込まれたＭＯＳＦＥＴの、主電極領域と電気的に接続されることによって動作する。そのために、下地１１は、絶縁膜１３及びこの絶縁膜１３に設けられた導電性プラグ１５を含む。通常、この導電性プラグ１５は、絶縁膜１３の下側に、この絶縁膜１３に覆われて存在する半導体基板と、後の工程において形成される第１電極とを電気的に接続するために設けられる。そこで、この実施の形態の構成例では、下地として、ＭＯＳＦＥＴが作り込まれた半導体基板１７、この半導体基板１７の上側表面を覆って形成された絶縁膜１３、及びこの絶縁膜１３に設けられた導電性プラグ１５を具える下地１１を例に挙げて説明する。

半導体基板１７は、従来周知の半導体基板であり、例えば、Ｓｉ基板、ＳＯＩ基板、その他の半導体基板の中から設計に応じて好適なものを用いればよい。

また、半導体基板１７の上側表面には、素子分離領域（図示せず）によって区画された素子領域１９が設けられている。素子領域１９は、チャネル領域２１と第１及び第２主電極領域２３ａ及び２３ｂとを包含している。この第１及び第２主電極領域２３ａ及び２３ｂは、チャネル領域２１の両側部に、このチャネル領域２１を挟んで作り込まれており、ソース電極及びドレイン電極として用いられる。更に、チャネル領域２１上には、ゲート酸化膜２５及びゲート電極２７を有するゲート電極部２９が設けられている。このゲート電極部２９の厚みは、好ましくは、例えば２２００Å程度の値とする。そして、これらチャネル領域２１と、ゲート電極部２９と、第１及び第２主電極領域２３ａ及び２３ｂとによって、ＭＯＳＦＥＴが構成されている。

ここで、チャネル領域２１は、第１導電型の不純物が導入されていることによって、形成されている。この第１導電型の不純物は、構成されたＭＯＳＦＥＴがｐ型の場合には、ｎ型の不純物、例えば、Ａｓ（砒素）、Ｐ（リン）等である。また、第１導電型の不純物は、構成されたＭＯＳＦＥＴがｎ型の場合には、ｐ型の不純物、例えば、Ｇａ（ガリウム）、Ｉｎ（インジウム）等である。

また、第１及び第２主電極領域２３ａ及び２３ｂは、第１導電型の不純物と逆の導電型を有する第２導電型の不純物が導入されていることによって、形成されている。すなわち、この第２導電型の不純物は、構成されたＭＯＳＦＥＴがｐ型の場合には、ｐ型の不純物、例えば、Ｇａ（ガリウム）、Ｉｎ（インジウム）である。また、構成されたＭＯＳＦＥＴがｎ型の場合には、ｎ型の不純物、例えば、Ａｓ（砒素）、Ｐ（リン）等である。

また、ゲート酸化膜２５は、素子領域１９に対して、例えば熱酸化を行うことによって形成されている。そして、このゲート酸化膜２５上にＰｏｌｙ−Ｓｉ（ポリシリコン）膜及びＷＳｉ（タングステンシリコン）膜を周知のＣＶＤ法等を用いて順次成膜し、ゲート電極２７が形成されている。これらゲート酸化膜２５及びゲート電極２７を含むゲート電極部２９は、チャネル領域２１の上側全面を覆うように形成されている。

また、絶縁膜１３は、シリコン酸化膜を材料として、半導体基板１７の上側全面を覆うように形成されている。この絶縁膜１３は、例えば従来周知のＣＶＤ法を用いて、６０００Å程度の膜厚で形成するのが好ましい。

また、導電性プラグ１５は、絶縁膜１３に貫通形成されている。そして、この導電性プラグ１５の底面は、半導体基板１７の第１主電極領域２３ａまたは第２主電極領域２３ｂの上側表面と接しており、電気的に接続されている。なお、図１（Ａ）では、導電性プラグ１５と第２主電極領域２３ｂとが電気的に接続された構成例を示す。

また、導電性プラグ１５は、従来周知の方法を用いて形成される。すなわち、まず、例えば周知のホトリソエッチング技術等を用いて、絶縁膜１３の上側表面から、半導体基板１７の第１主電極領域２３ａまたは第２主電極領域２３ｂの上側表面に達する深さで、ホールを開口する。次いで、このホールの内側に、例えば周知のＣＶＤ法等を用いて、Ｗ（タングステン）が埋め込まれることにより、導電性プラグ１５が形成される。このとき、導電性プラグ１５の上側及びその周辺部、すなわちホールの外側にも、Ｗが過剰に堆積する。このホールの外側に堆積したＷは、不所望部分であるため、周知のドライエッチング技術等を用いて除去される。このとき、好ましくは、導電性プラグ１５の上側表面が、絶縁膜１３の上側表面と同一面位置となるように、Ｗの不所望部分を除去するのが良い。

次に、第２工程では、下地１１の上側表面に、複数のサブ電極膜の積層構造を含む第１電極３１を、導電性プラグ１５と接触させて形成して図１（Ｂ）に示すような構造体を得る。

このとき、積層構造を構成するサブ電極膜として、好ましくは、少なくとも、ＩｒＯ_ｘ（Ｘは０＜Ｘの実数）膜とＰｔ膜とを形成する。

なお、この実施の形態の構成例では、一例として、第１サブ電極膜３３、第２サブ電極膜３５、第３サブ電極膜３７、及び第４サブ電極膜３９の４つのサブ電極膜を積層した積層構造によって、第１電極３１を形成する場合について説明する。そして、この実施の形態の構成例では、第３サブ電極膜３７を、ＩｒＯ_ｘ膜を材料として形成する。また、第４サブ電極膜３９を、Ｐｔ膜を材料として形成する。

すなわち、第１電極３１は、第１サブ電極膜３３、第２サブ電極膜３５、第３サブ電極膜３７、及び第４サブ電極膜３９を順次積層することによって形成される。

第１サブ電極膜３３は、導電性プラグ１５の上側表面を含む絶縁層１３の上側全面を覆うように形成される。この第１サブ電極膜３３は、後の第５工程において行われる、酸素雰囲気下での高温熱処理の際に、導電性プラグ１５が酸化されるのを防止する目的で形成される。そのために、第１サブ電極膜３３は、酸化耐性に優れた、例えばＴｉＡｌＮ等の導電性の材料によって形成するのが良い。この第１サブ電極膜３３は、周知のスパッタ法を用いて、５００〜１０００Å程度の膜厚で形成するのが好ましい。なお、この５００〜１０００Åの値は、導電性プラグ１５が酸化されるのを防止するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。

第２サブ電極膜３５は、第１サブ電極膜３３の上側全面を覆うように形成される。この第２サブ電極膜３５は、第１サブ電極膜３３と同様に、後の第５工程において行われる、酸素雰囲気下での高温熱処理の際に、導電性プラグ１５が酸化されるのを防止する目的で形成される。このように、第１サブ電極膜３３の上側に、第２サブ電極膜３５を形成することによって、導電性プラグ１５の酸化防止という効果を向上させることができる。そのために、第２サブ電極膜３５は、酸化耐性に優れた、例えばＩｒ等の導電性の材料によって形成するのが良い。この第２サブ電極膜３５は、周知のスパッタ法を用いて、５００〜１０００Å程度の膜厚で形成するのが好ましい。なお、この５００〜１０００Åの値は、導電性プラグ１５が酸化されるのを防止するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。

第３サブ電極膜３７は、第２サブ電極膜３５の上側全面を覆うように形成される。この第３サブ電極膜３７は、第２サブ電極膜３５と、第３サブ電極膜３７の上側に形成される第４サブ電極膜３９との間における各材料成分の相互拡散を防止する目的で形成される。この相互拡散が生じると、第２サブ電極膜３５及び第４サブ電極膜３９間において金属反応が起こる。そして、この金属間反応によって、キャパシタパターンが破壊される可能性がある。従って、この相互拡散による金属間反応を防止するために、例えば、第２サブ電極膜３５の材料としてＩｒを、また、第４サブ電極膜３９の材料としてＰｔを用いる場合には、第３サブ電極膜３７は、ＩｒＯ_ｘ（Ｘは０＜Ｘの実数）を材料として形成する。また、この第３サブ電極膜３７は、周知のスパッタ法を用いて、５００〜１０００Å程度の膜厚で形成するのが好ましい。なお、この５００〜１０００Åの値は、第２サブ電極膜３５及び第４サブ電極膜３９間の金属反応を防止するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。

第４サブ電極膜３９は、第３サブ電極膜３７の上側全面を覆うように形成される。この第４サブ電極膜３９は、第１電極３１の本体部として形成される。すなわち、導電性プラグ１５、及び第１電極３１上に形成される強誘電体膜間を、電気的に接続する目的で形成される。そのために、第４サブ電極膜３９は、低抵抗であり、かつ、後の第５工程において行われる、酸素雰囲気下での高温熱処理時において酸化することのない、例えばＰｔ等の導電性の材料によって形成するのが良い。この第４サブ電極膜３９は、周知のスパッタ法を用いて、１０００〜２０００Å程度の膜厚で形成するのが好ましい。なお、この１００〜２０００Åの値は、導電性プラグ１５及び強誘電体膜間を電気的に良好に接続するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。

次に、第３工程では、第１電極３１の上側表面、すなわち第４サブ電極膜３９の上側表面に、Ｓｒ_ＸＴａ_ＹＯ_Ｚ（Ｘは０＜Ｘの実数、Ｙは０＜Ｙの実数、Ｚは０＜Ｚの実数、以下単にＳＴＯとも称する）を材料として第１前駆強誘電体膜４１を形成して図１（Ｃ）に示すような構造体を得る。

第１前駆強誘電体膜４１は、周知のＣＶＤ法を用いて、酸素雰囲気下で形成される。

また、第１前駆強誘電体膜４１は、第４サブ電極膜３９の上側全面を覆うように形成される。この第１前駆強誘電体膜４１は、第１電極３１と、Ｔａ及びＢｉの各成分を含有した各原料ガスとを接触させないために、バリアとして機能する。すなわち、続く第４工程においてＳＢＴ膜を材料とした第２前駆強誘電体膜を、ＣＶＤ法を用いて形成する際に、例えばＴａを含有したＰＥＴ、及びＢｉを含有したＢｉＭＭＰの原料ガスが気相状態で使用される。このとき、第１電極３１の表面とこれらの原料ガスとが接触すると、Ｔａ及びＢｉが第１電極３１を構成する各膜に拡散する。この拡散に起因して、既に説明した第３サブ電極膜３７及び第４サブ電極膜３９間の剥離が生じる。これを防止するために、第１電極３１の上側表面を第１前駆強誘電体膜４１で覆うことによって、Ｔａ及びＢｉを含有した各原料ガスと第１電極３１の表面とを接触させないようにする。

また、第１前駆強誘電体膜４１と、続く第４工程において、第１前駆強誘電体膜４１の上側表面に形成される第２前駆強誘電体膜とは、後の第５工程において、熱処理を施されることによって、Ｓｒ、Ｂｉ、及びＴａを含有した一体的な強誘電体膜となる。従って、第１前駆強誘電体膜４１は、熱処理工程を経ることによって、第２前駆強誘電体膜とともに、一体的なＳｒ、Ｂｉ、及びＴａ含有の強誘電体膜を形成する材料が用いられる。

また、第１前駆強誘電体膜４１は、第１電極３１の上側表面に直接接触して形成される。従って、第１前駆強誘電体膜４１は、気相状態の原料ガスを用いて、例えばＣＶＤ法による成膜を行った場合でも、第１電極３１の各膜中に含有成分が拡散しない材料によって形成される。

以上の条件を満たすために、第１前駆強誘電体膜４１は、ＳＴＯ膜を材料として形成される。ＳＴＯ膜は、例えばＳＴを原料ガスとして形成される。この原料ガスは、Ｂｉを含有せず、また、気相状態で使用しても、単体のＴａが第１電極３１に拡散することがない。

また、上述の条件を満たすために、第１前駆強誘電体膜４１は、ＳＴＯ膜の他に、ＳｒＯ_Ｘ（Ｘは０＜Ｘの実数）膜を材料として形成しても良い。ＳｒＯ_Ｘ膜は、例えばＳｒ（ｄｐｍ）_２を原料ガスとして形成される。この原料ガスは、Ｔａ及びＢｉを含有しないため、第１電極３１にＴａ及びＢｉが拡散することがない。

また、第１前駆強誘電体膜４１は、バリアとしての機能を果たすために、１００Å程度の膜厚で形成するのが好ましい。なお、この１００Åの値は、第１電極３１と、Ｔａ及びＢｉの各成分を含有した各原料ガスとを接触させないために、バリアとして機能するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。

次に、第４工程では、第１前駆強誘電体膜４１の上側表面に、Ｓｒ、Ｂｉ、及びＴａを含有した化合物を材料として第２前駆強誘電体膜４３を形成して図２（Ａ）に示すような構造体を得る。

第２前駆強誘電体膜４３は、周知のＣＶＤ法を用いて酸素雰囲気下で形成される。この第２前駆強誘電体膜４３は、好ましくは９００Å程度の膜厚で形成するのが好ましい。

第２前駆強誘電体膜４３は、第１前駆強誘電体膜４１の上側全面を覆うように形成される。そして、続く第５工程において、熱処理を施されることによって、第１前駆強誘電体膜４１とともに、一体的なＳｒ、Ｂｉ、及びＴａを含有した強誘電体膜を形成する。従って、第２前駆強誘電体膜４３は、熱処理工程を経ることによって、第１前駆強誘電体膜４１とともに、一体的なＳｒ、Ｂｉ、及びＴａ含有の強誘電体膜を形成する材料が用いられる。

そのために、第２前駆強誘電体膜４３は、例えばＳＴＯ膜を材料として形成される。ＳＴＯ膜は、例えばＳＴ、ＰＥＴ、及びＢｉＭＭＰを同時に原料ガスとして使用することで形成される。これらの原料ガスは、ＳＴがＳｒを、ＰＥＴがＴａを、及びＢｉＭＭＰがＢｉをそれぞれ含有している。しかし、この第４工程における第２前駆強誘電体膜４３の形成時には、第１電極３１の上側表面が第１前駆強誘電体膜４１によって覆われているため、第１電極３１中にＴａ及びＢｉが拡散することはない。

また、上述したように、第２前駆強誘電体膜４３についても、第１前駆強誘電体膜４１と同様に、ＣＶＤ法を用いて形成される。また、第２前駆強誘電体膜４３を形成する際の原料ガスの一つであるＳＴは、第１前駆強誘電体膜４１を形成する際に使用したものと同様のものを使用する。従って、この第４工程における第２前駆強誘電体膜４３の形成は、第３工程から連続的に行うことが可能である。すなわち、第３工程において第１前駆強誘電体膜４１を形成した後に、ＳＴの供給を中断せずに、ＰＥＴ及びＢｉＭＭＰの供給を開始し、第２前駆強誘電体膜４３の形成を行う。そのため、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３を形成するに当たり、製造のスループットが良好となる。ここで、第２前駆強誘電体膜４３を形成する原料ガスとして、ＳＴの代わりにＳｒ（ｄｐｍ）_２を使用することもできる。そのため、上述の第３工程において、第１前駆強誘電体膜４１の形成にＳｒ（ｄｐｍ）_２を原料ガスとして使用した場合についても、第３工程及び第４工程を連続的に行うことができる。

なお、この第１の実施の形態では、ＳＴＯ膜を材料として第２前駆強誘電体膜４３を形成する場合を例に挙げて説明した。この場合には、続く第５工程において第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３から一体的に形成される、Ｓｒ、Ｂｉ、及びＴａ含有の強誘電体膜として、ＳＴＯ膜が形成される。ここで、強誘電体膜として、Ｓｒ、Ｂｉ、及びＴａに加えて他の元素を含有する強誘電体膜を形成する場合には、上述したＳｒ、Ｂｉ、及びＴａをそれぞれ含有した各原料ガスに加えて、設計に応じた好適な元素を含有した原料ガスを使用し、第２前駆強誘電体膜４３を形成すれば良い。

次に、第５工程では、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３に対して、熱処理を行うことによって、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３を一体的な強誘電体膜４５に変えて図２（Ｂ）に示すような構造体を得る。

熱処理を行うことによって、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３は、結晶化する。その結果、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３は、一体的な強誘電体膜４５を形成する。また、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３を十分に結晶化することによって、良好なヒステリシス特性を得ることができる。既に説明したように、第１前駆強誘電体膜４１をＳＴＯ膜またはＳｒＯ_Ｘ膜によって形成し、第２前駆強誘電体膜４３を、例えばＳＢＴ膜によって形成した場合には、強誘電体膜４５としてＳＢＴ膜が形成される。この場合には、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３を十分に結晶化させるとともに、第２前駆強誘電体膜４３としてのＳＢＴ膜から、第１前駆強誘電体膜４１としてのＳＴＯ膜またはＳｒＯ_Ｘ膜へ、Ｔａ及びＢｉを拡散を促進させる。そのために、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３に対して、酸素雰囲気中において７００〜８００℃の温度で、１〜１０分程度の時間で熱処理を行うのが好ましい。なお、この７００〜８００℃及び１〜１０分の値は、ＳＢＴ膜を十分に結晶化させるという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。

次に第６工程では、強誘電体膜４５の上側表面に第２電極４７を形成して図２（Ｃ）に示すような構造体を得る。

第２電極４７は、強誘電体膜４５の上側全面を覆うように形成される。強誘電体膜４５及び第２電極４７間を低抵抗で電気的に接続するために、第２電極４７は、例えばＰｔ等の導電性の材料によって形成するのが良い。この第２電極４７は、周知のスパッタ法を用いて、１５００〜２５００Å程度の膜厚の範囲で、好ましくは１７００Åで形成するのが良い。なお、この１５００〜２５００Åの値は、強誘電体膜４５及び第２電極４７間が低抵抗で電気的に接続するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。

この第１の実施の形態では、上述の第６工程の後に、第１電極３１、強誘電体膜４５、及び第２電極４７によって構成された積層体４９を、周知のホトリソエッチング技術を用いて、部分的に除去する（図３参照）。すなわち、導電性プラグ１５の頂面及びその周辺領域の上側に存在する積層体４９を残存させ、その他の部分を除去する。そして、この部分的除去によって、残存した積層体４９の部分が強誘電体キャパシタ５１として形成される。

第１の実施の形態による強誘電体メモリの製造方法では、Ｓｒ、Ｂｉ、及びＴａを含有した金属化合物を材料とする強誘電体膜４５を形成するに当たり、まず第１前駆強誘電体膜４１と第２前駆強誘電体膜４３とを、それぞれ別の工程に分けて形成する。すなわち、第３工程では、第１電極３１にＴａ及びＢｉが拡散することがない、ＳＴ膜またはＳｒＯ_Ｘ膜を材料とした第１前駆強誘電体膜４３を形成する。そして、続く第４工程においてＳｒ、Ｂｉ、及びＴａ含有の、例えばＳＴＯ膜を材料とした第２前駆強誘電体膜４３を形成する。これら第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３は、第５工程において、熱処理されることによって一体的な強誘電体膜４５に変えられる。

このように、第１の実施の形態による強誘電体メモリの製造方法では、Ｔａ及びＢｉを含有した原料ガスを用いて第２前駆強誘電体膜４３を形成する前に、第１電極３１上には第１前駆強誘電体膜４１が形成されている。従って、この第１前駆強誘電体膜４１がバリアとして機能するため、ＣＶＤ法を用いて第２前駆強誘電体膜４３を形成しても、原料ガスであるＴａ及びＢｉのそれぞれの成分を含有した各原料ガスは、第１電極３１に接触することはない。そのため、Ｔａ及びＢｉの各成分が、第１電極３１を構成する各サブ電極膜に拡散することはない。従って、第１の実施の形態による強誘電体メモリの製造方法では、第４サブ電極膜３９及び第３サブ電極膜３７間の剥離が生じることはない。そのため、第１電極３１が破損することなく、Ｓｒ、Ｂｉ、及びＴａを含有した金属化合物を材料とする強誘電体膜４５を形成することができる。

なお、この実施の形態の構成例では、一例として、第１サブ電極膜３３、第２サブ電極膜３５、第３サブ電極膜３７、及び第４サブ電極膜３９の４つのサブ電極膜を積層した積層構造によって、第１電極３１を形成する場合について説明した。また、この実施の形態の構成例では、ＩｒＯ_ｘ膜を材料として第３サブ電極膜３７を、また、Ｐｔ膜を材料として第４サブ電極膜３９を、それぞれ形成する場合について説明した。しかし、この第１の実施の形態は、複数のサブ電極膜の積層構造を含む第１電極を有し、かつこの積層構造が、少なくとも、ＩｒＯ_ｘ膜とＰｔ膜とを含む強誘電体メモリを製造する場合であれば、適用することが可能である。

従って、第１の実施の形態による強誘電体メモリの製造方法は、なんら上述の構成に限定されるものではない。

更に、第１の実施の形態による強誘電体メモリの製造方法は、複数のサブ電極膜が、Ｔａ及びＢｉをそれぞれ含有した各化合物が、気相状態で接触することに起因して、剥離が生じる材料を含む場合であれば、適用することが可能である。従って、上述したＩｒＯ_ｘ膜及びＰｔ膜は一例に過ぎず、このようなサブ電極膜の材料を含む場合であれば、他の材料であっても、この実施の形態による強誘電体メモリの製造方法を適用することができる。

〈第１の変形例〉
第１の変形例では、上述の第１の実施の形態の第３工程において、第１前駆強誘電体膜４１を気相状態の原料ガスを使用しない方法で形成する、強誘電体メモリの製造方法について説明する。

なお、この第１の変形例による強誘電体メモリの製造方法が第１の実施の形態による強誘電体メモリの製造方法と構成上相違するのは、第３工程において、第１前駆強誘電体膜４１をＣＶＤ法ではなく、気相状態の原料ガスを使用しない方法を用いて形成する点である。その他の構成要素及び作用効果は、第１の実施の形態と同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。

なお、この第１の変形例の第１工程、第２工程、及び第４工程〜第６工程は、上述の第１の実施の形態と同様であるため、説明を省略する。

第１の変形例の第３工程では、第１電極３１の上側表面、すなわち第４サブ電極膜３９の上側表面に、気相状態の原料ガスを使用しない方法を用いて、Ｓｒ、Ｂｉ、及びＴａを含有した化合物を材料として第１前駆強誘電体膜４１を形成する（図示せず）。

既に説明したように、Ｔａ及びＢｉをそれぞれ含有した各化合物は、気相状態で第１電極３１に接触すると、Ｔａ及びＢｉの各成分が第１電極３１を構成する各膜中に拡散する。そこで、この第１の変形例では、第１前駆強誘電体膜４１を形成するに当たり、例えば周知のゾルゲル法、ＭＯＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法等の溶液塗布法、または反応性スパッタ法等の、気相状態の原料ガスを使用しない方法を用いる。これらの方法を用いて第１前駆強誘電体膜４１を形成する場合には、気相状態の原料ガスを使用することがない。従って、第１前駆強誘電体膜４１として、Ｓｒ、Ｂｉ、及びＴａを含有した化合物膜を形成する場合にも、Ｔａ及びＢｉの各元素を含有した化合物が、気相状態で第１電極３１に接触することはない。そのため、Ｓｒ、Ｂｉ、及びＴａの各元素を含有した化合物を材料として、第１電極３１の上側表面に、第１前駆強誘電体膜４１を形成しても、第１電極３１中にＴａ及びＢｉが拡散することはない。

また、第１の実施の形態と同様に、第１前駆強誘電体膜４１は、続く第４工程における第２前駆強誘電体膜４３の形成時に、Ｔａ及びＢｉが第１電極３１中に拡散するのを防止するバリアとして機能する。そのために、第１前駆強誘電体膜４１は、１００Å程度の膜厚で形成するのが好ましい。なお、この１００Åの値は、第１電極３１と、Ｔａ及びＢｉの各成分を含有した各原料ガスとを接触させないために、バリアとして機能するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。

また、第１前駆強誘電体膜４１は、続く第４工程において形成される第２前駆強誘電体膜４３と同じ化合物、すなわち第５工程において、この第２前駆強誘電体膜４３と一体的に形成される強誘電体膜４５と同じ化合物を材料として形成される。すなわち、第２前駆強誘電体膜４３を構成するＳｒ、Ｂｉ、及びＴａを含有した化合物として、ＳＢＴを材料とする場合には、第１前駆強誘電体膜４１は、ＳＢＴ膜を材料として形成される。

このように、第１の変形例による強誘電体メモリの製造方法では、Ｓｒ、Ｂｉ、及びＴａを含有した化合物を材料として、第１前駆強誘電体膜４１を形成することができる。そのため、第１の変形例では、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３を、同じ化合物を材料として形成することができる。その結果、第１前駆強誘電体膜４１と第２前駆強誘電体膜４３とを異なる化合物膜によって形成する第１の実施の形態と比して、第５工程において、これら第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３から一体的に形成される強誘電体膜４５の組成を正確に設定することができる。例えば、第１の実施の形態において、強誘電体膜４５をＳＴＯ膜によって形成する場合には、既に説明したように、第１前駆強誘電体膜４１を例えばＳＴＯ膜で、また第２前駆強誘電体膜４３をＳＢＴ膜で形成する。これらＳＴＯ膜とＳＢＴ膜とは、それぞれＳｒ、Ｂｉ、及びＴａの組成比が異なる。そのため、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３が、第５工程において一体化されたとき、形成される強誘電体膜４５のＳｒ、Ｂｉ、及びＴａの組成比が、所望の値からずれる可能性がある。これに対して、第１の変形例による強誘電体メモリの製造方法では、第１前駆強誘電体膜４１及び第２前駆強誘電体膜４３を、同じ化合物、すなわちＳｒ、Ｂｉ、及びＴａの組成比が同じ化合物を材料として形成することができる。そのため、第１の実施の形態とは異なり、形成される強誘電体膜４５のＳｒ、Ｂｉ、及びＴａの組成比が、所望の値からずれるのを防止することができる。

（Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図である。 （Ａ）〜（Ｃ）は、この発明の第１の実施の形態を説明する工程図であり、図１（Ｃ）に続く工程図である。 この発明の第１の実施の形態を説明する工程図であり、図２（Ｃ）に続く工程図である。

符号の説明

１１：下地
１３：絶縁膜
１５：導電性プラグ
１７：半導体基板
１９：素子領域
２１：チャネル領域
２３ａ：第１主電極領域
２３ｂ：第２主電極領域
２５：ゲート酸化膜
２７：ゲート電極
２９：ゲート電極部
３１：第１電極
３３：第１サブ電極膜
３５：第２サブ電極膜
３７：第３サブ電極膜
３９：第４サブ電極膜
４１：第１前駆強誘電体膜
４３：第２前駆強誘電体膜
４５：強誘電体膜
４７：第２電極
４９：積層体
５１：強誘電体キャパシタ

Claims (3)

1. 絶縁膜、及び該絶縁膜に設けられた導電性プラグを含む下地を用意する第１工程と、
   該下地の上側表面に、複数のサブ電極膜の積層構造を含む第１電極を、前記導電性プラグと接触させて形成する第２工程と、
   該第１電極の上側表面に、Ｓｒ_ＸＴａ_ＹＯ_Ｚ（Ｘは０＜Ｘの実数、Ｙは０＜Ｙの実数、Ｚは０＜Ｚの実数）を材料として第１前駆強誘電体膜を形成する第３工程と、
   該第１前駆強誘電体膜の上側表面に、Ｓｒ、Ｂｉ、及びＴａを含有した化合物を材料として第２前駆強誘電体膜を形成する第４工程と、
   前記第１前駆強誘電体膜及び前記第２前駆強誘電体膜に対して、熱処理を行うことによって、該第１前駆強誘電体膜及び該第２前駆強誘電体膜を一体的な強誘電体膜に変える第５工程と、
   該強誘電体膜の上側表面に第２電極を形成する第６工程と
   を含むことを特徴とする強誘電体メモリの製造方法。
2. 絶縁膜、及び該絶縁膜に設けられた導電性プラグを含む下地を用意する第１工程と、
   該下地の上側表面に、複数のサブ電極膜の積層構造を含む第１電極を、前記導電性プラグと接触させて、形成する第２工程と、
   該第１電極の上側表面に、ＳｒＯ_Ｘ（Ｘは０＜Ｘの実数）を材料として第１前駆強誘電体膜を形成する第３工程と、
   該第１前駆強誘電体膜の上側表面に、Ｓｒ、Ｂｉ、及びＴａを含有した化合物を材料として第２前駆強誘電体膜を形成する第４工程と、
   前記第１前駆強誘電体膜及び前記第２前駆強誘電体膜に対して、熱処理を行うことによって、該第１前駆強誘電体膜及び該第２前駆強誘電体膜を一体的な強誘電体膜に変える第５工程と、
   該強誘電体膜の上側表面に第２電極を形成する第６工程と
   を含むことを特徴とする強誘電体メモリの製造方法。
3. 請求項１または２に記載の強誘電体メモリの製造方法において、
   前記積層構造を構成するサブ電極膜として、少なくとも、ＩｒＯ_Ｘ（Ｘは０＜Ｘの実数）膜とＰｔ膜とを形成する
   ことを特徴とする強誘電体メモリの製造方法。

Images