JP4715976B1 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP4715976B1 JP4715976B1 JP2011027476A JP2011027476A JP4715976B1 JP 4715976 B1 JP4715976 B1 JP 4715976B1 JP 2011027476 A JP2011027476 A JP 2011027476A JP 2011027476 A JP2011027476 A JP 2011027476A JP 4715976 B1 JP4715976 B1 JP 4715976B1
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- circuit
- current
- source
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101150090280 MOS1 gene Proteins 0.000 abstract description 27
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 abstract description 27
- 101100286980 Daucus carota INV2 gene Proteins 0.000 abstract description 10
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 abstract description 10
- 230000008054 signal transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 102100030393 G-patch domain and KOW motifs-containing protein Human genes 0.000 description 7
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 7
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 description 6
- 101100478187 Arabidopsis thaliana MOS4 gene Proteins 0.000 description 4
- 101100461812 Arabidopsis thaliana NUP96 gene Proteins 0.000 description 3
- 101100262446 Arabidopsis thaliana UBA1 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101001051799 Aedes aegypti Molybdenum cofactor sulfurase 3 Proteins 0.000 description 1
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101150088150 VTH2 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】本発明のレベルシフト回路は、インバータ回路INV2、レベルシフト素子MOS1、第1の抵抗R1及びカレントミラー回路CM1を備える。インバータ回路INV2は、入力信号を反転して出力する。レベルシフト素子MOS1は、入力信号を反転した信号をゲート信号として動作する。第1の抵抗R1の一端は、インバータ回路の出力に接続されている。カレントミラー回路CM1は、第1の抵抗R1を介してインバータ回路INV2の出力から入力した電流に対応する電流をレベルシフト素子MOS1のソースから接地点に流す。
【選択図】図3
Description
また、入力信号を反転した信号をゲート信号として動作するレベルシフト素子と、前記入力信号を反転した信号から決まる電流が入力されて、入力された電流に対応する電流を前記レベルシフト素子のソースから接地点に流すカレントミラー回路と、前記入力信号を反転した信号を出力するインバータ回路と、前記インバータ回路の出力と前記カレントミラー回路との間に接続されて前記カレントミラー回路に入力される電流を決める第1の抵抗とを備えることを特徴とするものである。
[ハーフブリッジ回路]
図1は、本発明の実施の形態に係るハーフブリッジ回路を示す図である。マイコンやCPUなどの制御回路10からの指示に応じて、ハイ側ドライバ12とロー側ドライバ14は、それぞれIGBT16,18をON/OFFする。IGBT16のコレクタは電源20に接続され、エミッタはモーターやランプなどの負荷22に接続されている。IGBT18のコレクタは負荷22に接続され、エミッタは接地されている。
図3は、本発明の実施の形態1に係るレベルシフト回路を示す図である。このレベルシフト回路は、図1のハーフブリッジ回路におけるレベルシフト回路36,38に対応する。
実施の形態1に係るレベルシフト回路の効果について、参考例と比較しながら説明する。図4は、参考例に係るレベルシフト回路を示す図である。図3の回路とは異なり、第1の抵抗R1の代わりに、PMOSトランジスタMOS2のドレインとレベルシフト素子MOS1のゲートとの間に抵抗R1´が接続されている。また、第1のバイポーラトランジスタTr1は、コレクタが抵抗R1´の他端に接続され、エミッタが接地されている。第2のバイポーラトランジスタTr2は、ベース及びコレクタが第1のバイポーラトランジスタTr1のベースとレベルシフト素子MOS1のソースに接続され、エミッタが接地されている。即ち、参考例のカレントミラー回路CM2は、ウィルソンカレントミラー回路である。
参考例では、ID=(VCC−(VTH1+VBE+VDS))/R3となる。一方、実施の形態1では、ID=(VCC−(VBE+VDS))/R1となる。即ち、実施の形態1では電流IDは閾値電圧VTH1に依存しない。従って、同じ大きさの電流IDを得る場合に、実施の形態1の抵抗R1の抵抗値を参考例の抵抗R1´の抵抗値よりも大きくすることができる。このため、実施の形態1は、電源電圧VCCの揺れ(電源電圧低下)に対して、電流IDの変動を小さくすることができる。
実施の形態1のレベルシフト回路では、入力信号に合わせて、レベルシフト素子MOS1とカレントミラー回路CM1を同時にON/OFFさせている。従って、入力信号がローの場合は、レベルシフト素子MOS1とカレントミラー回路CM1がOFF状態となり、VCC−GND間及びVB−GND間の回路電流はほとんど消費されない。従って、実施の形態1は、消費電流を低減することができる。カレントミラー比によって効果は若干異なるが、ID=IC×2の場合、実施の形態1では、参考例と比べてVCC−GND間の回路電流を3mA程度、VB−GND間の回路電流を6mA程度低減することができる。
図8は、本発明の実施の形態2に係るレベルシフト回路を示す図である。PMOSトランジスタMOS2のドレインとレベルシフト素子MOS1のゲートとの間に第2の抵抗R3が接続されている。第1の抵抗R1の一端は、PMOSトランジスタMOS2のドレインと第2の抵抗R3の接続点に接続されている。その他の構成は実施の形態1と同様である。
図10は、本発明の実施の形態3に係るレベルシフト回路を示す図である。アノードが接地され、カソードがレベルシフト素子MOS1のソースに接続されたツェナーダイオードD2が設けられている。その他の構成は実施の形態1と同様である。
図11は、本発明の実施の形態4に係るレベルシフト回路を示す図である。アノードがレベルシフト素子MOS1のソースに接続され、カソードがインバータ回路INV2の出力に接続されたダイオードD3が設けられている。その他の構成は実施の形態1と同様である。
図12は、本発明の実施の形態5に係るレベルシフト回路を示す図である。アノードがレベルシフト素子MOS1のソースに接続され、カソードが電源VCCに接続されたダイオードD4が設けられている。その他の構成は実施の形態1と同様である。このようにダイオードD4を介して第2のバイポーラトランジスタTr2のコレクタ電位を電源VCCに直接にクランプすることで、実施の形態3と同様の効果を得ることができる。
図13は、本発明の実施の形態6に係るレベルシフト回路を示す図である。ゲートが第1のバイポーラトランジスタTr1のドレインに接続され、ソースが第1,2のバイポーラトランジスタTr1,Tr2のゲートに接続され、ドレインが電源Vccに接続された第3のバイポーラトランジスタTr3が設けられている。第3のバイポーラトランジスタTr3のドレインと接地点との間に抵抗R4が接続されている。即ち、実施の形態6のカレントミラー回路CM1は、ベース電流補償型カレントミラーである。その他の構成は実施の形態1と同様である。
図14は、本発明の実施の形態7に係るレベルシフト回路を示す図である。カレントミラー回路CM1は、第1のMOSトランジスタMOS4と第2のMOSトランジスタMOS5とを有する。第1のMOSトランジスタMOS4は、ゲート及びドレインが第1の抵抗R1の他端に接続され、ソースが接地されている。第2のMOSトランジスタMOS5は、ゲートが第1のMOSトランジスタMOS4のゲートに接続され、ドレインがレベルシフト素子MOS1のソースに接続され、ソースが接地されている。即ち、実施の形態7のカレントミラー回路CM1は、MOS型カレントミラー回路である。その他の構成は実施の形態1と同様である。MOS型カレントミラー回路では、実施の形態6で説明したバイポーラトランジスタを用いたカレントミラー回路の問題点が無いため、少ないばらつきでIR1=IDに設定することができる。
図15は、本発明の実施の形態8に係るレベルシフト回路を示す図である。実施の形態2と同様に第2の抵抗R3が設けられ、実施の形態3と同様にツェナーダイオードD2が設けられている。その他の構成は実施の形態7と同様である。これにより、実施の形態2,3,7と同様の効果を得ることができる。
図16は、本発明の実施の形態9に係るレベルシフト回路を示す図である。実施の形態2と同様に第2の抵抗R3が設けられ、実施の形態4と同様にダイオードD3が設けられている。その他の構成は実施の形態7と同様である。これにより、実施の形態2,4,7と同様の効果を得ることができる。
図17は、本発明の実施の形態10に係るレベルシフト回路を示す図である。実施の形態2と同様に第2の抵抗R3が設けられ、実施の形態5と同様にダイオードD4が設けられている。その他の構成は実施の形態7と同様である。これにより、実施の形態2,5,7と同様の効果を得ることができる。
D2 ツェナーダイオード
D3,D4 ダイオード
INV2 インバータ回路
MOS1 レベルシフト素子
MOS2 PMOSトランジスタ
MOS3 NMOSトランジスタ
MOS4 第1のMOSトランジスタ
MOS5 第2のMOSトランジスタ
R1 第1の抵抗
R3 第2の抵抗
Tr1 第1のバイポーラトランジスタ
Tr2 第2のバイポーラトランジスタ
Tr3 第3のバイポーラトランジスタ
Claims (10)
- 入力信号を反転して出力するインバータ回路と、
前記入力信号を反転した信号をゲート信号として動作するレベルシフト素子と、
一端が前記インバータ回路の出力に接続された第1の抵抗と、
前記第1の抵抗を介して前記インバータ回路の出力から入力した電流に対応する電流を前記レベルシフト素子のソースから接地点に流すカレントミラー回路とを備えることを特徴とするレベルシフト回路。 - 入力信号を反転した信号をゲート信号として動作するレベルシフト素子と、
前記入力信号を反転した信号から決まる電流が入力されて、入力された電流に対応する電流を前記レベルシフト素子のソースから接地点に流すカレントミラー回路と、
前記入力信号を反転した信号を出力するインバータ回路と、
前記インバータ回路の出力と前記カレントミラー回路との間に接続されて前記カレントミラー回路に入力される電流を決める第1の抵抗とを備えることを特徴とするレベルシフト回路。 - 前記カレントミラー回路は、
ベース及びコレクタが前記第1の抵抗の他端に接続され、エミッタが接地された第1のバイポーラトランジスタと、
ベースが前記第1のバイポーラトランジスタのベースに接続され、コレクタが前記レベルシフト素子のソースに接続され、エミッタが接地された第2のバイポーラトランジスタとを有することを特徴とする請求項1または請求項2に記載のレベルシフト回路。 - 前記カレントミラー回路は、
ゲート及びドレインが前記第1の抵抗の他端に接続され、ソースが接地された第1のMOSトランジスタと、
ゲートが前記第1のMOSトランジスタのゲートに接続され、ドレインが前記レベルシフト素子のソースに接続され、ソースが接地された第2のMOSトランジスタとを有することを特徴とする請求項1または請求項2に記載のレベルシフト回路。 - 前記インバータ回路は、
ゲートから前記入力信号を入力し、ソースが電源に接続され、ドレインが前記レベルシフト素子のゲートに接続されたPMOSトランジスタと、
ゲートから前記入力信号を入力し、ソースが接地され、ドレインが前記レベルシフト素子のゲートに接続されたNMOSトランジスタとを有することを特徴とする請求項1〜4の何れか1項に記載のレベルシフト回路。 - 前記PMOSトランジスタのドレインと前記レベルシフト素子のゲートとの間に接続された第2の抵抗を更に備え、
前記第1の抵抗の一端は、前記PMOSトランジスタのドレインと前記第2の抵抗の接続点に接続されていることを特徴とする請求項5に記載のレベルシフト回路。 - アノードが接地され、カソードが前記レベルシフト素子のソースに接続されたツェナーダイオードを更に備えることを特徴とする請求項1〜6の何れか1項に記載のレベルシフト回路。
- アノードが前記レベルシフト素子のソースに接続され、カソードが前記インバータ回路の出力に接続されたダイオードを更に備えることを特徴とする請求項1〜6の何れか1項に記載のレベルシフト回路。
- アノードが前記レベルシフト素子のソースに接続され、カソードが電源に接続されたダイオードを更に備えることを特徴とする請求項1〜6の何れか1項に記載のレベルシフト回路。
- ゲートが前記第1のバイポーラトランジスタのドレインに接続され、ソースが前記第1,2のトランジスタのゲートに接続され、ドレインが電源に接続された第3のトランジスタを更に備えることを特徴とする請求項3に記載のレベルシフト回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011027476A JP4715976B1 (ja) | 2008-11-17 | 2011-02-10 | レベルシフト回路 |
JP2011053210A JP2011139529A (ja) | 2008-11-17 | 2011-03-10 | レベルシフト回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008293185A JP4686589B2 (ja) | 2008-11-17 | 2008-11-17 | レベルシフト回路 |
JP2011027476A JP4715976B1 (ja) | 2008-11-17 | 2011-02-10 | レベルシフト回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008293185A Division JP4686589B2 (ja) | 2008-11-17 | 2008-11-17 | レベルシフト回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011053210A Division JP2011139529A (ja) | 2008-11-17 | 2011-03-10 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4715976B1 true JP4715976B1 (ja) | 2011-07-06 |
JP2011135603A JP2011135603A (ja) | 2011-07-07 |
Family
ID=42279812
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008293185A Active JP4686589B2 (ja) | 2008-11-17 | 2008-11-17 | レベルシフト回路 |
JP2011027476A Active JP4715976B1 (ja) | 2008-11-17 | 2011-02-10 | レベルシフト回路 |
JP2011053210A Pending JP2011139529A (ja) | 2008-11-17 | 2011-03-10 | レベルシフト回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008293185A Active JP4686589B2 (ja) | 2008-11-17 | 2008-11-17 | レベルシフト回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011053210A Pending JP2011139529A (ja) | 2008-11-17 | 2011-03-10 | レベルシフト回路 |
Country Status (2)
Country | Link |
---|---|
JP (3) | JP4686589B2 (ja) |
KR (2) | KR101106662B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104320118A (zh) * | 2014-11-06 | 2015-01-28 | 无锡普雅半导体有限公司 | 一种驱动电路结构 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4686589B2 (ja) * | 2008-11-17 | 2011-05-25 | 三菱電機株式会社 | レベルシフト回路 |
JP5530669B2 (ja) * | 2009-07-01 | 2014-06-25 | 三菱電機株式会社 | 半導体回路 |
JP5333339B2 (ja) * | 2010-04-30 | 2013-11-06 | 三菱電機株式会社 | ゲート駆動回路 |
JP5810973B2 (ja) * | 2012-03-05 | 2015-11-11 | 株式会社デンソー | スイッチング素子の駆動回路 |
KR101475569B1 (ko) * | 2012-10-16 | 2014-12-23 | 한양대학교 산학협력단 | 듀얼 스텝 레벨 시프터 |
CN105897246B (zh) * | 2014-12-26 | 2020-10-02 | 恩智浦美国有限公司 | 用于高电压应用的电压电平移位器 |
JP7276749B2 (ja) * | 2019-12-26 | 2023-05-18 | 株式会社東海理化電機製作所 | 入力回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186884A (ja) * | 1997-12-22 | 1999-07-09 | Matsushita Electric Works Ltd | レベルシフト回路 |
TWI237947B (en) * | 2001-07-12 | 2005-08-11 | Sanyo Electric Co | Level transducing circuit |
KR100566395B1 (ko) * | 2003-12-17 | 2006-03-31 | 삼성전자주식회사 | 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법 |
JP4397697B2 (ja) * | 2004-01-15 | 2010-01-13 | 三菱電機株式会社 | 出力回路 |
JP4384008B2 (ja) * | 2004-11-01 | 2009-12-16 | 三菱電機株式会社 | レベルシフト回路 |
KR100795694B1 (ko) | 2006-08-28 | 2008-01-17 | 삼성전자주식회사 | 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법 |
JP5095184B2 (ja) | 2006-11-22 | 2012-12-12 | フリースケール セミコンダクター インコーポレイテッド | レベルシフタ回路 |
JP4686589B2 (ja) * | 2008-11-17 | 2011-05-25 | 三菱電機株式会社 | レベルシフト回路 |
-
2008
- 2008-11-17 JP JP2008293185A patent/JP4686589B2/ja active Active
-
2009
- 2009-03-09 KR KR1020090019679A patent/KR101106662B1/ko active IP Right Grant
-
2011
- 2011-02-10 JP JP2011027476A patent/JP4715976B1/ja active Active
- 2011-03-10 JP JP2011053210A patent/JP2011139529A/ja active Pending
- 2011-07-25 KR KR1020110073609A patent/KR101149902B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104320118A (zh) * | 2014-11-06 | 2015-01-28 | 无锡普雅半导体有限公司 | 一种驱动电路结构 |
CN104320118B (zh) * | 2014-11-06 | 2017-12-12 | 无锡普雅半导体有限公司 | 一种驱动电路结构 |
Also Published As
Publication number | Publication date |
---|---|
KR101149902B1 (ko) | 2012-06-11 |
KR20110090875A (ko) | 2011-08-10 |
JP2011135603A (ja) | 2011-07-07 |
JP2010124032A (ja) | 2010-06-03 |
JP2011139529A (ja) | 2011-07-14 |
KR101106662B1 (ko) | 2012-01-18 |
KR20100055312A (ko) | 2010-05-26 |
JP4686589B2 (ja) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4715976B1 (ja) | レベルシフト回路 | |
US7579880B2 (en) | Circuit for driving a semiconductor element | |
JP5148537B2 (ja) | 電源電圧検出回路 | |
JP2006270382A (ja) | レベルシフト回路および電源装置 | |
US8773040B2 (en) | Indicator drive circuit | |
JPH0693615B2 (ja) | ドライバ回路 | |
JP2008220056A (ja) | 突入電流防止回路と方法 | |
JP2006295326A (ja) | 保護機能付きスイッチング回路および保護回路 | |
CA2646524A1 (en) | Load controller | |
KR920019085A (ko) | 전력 소모 감소를 위한 에미터 결합 논리 레벨의 바이어스 전압 발생회로 | |
JPWO2017169057A1 (ja) | センサ装置 | |
JP3617433B2 (ja) | 駆動回路 | |
US6753707B2 (en) | Delay circuit and semiconductor device using the same | |
JP5961944B2 (ja) | ゲート駆動回路 | |
JP4821394B2 (ja) | 半導体素子駆動回路 | |
JP2003078361A (ja) | 電源回路及び半導体装置 | |
JPH07321621A (ja) | 半導体集積回路 | |
JP4887111B2 (ja) | シュミット回路 | |
JP7131700B2 (ja) | 半導体装置 | |
JP7199325B2 (ja) | スイッチ回路 | |
JP5687091B2 (ja) | 電源電圧検出回路 | |
JP7509569B2 (ja) | 電源切り替え装置 | |
JP2006157400A (ja) | ドライバ回路 | |
JP2009060226A (ja) | 半導体装置 | |
US20210203320A1 (en) | Input circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4715976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |