JP4714026B2 - 電子部品実装装置、電子部品実装方法及び電子部品装置 - Google Patents

電子部品実装装置、電子部品実装方法及び電子部品装置 Download PDF

Info

Publication number
JP4714026B2
JP4714026B2 JP2006002671A JP2006002671A JP4714026B2 JP 4714026 B2 JP4714026 B2 JP 4714026B2 JP 2006002671 A JP2006002671 A JP 2006002671A JP 2006002671 A JP2006002671 A JP 2006002671A JP 4714026 B2 JP4714026 B2 JP 4714026B2
Authority
JP
Japan
Prior art keywords
mounting
adhesive
substrate
electronic component
reinforcing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006002671A
Other languages
English (en)
Other versions
JP2007184485A5 (ja
JP2007184485A (ja
Inventor
宏一郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006002671A priority Critical patent/JP4714026B2/ja
Priority to SG200608999-9A priority patent/SG134221A1/en
Priority to US11/645,702 priority patent/US7748113B2/en
Priority to EP07000029A priority patent/EP1806962B1/en
Priority to CN2007100021120A priority patent/CN101001519B/zh
Publication of JP2007184485A publication Critical patent/JP2007184485A/ja
Publication of JP2007184485A5 publication Critical patent/JP2007184485A5/ja
Application granted granted Critical
Publication of JP4714026B2 publication Critical patent/JP4714026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、例えば、フリップチップボンデンィングによりＬＳＩを基板に実装する電子部品実装装置に関する。
この種の電子部品実装装置では、基板上の複数個所に接着剤を塗布し、これら接着剤上にＬＩＳを搭載し、これらＬＳＩを加熱して基板に接着固定するようにしている。
また、完成後の製品の機械的強度を向上させる場合に、ＬＳＩの上に補強板を重ねて接合することも行なわれている（例えば、特許文献１参照。）。
特開２００１−２８３８１号公報
しかしながら、従来においては、基板に対する接着剤の塗布位置と、ＬＳＩの搭載位置とが異なっていたため、基板の移動工程が特別に必要とされ、処理効率が低下するという問題があった。
また、基板上にＬＳＩを一個搭載する毎に加熱して接着していたため、ＬＳＩの加熱処理効率が悪いという問題があった。
さらに、補強板をＬＳＩの上に接合する場合には、ＬＳＩの搭載位置と補強板の搭載位置とが異なっていたため、基板の移動工程が特別に必要とされ、処理効率が低下するとともに、ＬＳＩと補強板との相互間の位置ずれが発生し易くなるという問題があった。
また、ＬＳＩの搭載機構と補強板の搭載機構を個別に必要としていたため、装置が大型化するという問題があった。
本発明は上記事情に着目してなされたもので、その目的とするところは、基板に対する接着剤の塗布位置と、電子部品の搭載位置とを同じ位置とすることにより、接着剤の塗布位置から電子部品の搭載位置への基板の移動工程を不要とし、また、基板に搭載された複数の電子部品及び補強板を同時に加熱することにより、加熱工程を短くでき、さらに、電子部品の搭載位置と補強板の搭載位置とを同一位置とすることにより、基板の移動工程を不要とし、また、電子部品の搭載と補強板の搭載を単一の搭載手段で行なうことにより、構成的に簡略化できるようにした電子部品搭載装置を提供することにある。
請求項１記載の発明は、基板上に接着剤を塗布してこの接着剤上に電子部品を搭載し、この電子部品上に接着剤を塗布してこの接着剤上に補強板を搭載する電子部品実装装置において、前記基板上及び前記電子部品上への接着剤の塗布を所定位置で行なう塗布手段と、前記電子部品及び前記補強板の搭載を前記所定位置と同じ位置で行なう搭載手段と、この搭載手段によって前記電子部品及び補強板が搭載された前記基板を加熱位置に搬送する搬送手段と、この搬送手段によって加熱位置に搬送された前記基板上の前記電子部品、及び前記補強板を加熱して接着する接着手段とを具備する。
請求項２記載の発明は、基板上の複数個所に順次接着剤を塗布してこれら接着剤上に電子部品を順次搭載し、これら電子部品上に順次接着剤を塗布してこれら接着剤上に補強板を順次搭載する電子部品実装装置において、前記基板上の複数個所、及び前記複数の電子部品上への接着剤の塗布を所定位置で行なう塗布手段と、前記複数の電子部品及び前記複数の補強板の搭載を前記所定位置と同じ位置で行なう搭載手段と、この搭載手段によって前記複数の電子部品及び前記複数の補強板が搭載された前記基板を加熱位置に搬送する搬送手段と、この搬送手段によって加熱位置に搬送された前記基板上の前記複数の電子部品、及び前記複数の補強板を加熱して接着する接着手段とを具備する。
請求項４記載の発明は、基板上に接着剤を塗布することと、前記塗布された接着剤上に電子部品を搭載することと、前記搭載された電子部品上に接着剤を塗布することと、
この塗布された接着剤上に補強板を搭載することと、前記電子部品及び前記補強板が搭載された前記基板を加熱位置に搬送することと、前記加熱位置に搬送された前記基板上の前記電子部品、及び前記補強板を加熱して接着することとを具備し、前記基板上及び前記電子部品上への接着剤の塗布、さらに、前記電子部品及び前記補強板の搭載を同じ位置で行なう。
請求項５記載の発明は、基板上の複数個所に順次、接着剤を塗布することと、前記塗布された複数個所の接着剤上に順次、電子部品を搭載することと、前記搭載された複数個の電子部品上に順次、接着剤を塗布することと、前記複数個の電子部品上に塗布された接着剤上に順次、補強板を搭載することと、前記複数個の電子部品、及び前記複数個の補強板が搭載された前記基板を加熱位置に搬送することと、前記加熱位置に搬送された前記基板上の前記複数個の電子部品、及び前記複数個の補強板を加熱して接着することとを具備し、前記基板上の複数個所、及び前記複数個の電子部品上への接着剤の塗布、さらに、前記複数個の電子部品、及び前記複数個の補強板の搭載を同一位置で行なう。
請求項６記載の発明は、前記請求項４記載の実装方法によって実装される。
請求項７記載の発明は、前記請求項５記載の実装方法によって実装される。
本発明は、接着剤の塗布と電子部品の搭載を同一位置で行なうため、基板の移動が不要となり、処理効率を向上できる。
また、基板に搭載された複数の電子部品と複数の補強板とを同時に加熱するため、加熱処理効率を向上できるとともに、全体的な厚さも均一化できる。
さらに、電子部品の搭載と補強板の搭載を同一位置で行なうため、基板の移動が不要となり、搭載処理効率を向上できるとともに、電子部品と補強板との相対的な位置精度も良好に維持することができる。
また、電子部品の搭載と補強板の搭載を単一の搭載手段で行なうため、構成的に簡略化でき、装置の小型化が可能になる。
以下、図面を参照しながら本発明の実施の形態を詳細に説明する。
図１は、本発明の第１の実施の形態である部品実装装置としてのＬＳＩ実装装置を示す平面図である。
図１中１は基板で、この基板１は連続フープ形状をなし、その送り方向及び幅方向に複数の製品個品部分を有している。基板１の幅方向には７個の製品個品部分が配置されている。基板１の各製品個品部分には配線パタンが形成され、電子部品としてのＬＳＩの実装部２が構成されている。基板１はＬＳＩなどの部品の実装を完了したのち、各製品個品部分に分割されて個別に製品に組み込まれるようになっている。
この実装装置は基盤Ｋを備え、この基盤Ｋの上面には、ＬＳＩウェハ３、およびＬＳＩの補強板１８を順次供給するための供給ホッパ４が配設されている。また、基盤Ｋ上には、基板１の送り方向に亘って搭載ユニットＪ、及び接着手段としての加熱ユニット１２が配設されている。
搭載ユニットＪは基板１の送り方向に対して直交する方向にリニアモータ方式のロボット軸６を備えている。ロボット軸６は基板１の上面側に離間対向されている。ロボット軸６には搭載手段としての搭載機構８、及び塗布手段としての塗布機構１１が配設されている。
搭載機構８は矢印で示すようにロボット軸６の軸方向に沿って移動するスライダ８ａを有し、このスライダ８ａには搭載ヘッド７が設けられている。搭載ヘッド７は矢印で示すようにスライダ８ａの移動方向に対し直交する方向、及び、回転方向に移動自在となっている。搭載ヘッド７はＬＳＩウェハ３からＬＳＩ１５、また、供給ホッパ４から補強板１８をそれぞれ吸着して搬送し、基板１上に搭載するものである。なお、ＬＳＩ１５はその回路面を下向きにして吸着搬送されるようになっている。
搭載ヘッド７は平面方向の微細な位置決め、また、回転が可能となっており、ＬＳＩ１５および補強板１８を正確な位置に補正を行いながら搭載できるようになっている。
塗布機構１１は、矢印で示すようにロボット軸６の軸方向に沿って移動するスライダ１１ａを有し、このスライダ１１ａには、認識カメラ１０および接着剤のディスペンサ９が配設されている。認識カメラ１０は基板１の位置を精密に認識し、ディスペンス後の接着剤の形状の確認、及びＬＳＩ１５、補強板１８の搭載後の位置、さらに、接着剤の広がり状態の確認などに用いられる。
ディスペンサ９は、ペースト状の接着剤を塗布するが、このペーストとしては異方性導電接着剤、あるいは通常のエポキシ系等の接着剤が用いられる。
上記加熱ユニット１２は、複数（7個）の加熱ヘッド１３を備えている。これら加熱ヘッド１３は、基板１の送り方向に対して直交する方向に配設され、基板１の複数個の製品個品部分に対しそれぞれ離間対向されている。
図２は、上記したＬＳＩ実装装置の駆動制御系を示すブロック図である。
図２中３０は操作部で、この操作部３０には送信回路を介して制御部３１が接続されている。制御部３１には制御回路を介して基板１の搬送手段としての搬送機構３２、搭載ユニットＪ、加熱ユニット１２が接続され、その動作が制御されるようになっている。
図３は、上記したＬＳＩ実装装置により製作される補強板付きＬＳＩフリップ実装製品を示す断面図である。
基板１の両面には配線パタン１４が形成されている。基板１上のＬＳＩ１５を搭載すべき部位上にＬＳＩ用の接着剤１７が塗布され、この接着剤１７上にＬＳＩ１５が搭載される。ＬＳＩ５の上面（背面）上に補強板用の接着剤１９が塗布され、この接着剤１９上に補強板１８が搭載される。このように基板１上に積層された接着剤１７、ＬＳＩ１５、接着剤１９及び補強板１８は、後で詳しく述べるように、基板１ごと上下から全体的に加熱加圧される。これにより、接着剤１７，１９が反応硬化し、かつ、ＬＳＩ５の回路面上にあるバンプ１６が配線パタン１４に接触導通して回路が形成され、フリップチップボンディングが完了する。このように構成される製品は、補強板１８によってＬＳＩ１５が機械的外力から保護され、クラックなどの破損が生じる可能性を減じることが可能となる。
なお、補強板１８としてはタングステン、ステンレス等の金属、セラミック、ガラスエポキシ板、カーボン複合材料板などが用いられる。
次に、上記したように構成されるＬＳＩ実装装置の部品実装動作について図４及び図５に基づいて説明する。
操作部３０から動作指令が与えられると、搬送機構３２により基板１が図４に矢印で示すように搬送され搭載ユニットＪに至ると、検知センサ（図示しない）によって検知されて搬送が停止される。この停止後、搭載機構８のスライダ８ａが、ＬＳＩウェハ３側に退避される。ついで、塗布機構１１のスライダ１１ａがＬＳＩウェハ３に近接する基板１の１行目の製品個品部分側に移動し、認識カメラ１０で基板１の製品個品部分を認識したのちディスペンサ９により製品個品部分に接着剤１７を塗布する。この塗布後、必要に応じて認識カメラ１０により接着剤１７の塗布形状を検査する。
基板１の１行目の製品個品部分への接着剤１７の塗布が終了したら、塗布機構１１はディスペンサ９をディスペンサ移動線２０に沿って移動させて２行目の製品個品部分へ上記したと同様にして接着剤１７を塗布する。以後順次同様にして３行目、４行目…の製品個品部分へ接着剤１７を塗布する。
この接着剤１７の塗布動作の途中から、例えば、３行目の製品個品部分まで接着剤１７の塗布が進んだ段階で、搭載機構８を動作させて基板１の１行目の製品個品部分から順次その接着剤１７上にＬＳＩ１５を搭載していく。即ち、搭載機構８のスライダ８ａがＬＳＩウェハ３と基板１の製品個品部分との間を往復移動しながら搭載ヘッド７により製品個品部分の接着剤１７上にＬＳＩ１５を搭載していく。搭載ヘッド７は搭載ヘッド移動線（７本）２１に沿って往復移動される。
このように基板１の７個の製品個品部分にＬＳＩ１５が全て搭載されたのちは、図５に示すように、搭載機構８のスライダ８ａが補強板の供給ホッパ４の近傍に移動される。また、塗布機構１１のスライダ１１ａがＬＳＩウェハ３に近接する基板１の１行目の製品個品部分側に移動し、１行目の製品個品部分に搭載されたＬＳＩ１５上にディスペンサ９により接着剤１９を塗布する。この塗布後、必要に応じて認識カメラ１０により接着剤１９の塗布形状を検査する。
基板１の１行目の製品個品部分のＬＳＩ１５上への接着剤１９の塗布が終了したら、塗布機構１１はディスペンサ９をディスペンサ移動線２０に沿って移動させて２行目の製品個品部分のＬＳＩ１５上へ上記したと同様にして接着剤１９を塗布する。以後順次同様にして３行目、４行目…の製品個品部分に搭載されたＬＳＩ１５上へと接着剤１９を塗布する。
この接着剤１９の塗布動作の途中から、例えば、３行目の製品個品部分のＬＳＩ１５まで接着剤１９の塗布が進んだ段階で、搭載機構８を動作させて基板の１行目の製品個品部分のＬＳＩ１５上の接着剤１９上に順次補強板１８を搭載していく。即ち、搭載機構８のスライダ８ａが供給ホッパ４と基板１の製品個品部分との間を往復移動しながら搭載ヘッド７により補強板１８を吸着保持してＬＳＩ１５上の接着剤１９上に補強板１８を搭載していく。搭載ヘッド７は搭載ヘッド移動線（７本）２１に沿って往復移動される。
このようにして７個のＬＳＩ１５上の接着剤１７上への補強板１８の搭載が完了したら、基板１は搬送機構３２によりピッチ送りされて加熱ユニット１２に至る。加熱ユニット１２に至ると、図６に示すように、基板１とともにこの基板１上に積層されたＬＳＩ１５補強板１８が加熱テーブル２３と加熱ヘッド１３とにより挟圧保持されて加熱される。これにより、接着剤１７，１９が反応してＬＳＩ１５と補強板１８の接着が完了する。
なお、この加熱時には、加熱ヘッド１３の温度を加熱テーブル２３の温度より高くすることで一般に耐熱性の低い基板１の損傷劣化を減じることが出来る。また、加熱ヘッド１３と加熱テーブル２３の温度差を独立して調整することにより、接着剤１７，１９の硬化後の製品の反りを減じることも出来る。
上記したように、この実施の形態によれば、接着剤１７の塗布と、ＬＳＩ１５の搭載を一部同時並行して行うため、処理速度を向上させることが可能となる。
また、接着剤１９の塗布と、補強板１８の搭載を一部同時並行して行うため、処理速度を向上させることが可能となる。
また、ＬＳＩ３の実装と、補強板１８の実装を基板１を移動させることなく完了するため、基板1上の搭載位置の認識は１回で済み処理時間を短縮できるとともに、ＬＳＩ３と補強板１８の位置ずれを生じる可能性も減じることが出来る。
また、搭載ユニットＪと加熱ユニット１２との間隔は狭くされているため、基板１の搬送の際にＬＳＩ１５や補強板１８の位置ずれが発生する可能性を減じることが出来る。
また、ＬＳＩ１５の接着剤１７と補強板１８の接着剤１９の加熱加圧硬化を同時に行うため、それぞれの加熱加圧硬化を別々に合計２回で行う方式に比べてＬＳＩの表裏面間で熱および硬化収縮に伴う残留応力が生じにくい。
また、加熱加圧硬化が１度で済むので部品の損傷が生じにくく、さらにＬＳＩ１５の外周で接するＬＳＩ接着剤１７と補強板接着剤１９が融合一体化して同時に硬化するため、ＬＳ１１５の保護強度が高まるという利点がある。
さらに、基板１のＬＳＩ１５の搭載位置と反対側の面にも補強板を設けるようにしても良い。これによれば、ＬＳＩ１５の両面に補強板を有する構造となり、より機械的な外力に対するＬＳＩ１５の保護効果を高めることが出来る。
この補強板の追加は、加熱ヘッド部の手前側に補強板搭載ユニットを付加するか、或いは、ＬＳＩ１５とその補強板１８を搭載した後、基板１を反転させて再度、搭載ユニットＪに通して補強板を搭載することにより実現することが出来る。
なお、上記実施の形態では、ＬＳＩ１５をＬＳＩウェハ３の形で供給したが、チップトレイに個別に収納して供給するようにしても良い。
また、上記実施の形態では、ＬＳＩ１５をその回路面側を下向きにして吸着保持したが、これに限られることなく、ＬＳＩ１５を回路面側を上向きにして供給するようにしても良い。ただし、この場合には、ＬＳＩ１５を反転ユニットなどを用いて反転させる必要がある。
また、本発明は、ＬＳＩウェハ３、および補強板の供給ホッパ４の出口部分に視覚認識カメラを付加するようにしても良い。これにより、ＬＳＩ１５、補強板１８の供給時における僅かな位置ずれを補正することができ、部品搭載精度を向上できる。
さらに、搭載機構８の搭載ヘッド７の横に視覚認識カメラを付加して、供給されるＬＳＩ１５、補強板１８の位置認識、および基板１上にＬＳＩ１５、補強板１８を搭載した後の位置等を認識するようにしても良い。これにより、部品搭載精度を向上でき、かつ、より処理速度を向上させることが可能となる。
また、搭載ユニットＪのロボット軸６上に、基板１の位置を認識するためのカメラを搭載したスライダを追加するようにしても良い。これにより、接着剤のディスペンサ９に先行独立して基板１の位置を認識でき、装置処理速度の向上を図ることが出来る。
また、ディスペンサ９を複数設け、ＬＳＩ接着用の接着剤と、補強板接着用の接着剤の種類を異ならせるようにしても良い。
また、ディスペンサ９と、異方性導電膜の供給ユニットを搭載して、ＬＳＩ１５については異方性導電膜で接合し、補強板１８についてはペースト接着剤によって接合するようにしても良い。
また、上記実施の形態では、搭載ヘッド７、ディスペンサ９を１個ずつ設けているが、これに限られることなく、搭載ヘッド７、ディスペンサ９を基板１の搬送方向、もしくは基板１の幅方向に複数配設するようにしても良い。これによれば、より一層処理速度を向上させることが出来る。
また、上記実施の形態では、搭載ヘッド７をＬＳＩおよび補強板の両方の搭載に兼用したが、搭載ヘッド７のスライダ８ａ上にＬＳＩ用と補強板用の搭載ヘッドを個別に設けるようにしても良い。これによれば、ＬＳＩ１５と補強板１８の搬送の確実性を向上させることができる。
また、本発明は、ＬＳＩウェハ３および補強板の供給ホッパ４と、基板１との間に位置補正機構を有する中間仮置きテーブルを設け、さらにこれに対応する予備搬送ユニットを設けるようにしても良い。これにより、搭載動作中のＬＳＩ１５と補強板１８の中間集積および位置決めが可能となり、搭載精度の向上、および装置処理速度の向上が図れる。
また、上記実施の形態では、加熱ヘッド１３を１列に配置したが、これに限られず、加熱ヘッド１３を複数列に配置するようにしても良い。これにより、接着加熱時間を長くして接着強度を向上させたり、あるいは本来必要な接着加熱時間を分割することにより装置処理速度の向上を図ることが出来る。
また、本発明は、搭載ヘッド７もしくは搭載部の基板受けテーブルにヒーターを組み込み加熱するようにしても良い。これにより、接着剤の反応を促進し、加熱ヘッド１３での加熱必要時間を短縮して装置処理速度の向上を図ることが出来る。
図７は本発明の第２の実施の形態であるＬＳＩ実装装置を示すものである。
なお、上記した第１の実施の形態で説明した部分と同一部分については、同一番号を付してその説明を省略する。
この第２の実施の形態では、ＬＳＩウェハ３と、補強板の供給ホッパ４とがターンテーブル４０上にその回転軸４０ａを中心にして対称的に配置され、ターンテーブル４０の回転により、その位置を図７或いは図８に示すように選択に可変できるようになっている。
即ち、ＬＳＩ１５を取り出す場合には、図７に示すようにＬＳＩウェハ３が基板１側に近接するようにターンテーブル４０が回転され、補強板１８を取り出す場合には図８に示すように供給ホッパ４が基板１側に近接するようにターンテーブル４０が回転されるようになっている。
この第２の実施の形態によれば、補強板１８の供給時には供給ホッパ４を基板１に近接させることができ、基板１の製品個品部分までの補強板１８の搬送距離が短くなり、処理効率を向上することができる。
図９は本発明の第３の実施の形態であるＬＳＩ実装装置を示すものである。
なお、上記した第１の実施の形態で説明した部分と同一部分については、同一番号を付してその説明を省略する。
この第３の実施の形態では、ＬＳＩウェハ３と、補強板の供給ホッパ４とが矢印に沿って移動するスライダ４５上に配置され、スライダ４５の移動により、その位置を選択に可変できるようになっている。
即ち、ＬＳＩ１５を取り出す場合には、スライダ４５が図９に示すように移動されてＬＳＩウェハ３がＬＳＩを搭載しようとする基板１の製品個品部分に近接され、補強板１８を取り出す場合には、スライダ４５が図１０に示すように移動されて供給ホッパ４が補強板を搭載しようとする基板１の製品個品部分に近接される。
この第３の実施の形態によっても、補強板１８の供給時には、供給ホッパ４から補強板１８を供給しようとする基板１の製品個品部分までの搬送距離を短くでき、処理効率を向上することができる。
図１１は本発明の第４の実施の形態であるＬＳＩ実装装置を示すものである。
なお、上記した第１の実施の形態で説明した部分と同一部分については、同一番号を付してその説明を省略する。
この第４の実施の形態では、供給ホッパ４、搭載ヘッド７、ディスペンサ９、認識カメラ１０、加熱ヘッド１３をそれぞれ２個備え、さらに、基板位置を認識する認識カメラ５１，５１を備えている。認識カメラ５１，５１は、ロボット軸６の軸方向に沿って移動するスライダ５０に配設されている。
部品の実装動作時には、まず、スライダ５０がＬＩＳウエハ３に近接する側から離れる方向に移動してその認識カメラ５１，５１で基板の部品搭載位置の認識を行なう。この認識を行なっている途中で、機構的な干渉がなくなる時点からディスペンサ９による接着剤塗布が一部平行して行なわれる。さらに、ディスペンス９が進んで機構的な干渉がなくなる時点から搭載ヘッド７による部品搭載が開始される。このように基板の認識、接着剤の塗布、部品の搭載を一部平行して行なうため、処理効率が向上する。
この第４の実施の形態は、上記した第１の実施の形態と基本的な動作は同一であるが、基板位置の認識カメラ５１，５１を別途設けるため、処理の高速化が図れる。また、基板の認識、接着剤の塗布、部品の搭載を二列同時平行して行なうことができ、第１の実施の形態と比較して処理能力が時間当たり略２倍になる。
なお、この発明は、上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述した実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、上述した実施の形態に示される全構成要素から幾つかの構成要素を削除しても良い。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。
本発明の一実施の形態であるＬＳＩ実装装置を示す平面図。 図１のＬＳＩ実装装置の駆動制御系を示すブロック図。 図１のＬＳＩ実装装置によって製作された補強板付きＬＳＩフリップ実装製品を示す断面図。 図１のＬＳＩ実装装置によるＬＳＩの実装動作を示す図。 図１のＬＳＩ実装装置による補強板の実装動作を示す図。 図１のＬＳＩ実装装置によって基板に実装されたＬＳＩ及び補強板を加熱する状態を示す図。 本発明の第２の実施の形態であるＬＳＩ実装装置を示す平面図。 図７のＬＳＩ実装装置のＬＳＩウェハと供給ホッパの位置が入れ替えられた状態を示す平面図。 本発明の第３の実施の形態であるＬＳＩ実装装置を示す平面図。 図９のＬＳＩ実装装置のＬＳＩウェハと供給ホッパの位置が入れ替えられた状態を示す平面図。 本発明の第４の実施の形態であるＬＳＩ実装装置を示す平面図。
符号の説明
１…基板、８…搭載機構（搭載手段）、１１…塗布機構（塗布手段）、１２…加熱ユニット（接着手段）、１５…ＬＳＩ（電子部品）、１７，１９…接着剤、１８…補強板、３２…搬送機構（搬送手段）。

Claims (7)

  1. 基板上に接着剤を塗布してこの接着剤上に電子部品を搭載し、この電子部品上に接着剤を塗布してこの接着剤上に補強板を搭載する電子部品実装装置において、
    前記基板上及び前記電子部品上への接着剤の塗布を所定位置で行なう塗布手段と、
    前記電子部品及び前記補強板の搭載を前記所定位置と同じ位置で行なう搭載手段と、
    この搭載手段によって前記電子部品及び補強板が搭載された前記基板を加熱位置に搬送する搬送手段と、
    この搬送手段によって加熱位置に搬送された前記基板上の前記電子部品、及び前記補強板を加熱して接着する接着手段と
    を具備することを特徴とする電子部品実装装置。
  2. 基板上の複数個所に順次接着剤を塗布してこれら接着剤上に電子部品を順次搭載し、これら電子部品上に順次接着剤を塗布してこれら接着剤上に補強板を順次搭載する電子部品実装装置において、
    前記基板上の複数個所、及び前記複数の電子部品上への接着剤の塗布を所定位置で行なう塗布手段と、
    前記複数の電子部品及び前記複数の補強板の搭載を前記所定位置と同じ位置で行なう搭載手段と、
    この搭載手段によって前記複数の電子部品及び前記複数の補強板が搭載された前記基板を加熱位置に搬送する搬送手段と、
    この搬送手段によって加熱位置に搬送された前記基板上の前記複数の電子部品、及び前記複数の補強板を加熱して接着する接着手段と
    を具備することを特徴とする電子部品実装装置。
  3. 前記基板上の複数個所への接着剤の塗布が全て終了する前に前記搭載手段による前記電子部品の搭載を開始し、前記複数の電子部品への接着剤の塗布が全て終了する前に前記搭載手段による前記補強板の搭載を開始することを特徴とする請求項２記載の電子部品実装装置。
  4. 基板上に接着剤を塗布することと、
    前記塗布された接着剤上に電子部品を搭載することと、
    前記搭載された電子部品上に接着剤を塗布することと、
    この塗布された接着剤上に補強板を搭載することと、
    前記電子部品及び前記補強板が搭載された前記基板を加熱位置に搬送することと、
    前記加熱位置に搬送された前記基板上の前記電子部品、及び前記補強板を加熱して接着することとを具備し、
    前記基板上及び前記電子部品上への接着剤の塗布、さらに、前記電子部品及び前記補強板の搭載を同じ位置で行なうことを特徴とする電子部品実装方法。
  5. 基板上の複数個所に順次、接着剤を塗布することと、
    前記塗布された複数個所の接着剤上に順次、電子部品を搭載することと、
    前記搭載された複数個の電子部品上に順次、接着剤を塗布することと、
    前記複数個の電子部品上に塗布された接着剤上に順次、補強板を搭載することと、
    前記複数個の電子部品、及び前記複数個の補強板が搭載された前記基板を加熱位置に搬送することと、
    前記加熱位置に搬送された前記基板上の前記複数個の電子部品、及び前記複数個の補強板を加熱して接着することとを具備し、
    前記基板上の複数個所、及び前記複数個の電子部品上への接着剤の塗布、さらに、前記複数個の電子部品、及び前記複数個の補強板の搭載を同一位置で行なうことを特徴とする電子部品実装方法。
  6. 前記請求項４記載の実装方法によって実装されたことを特徴とする電子部品装置。
  7. 前記請求項５記載の実装方法によって実装されたことを特徴とする電子部品装置。
JP2006002671A 2006-01-10 2006-01-10 電子部品実装装置、電子部品実装方法及び電子部品装置 Active JP4714026B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006002671A JP4714026B2 (ja) 2006-01-10 2006-01-10 電子部品実装装置、電子部品実装方法及び電子部品装置
SG200608999-9A SG134221A1 (en) 2006-01-10 2006-12-26 Electronic component mounting apparatus and electronic component mounting method
US11/645,702 US7748113B2 (en) 2006-01-10 2006-12-27 Electronic component mounting method
EP07000029A EP1806962B1 (en) 2006-01-10 2007-01-02 Electronic component mounting apparatus and electronic component mounting method
CN2007100021120A CN101001519B (zh) 2006-01-10 2007-01-10 电子部件安装设备和电子部件安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006002671A JP4714026B2 (ja) 2006-01-10 2006-01-10 電子部品実装装置、電子部品実装方法及び電子部品装置

Publications (3)

Publication Number Publication Date
JP2007184485A JP2007184485A (ja) 2007-07-19
JP2007184485A5 JP2007184485A5 (ja) 2010-11-04
JP4714026B2 true JP4714026B2 (ja) 2011-06-29

Family

ID=38006588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002671A Active JP4714026B2 (ja) 2006-01-10 2006-01-10 電子部品実装装置、電子部品実装方法及び電子部品装置

Country Status (5)

Country Link
US (1) US7748113B2 (ja)
EP (1) EP1806962B1 (ja)
JP (1) JP4714026B2 (ja)
CN (1) CN101001519B (ja)
SG (1) SG134221A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4819602B2 (ja) * 2006-07-05 2011-11-24 パナソニック株式会社 Ａｃｆ貼付装置及びａｃｆ貼付方法
DE112007001476T5 (de) * 2006-07-31 2009-04-30 Panasonic Corporation, Kadoma-shi Verfahren zum Bestimmen der Montagebedingungen für Bauelemente
WO2008120461A1 (ja) * 2007-04-03 2008-10-09 Panasonic Corporation 部品実装方法
US7923056B2 (en) 2007-06-01 2011-04-12 Illinois Tool Works Inc. Method and apparatus for dispensing material on a substrate
US7833572B2 (en) * 2007-06-01 2010-11-16 Illinois Tool Works, Inc. Method and apparatus for dispensing a viscous material on a substrate
CN101842000B (zh) * 2009-03-19 2014-04-30 鸿富锦精密工业（深圳）有限公司 贴附装置及使用该贴附装置的贴附方法
JP5440483B2 (ja) 2010-12-09 2014-03-12 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
US20140093638A1 (en) * 2012-09-28 2014-04-03 Jonathan Joel Bloom Method of dispensing material based on angular locate feature
JP6450923B2 (ja) * 2013-12-20 2019-01-16 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法ならびに電子部品実装装置
US9815081B2 (en) 2015-02-24 2017-11-14 Illinois Tool Works Inc. Method of calibrating a dispenser
CN108019403A (zh) * 2016-10-31 2018-05-11 富鼎电子科技(嘉善)有限公司 组装装置
CN110586386A (zh) * 2019-09-10 2019-12-20 浙江诺派建筑***有限公司 一种复合板喷胶工艺
CN110831348B (zh) * 2019-11-24 2021-10-08 湖南凯通电子有限公司 热敏电阻粘接机

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206342A (ja) * 1992-01-29 1993-08-13 Matsushita Electric Ind Co Ltd ヒートシンクのボンディング方法
JPH09246325A (ja) * 1996-03-08 1997-09-19 Nec Corp 半導体素子の実装構造及びその製造方法
JP2000137781A (ja) * 1998-10-30 2000-05-16 Hitachi Ltd カード型電子回路基板及びその製造方法
JP2000294723A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 積層型半導体装置およびその製造方法
JP2001144245A (ja) * 1999-11-12 2001-05-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
WO2002071470A1 (en) * 2001-03-02 2002-09-12 Toray Engineering Co., Ltd. Chip mounting method and apparatus therefor
JP2004193442A (ja) * 2002-12-13 2004-07-08 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2005183561A (ja) * 2003-12-18 2005-07-07 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602A (en) 1848-05-30 James p
US5811317A (en) * 1995-08-25 1998-09-22 Texas Instruments Incorporated Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
JP2001028381A (ja) 1999-07-14 2001-01-30 Sony Corp 実装方法及び実装装置
JP4128319B2 (ja) * 1999-12-24 2008-07-30 株式会社新川 マルチチップボンディング方法及び装置
FR2803413A1 (fr) 1999-12-30 2001-07-06 Schlumberger Systems & Service Element de carte a circuit integre monte en flip-chip
JP3531586B2 (ja) * 2000-06-12 2004-05-31 松下電器産業株式会社 表示パネルの組立装置および組立方法
KR100676353B1 (ko) * 2000-10-26 2007-01-31 산요덴키가부시키가이샤 혼성 집적 회로 장치의 제조 방법
US6874225B2 (en) * 2001-12-18 2005-04-05 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus
JP4045838B2 (ja) * 2002-04-12 2008-02-13 松下電器産業株式会社 部品装着管理方法
DE10245398B3 (de) * 2002-09-28 2004-06-03 Mühlbauer Ag Vorrichtung und Verfahren zur Aufbringung von Halbleiterchips auf Trägern
ATE396607T1 (de) 2003-05-02 2008-06-15 Ericsson Ab Klebeverfahren und -vorrichtung
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206342A (ja) * 1992-01-29 1993-08-13 Matsushita Electric Ind Co Ltd ヒートシンクのボンディング方法
JPH09246325A (ja) * 1996-03-08 1997-09-19 Nec Corp 半導体素子の実装構造及びその製造方法
JP2000137781A (ja) * 1998-10-30 2000-05-16 Hitachi Ltd カード型電子回路基板及びその製造方法
JP2000294723A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 積層型半導体装置およびその製造方法
JP2001144245A (ja) * 1999-11-12 2001-05-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
WO2002071470A1 (en) * 2001-03-02 2002-09-12 Toray Engineering Co., Ltd. Chip mounting method and apparatus therefor
JP2004193442A (ja) * 2002-12-13 2004-07-08 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2005183561A (ja) * 2003-12-18 2005-07-07 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1806962B1 (en) 2012-02-22
EP1806962A3 (en) 2008-06-04
EP1806962A2 (en) 2007-07-11
US20070157462A1 (en) 2007-07-12
JP2007184485A (ja) 2007-07-19
CN101001519B (zh) 2010-06-16
CN101001519A (zh) 2007-07-18
SG134221A1 (en) 2007-08-29
US7748113B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
JP4714026B2 (ja) 電子部品実装装置、電子部品実装方法及び電子部品装置
US8991681B2 (en) Die bonder and bonding method
US7938929B2 (en) Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
US7712652B2 (en) Component mounting apparatus and component mounting method
JP2830852B2 (ja) 電子部品実装方法
JP4908404B2 (ja) ボンディング装置およびこれを備えたボンディングシステム
KR20170128445A (ko) 반도체 장치의 제조 방법, 반도체 실장 장치 및 반도체 장치의 제조 방법으로 제조된 메모리 디바이스
JP2007311774A (ja) 異種接着テープ貼付方法およびこれを用いたボンディング方法ならびにこれらの装置
JP6142276B2 (ja) 電子部品実装装置および電子部品の製造方法
JP3674587B2 (ja) 電子部品実装方法
JP2001135765A (ja) 複合リードフレームの製造方法および製造装置
JP3821623B2 (ja) チップのボンディング装置
JP2012164706A (ja) 被実装部材の実装装置及び実装方法
KR100643715B1 (ko) 반도체 칩 본딩장치
JP4907233B2 (ja) 基板搬送方法および基板搬送装置
JP5702114B2 (ja) チップの積層装置及び積層方法
JP7023700B2 (ja) 実装装置及び実装方法
TWI743887B (zh) 晶粒接合裝置及半導體裝置的製造方法
JP4130041B2 (ja) 部品実装機
TWI502658B (zh) 裝載裝置以及裝載方法
JP2010278250A (ja) 半導体装置の製造方法
WO2015105149A1 (ja) 半導体装置の実装方法および実装装置
JP2003303838A (ja) 半導体パッケージ製造装置および製造方法
JP2004119993A (ja) チップのボンディング装置
JPH11220249A (ja) 電子部品実装用加熱加圧装置及び電子部品実装装置、並びに電子部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110325

R151 Written notification of patent or utility model registration

Ref document number: 4714026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3