JP4695769B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4695769B2 JP4695769B2 JP2001067614A JP2001067614A JP4695769B2 JP 4695769 B2 JP4695769 B2 JP 4695769B2 JP 2001067614 A JP2001067614 A JP 2001067614A JP 2001067614 A JP2001067614 A JP 2001067614A JP 4695769 B2 JP4695769 B2 JP 4695769B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor device
- flexible substrate
- wiring
- frame body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に可撓性基板を用いた半導体装置に関する。
【０００２】
従来から、半導体装置に対しては小型化及び高密度化が望まれている。
【０００３】
高密度化を図り得る半導体装置としては、ＴＡＢ(Tape Automated Bonding)テープを用いたＴＣＰ(Tape Carrier Package)が知られている。このＴＣＰ構造の半導体装置は、リード間ピッチを狭ピッチ化できるため小型化、高密度を図ることができる。
【０００４】
しかるに、近年の携帯用端末等に代表される小型電子機器の普及等に伴い、更に小型化及び高密度化された半導体装置が望まれている。
【０００５】
【従来の技術】
図１は、ＴＡＢテープ３を用いた従来の半導体装置１Ａを示している。尚、図１（Ａ）は半導体装置１Ａの平面図であり、図１（Ｂ）は半導体装置１Ａの断面図である。
【０００６】
半導体装置１Ａは、大略すると半導体チップ２，ＴＡＢテープ３，枠体４Ａ等により構成されている。ＴＡＢテープ３はインターポーザとして機能するものであり、ベースとなる絶縁性テープに所定パターンの配線（図示せず）が形成された構成とされている。この配線の一端はＴＡＢテープ３上に搭載された半導体チップ２に接続しており、他部はビアを介してはんだボール５に接続されている。
【０００７】
枠体４Ａは樹脂或いは金属よりなり、その中央部には開口部６が形成されている。枠体４Ａは接着剤を用いてＴＡＢテープ３に固定されており、これによりＴＡＢテープ３に反りや曲がりが発生することを防止している。また、枠体４ＡがＴＡＢテープ３に固定された状態において、半導体チップ２は開口部６内に位置するよう構成されている。
【０００８】
前記構成とされた半導体装置１Ａは、絶縁性テープ上に配線を形成する構成であるため、配線間ピッチを狭ピッチ化することができ、半導体装置１Ａの高密度化及び小型化を図ることができる。
【０００９】
また、図２及び図３は、従来の他の構成である半導体装置１Ｂ，１Ｃを示している。前記した図１に示す半導体装置１Ａは、枠体４Ａとして平板状部材の中央に開口部６を形成した構成のものを用いた。
これに対し、図２及び図３に示される半導体装置１Ｂ，１Ｃは、枠体４Ｂ，４Ｃとして格子状の部材を用いたものである。このため、枠体４Ｂ，４Ｃは、上下方向（ＴＡＢテープ３の面方向に対して垂直方向）に貫通する複数の貫通孔７が形成された構成とされている。このように、枠体４Ｂ，４Ｃを格子状とすることにより、枠体４Ｂ，４Ｃの剛性を高めることができ、ＴＡＢテープ３に反りや曲がりが発生することをより確実に防止することができる。
【００１０】
【発明が解決しようとする課題】
前記したように、半導体装置１Ａ〜１Ｃは、ＴＡＢテープ３をインターポーザとして用いているため、高密度化及び小型化を図ることができる。ところで、前記したように小型電子機器の普及等に伴い、半導体装置には更なる小型化及び高密度化が望まれている。しかしながら、半導体装置の平面的な実装面積を小さくすることによる小型化には限界があるため、近年では半導体装置を三次元的に実装する構成、即ち複数の半導体装置を積層することにより実装密度を向上させることが行なわれるようになってきている。
【００１１】
ところが、前記した半導体装置１Ａ〜１Ｃでは、インターポーザとなるＴＡＢテープ３の上面が枠体４Ａ〜４Ｃに覆われた構成であるため積層することができない。このため、従来のＴＡＢテープ３及び枠体４Ａ〜４Ｃを用いた半導体装置１Ａ〜１Ｃでは、積層化できないことにより実装密度の向上を図ることができないという問題点があった。
【００１２】
本発明は前記の点に鑑みてなされたものであり、可撓性基板及び枠体を用いた構成であっても積層化を可能とした半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
前記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１４】
請求項１記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電ペーストを用いたことを特徴とするものである。
また、請求項２記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電性金属よりなるピンを用いたことを特徴とするものである。
また、請求項３記載の発明では、
請求項１又は２記載の半導体装置において、
前記枠体に隣接する貫通孔間を連通する連通部を形成したことを特徴とするものである。
また、請求項４記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記枠体を導電性材料よりなる枠体本体と、該枠体本体の表面に形成された絶縁膜とにより構成し、
かつ、前記絶縁膜の一部を除去して露出部を形成し、該露出部と前記配線とを接続した構成としたことを特徴とするものである。
【００２８】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００２９】
図４及び図５は、本発明の第１実施例である半導体装置１０Ａを説明するための図である。図４（Ａ）は半導体装置１０Ａの平面図であり、図４（Ｂ）は図４（Ａ）におけるＸ１−Ｘ１線に沿う断面図である。また、図５（Ａ）は枠体１４Ａの断面を拡大して示す図あり、図５（Ｂ）は図４（Ｂ）に矢印Ａで示す部分を拡大して示す図である。
【００３０】
半導体装置１０Ａは、大略すると半導体チップ１２，ＴＡＢテープ１３（可撓性基板），枠体１４Ａ，及び導電ピン２０等により構成されている。
ＴＡＢテープ１３はインターポーザとして機能するものであり、ベースとなる絶縁性テープ（例えば、ポリイミドテープ）に所定パターンの配線２２（図５（Ｂ）参照）が形成された構成とされている。この配線２２の一端はＴＡＢテープ３上に搭載された半導体チップ２に接続しており、他端は後述する導電ピン２０に接続（図５（Ｂ）参照）されるか、或いはビア３７を介して外部接続端子となるはんだボール１５に接続（図４（Ｂ）参照）されている。
【００３１】
枠体１４Ａは、図５（Ａ）に拡大して示すように、枠体本体１８と絶縁膜１９とにより構成されている。枠体本体１８は、例えばステンレス，銅等の導電性を有した金属により形成されている。
【００３２】
この枠体本体１８は、複数の貫通孔１７が形成されることにより、全体として格子状を有した構成とされている。この貫通孔１７は、ＴＡＢテープ３の面方向に対して垂直方向（図４（Ｂ）に矢印Ｙ１，Ｙ２方向）に貫通した構成とされている。このように複数の貫通孔１７が形成されることにより、枠体本体１８には柱部２３が形成され、これにより枠体１４Ａは全体として格子形状となる。
【００３３】
また、絶縁膜１９はエポキシ樹脂等の絶縁性樹脂よりなり、枠体本体１８の表面を被覆した構成とされている。これにより、枠体本体１８が導電性を有した金属であっても、枠体１４Ａを絶縁体として用いることができる。更に、枠体１４Ａの中央には、矩形状とされた開口部１６が形成されている。この開口部１６も、ＴＡＢテープ３の面方向に対して垂直方向（矢印Ｙ１，Ｙ２方向）に貫通した構成とされている。
【００３４】
前記構成とされた枠体１４Ａは、接着剤２１を用いてＴＡＢテープ１３に固定され、これによりＴＡＢテープ１３は枠体１４Ａにより補強される。この際、前記のように枠体１４Ａは格子状とされることにより剛性が高められているため、可撓性を有したＴＡＢテープ１３であっても、反りや曲がりが発生することを確実に防止することができる。また、枠体１４ＡがＴＡＢテープ１３に固定された状態において、半導体チップ１２は枠体１４Ａに設けられた開口部６の内部に位置するよう構成されている。
【００３５】
次に、導電ピン２０（請求項に記載の導電性部材に相当する）について説明する。
導電ピン２０は導電性金属（例えば銅等）により形成されており、貫通孔１７に嵌入しうる略円柱形状とされている。 また、導電ピン２０の側面には、側方に向け延出した側方突出部２４が一体的に形成されている（図５（Ｂ）に詳しい）。この側方突出部２４は、枠体１４Ａを構成する柱部２３に形成された係合孔３８と係合する構成とされている。
具体的には、導電ピン２０を貫通孔１７に挿入する際、側方突出部２４は弾性変形しつつ挿入されるが、側方突出部２４と係合孔３８が対向した時点で側方突出部２４は弾性復元し、これにより側方突出部２４は係合孔３８に係合する。よって、側方突出部２４が係合孔３８と係合することにより、導電ピン２０が貫通孔１７（枠体１４Ａ）から離脱するようなことはない。
【００３６】
また、前記したように枠体１４Ａを構成する柱部２３は絶縁膜１９により被覆されているため、導電ピン２０を枠体１４Ａに装着しても、導電ピン２０が枠体本体１８と電気的に接続されることはない。
【００３７】
この導電ピン２０が枠体１４Ａに装着され、かつ枠体１４ＡがＴＡＢテープ１３に装着された状態において、導電ピン２０の下端（矢印Ｙ２方向端部）は配線２２と電気的に接続するよう構成されている。即ち、導電ピン２０は、ＴＡＢテープ１３に形成された配線２２と接続される既定位置に位置する貫通孔１７内に装着される。
【００３８】
また、導電ピン２０の上端（矢印Ｙ１方向端部）は、枠体１４Ａの上面より若干量（図５（Ｂ）に矢印Δで示す量）突出するよう構成されている。従って、導電ピン２０により、枠体１４Ａの上面と下面との間で導通を図ることが可能となる。よって、例えば他の装置の電極を枠体１４Ａの外部より導電ピン２０に接続することにより、他の装置の電極を導電ピン２０，配線２２を介して半導体チップ１２と接続することができる。
【００３９】
これにより、導電ピン２０は例えば多層配線基板におけるビアと同等の機能を奏することとなり、これにより枠体１４Ａは配線基板としても機能することとなる。よって、半導体装置１０Ａを実装或いは外部接続する際、従来でははんだボール１５でのみしか外部接続できなかったものが、導電ピン２０を用いても接続が可能となるため、外部接続の自由度を高めることができる。また、導電ピン２０は枠体１４Ａの上面に外部接続可能な構成で露出しているため、他の電子機器（半導体装置を含む）を半導体装置１０Ａ上にスタックすることが可能となり、実装密度の向上を図ることができる。
【００４０】
更に、本実施例では、枠体１４Ａの貫通孔１７に配設する導電性部材として導電ピン２０を用いているため、単に貫通孔１７に導電ピン２０を嵌入するだけで、指定の貫通孔１７内に容易に導電ピン２０を配設することができる。
【００４１】
次に、本発明の第２実施例について説明する。
図６は、本発明の第２実施例である半導体装置１０Ｂを示している。図６（Ａ）は半導体装置１０Ｂの平面図であり、図６（Ｂ）は図６（Ａ）におけるＸ２−Ｘ２線に沿う断面図である。尚、図６において、図４及び図５を用いて説明した構成と同一構成については同一符号を付してその説明を省略する。また、以下説明する各実施例の説明においても同様とする。
【００４２】
前記した第１実施例では、貫通孔１７に装着する導電性部材として導電ピン２０を用いた例を示したが、本実施例では導電性部材として導電性ペースト２５を用いたことを特徴とするものである。この導電性ペースト２５は、樹脂よりなるペーストに導電性金属粉（例えば、銅粉）を混入したものである。また、導電ピン２０と同様に、導電性ペースト２５が配設される貫通孔１７も、配線２２と接続される既定位置に対応して設定されている。
【００４３】
導電性ペースト２５を貫通孔１７に装着する方法としては、例えば図７に示すように、ディスペンサー２６を用いたディスペンサー法を用いることができる。ディスペンサー２６は図示しない移動機構により枠体１４Ｂ上を移動できる構成とされており、前記のように配線２２の配設位置に対応した貫通孔１７上まで移動され、続いて導電性ペースト材２５ａを貫通孔１７内に注入する。その後、加熱処理を実施することにより導電性ペースト材２５ａを固化し、これにより導電性ペースト２５が形成される。尚、導電性ペースト材２５ａを貫通孔１７内に装填する方法は、前記のディスペンサー法に限定されるものではなく、印刷法等の利用も可能である。
【００４４】
このように、導電ピン２０に代えて導電性ペースト２５を配設した構成としても、導電性ペースト２５により枠体１４Ｂの上面と下面との間で電気的導通を図ることが可能であるため、第１実施例と同様に外部接続の自由度を高めることができ、また他の電子機器（半導体装置を含む）を半導体装置１０Ｂ上にスタックすることが可能となるため実装密度の向上を図ることができる。
更に、本実施例で用いている導電ペースト２５は導電ピン２０に比べて安価であり、また貫通孔１７への装着も容易であるため、半導体装置１０Ｂのコスト低減を図ることができる。
【００４５】
ところで、本実施例では貫通孔１７に導電性ペースト材２５ａを装填し、この導電性ペースト材２５ａを固化させることにより導電性ペースト２５を形成する構成としているため、導電性ペースト材２５ａを貫通孔１７内に配設する際、導電性ペースト材２５ａに空気等が混入しボイドが発生する可能性がある。このボイドは、導電性ペースト材２５ａの固化処理時或いは半導体装置１０Ｂの実装時等の加熱により膨張し、これに起因して枠体１４ＢとＴＡＢテープ１３との間で剥離が生じたり、枠体１４Ｂに損傷が発生することが考えられる。
【００４６】
これを防止する手段を図８に示す。図８（Ａ）はボイドによる前記の剥離及び損傷の発生を防止しうる枠体１４Ｅの平面図であり、図８（Ｂ）は図８（Ａ）に矢印Ｂで示す位置を拡大して示す図であり、図８（Ｃ）は図８（Ｂ）におけるＸ４−Ｘ４線に沿う断面図である。
【００４７】
同図示すように、本実施例では導電性ペースト材２５ａを配設する貫通孔を符号１７Ａで示すと、この貫通孔１７Ａに隣接する貫通孔１７Ｂ間とを連通する連通孔２８（連通部）を枠体１４Ｂに形成したことを特徴とするものである。このように、隣接する貫通孔１７Ａ，１７Ｂ間を連通する連通孔２８を形成しておくことにより、ボイドが熱膨張しても膨張した気体は連通孔２８を介して導電性ペースト２５が配設されない貫通孔１７Ｂに排出される。
これにより、加熱時において、枠体１４ＥとＴＡＢテープ１３との間で剥離が生じたり、枠体１４Ｅに損傷が発生することを防止でき、半導体装置の信頼性を高めることができる。尚、ボイドを貫通孔１７Ａから貫通孔１７Ｂに逃がす構成は、前記した連通孔２８に限定されるものではなく、図９（Ａ），（Ｂ）に示すように枠体１４Ｅの上面及び下面に貫通孔１７Ａと貫通孔１７Ｂとを連通する連通溝２９を設けた構成としてもよい。
【００４８】
次に、本発明の第３実施例について説明する。
図１０は、本発明の第３実施例である半導体装置１０Ｃを示している。図１０（Ａ）は半導体装置１０その平面図であり、図１０（Ｂ）は図１０（Ａ）におけるＸ３−Ｘ３線に沿う断面図であり、図４（Ｃ）は枠体１４Ｃの断面を拡大して示す図ある。
【００４９】
前記した第１及び第２実施例に係る半導体装置１０Ａ．１０Ｂでは、枠体１４Ａ，１４Ｂは絶縁膜１９で被覆されることにより絶縁性を有した構成とし、貫通孔１７に導電ピン２０または導電性ペースト２５を配設することにより、接続の自由度を向上させる構成とした。これに対し、本実施例では枠体１４Ｃ自体を配線として用いるよう構成したことを特徴とするものである。
【００５０】
具体的には、図１０（Ｃ）に示すように、導電性材料よりなるの枠体本体１８の表面に形成された絶縁膜１９の一部を除去し露出部２７を形成すると共に、この露出部２７が配線２２と接続するよう構成とした。図１０（Ａ）において、黒塗りで示す部分は絶縁膜１９が配設された部位であり、白抜きで示す部分が露出部２７である。
本実施例に係る半導体装置１０Ｃによれば、枠体１４Ｃ自体を配線として用いることが可能となり、よって半導体装置１０Ｃを実装或いは外部接続する時における接続の自由度を高めることが可能となる。
【００５１】
次に、本発明の第４実施例について説明する。
図１１は、本発明の第３実施例である半導体装置１０Ｃを示す平面図である。
【００５２】
本実施例では、枠体１４Ｄに導電ピン２０，導電性ペースト２５を配設すると共に、更に露出部２７を形成したことを特徴とするものである。本実施例で示すように、導電ピン２０，導電性ペースト２５，露出部２７は択一的に配設するばかりでなく、複合的に配設することも可能なものである。また、枠体１４Ｄに配設する導電性部材として用いる導電ピン２０，導電性ペースト２５，露出部２７の選定は、任意に行なうことができるものである。
【００５３】
図１２乃至図１５は、本発明に係る半導体装置１０Ａ〜１０Ｄを実際に積層構造とした半導体装置ユニット３０Ａ〜３０Ｄを示している。尚、図１２乃至図１５では、半導体装置１０Ａを用いた例について示している。しかしながら、半導体装置１０Ｂ〜１０Ｄについても同様な構成とすることができる。
【００５４】
図１２に示す半導体装置ユニット３０Ａは、半導体装置１０Ａの上部に単層の配線基板３１を積層したものである。配線基板３１の下面（半導体装置１０Ａと対向する面）には電極３２が形成されており、電極３２が半導体装置１０Ａの導電ピン２０と接続することにより、配線基板３１は導電ピン２０，配線２２を介して導電ピン２０と接続した状態となる。また、配線２２のパターンによっては、配線基板３１をはんだボール１５に接続した構成とすることもできる。
【００５５】
図１３に示す半導体装置ユニット３０Ｂは、３個の半導体装置１０Ａを積層すると共に、最上部に配線基板３１を配設したものである。このように、半導体装置１０Ａの積層数は限定されるものではなく、任意に設定することができるものである。よって、半導体装置ユニット３０Ｂによれば、高い実装密度を実現することができる。
【００５６】
図１４に示す半導体装置ユニット３０Ｃは、半導体装置１０Ａの上部に多層構造とされた多層配線基板３３を積層したものである。この多層配線基板３３の上面には、複数の上部電極３４が形成されている。また、下面に形成された電極は導電ピン２０に接続されている。
【００５７】
半導体装置１０Ａに多層配線基板３３を積層することにより、多層配線基板３３は自由度を持って内部配線の引き回しを行なえるため、導電ピン２０の配設位置に拘束されることなく上部電極３４の配設位置を設定することができる。
【００５８】
図１５に示す半導体装置ユニット３０Ｄは、上記した図１４に示した半導体装置ユニット３０Ｃにおいて、多層配線基板３３にＱＦＰ型半導体装置３５を表面実装した構成とされている。このように、半導体装置１０Ａに多層配線基板３３を積層することにより、形態の異なる半導体装置３５を半導体装置１０Ａ上に積層することが可能となり、積層される半導体装置の自由度を向上させることができる。
【００５９】
【発明の効果】
上述の如く本発明によれば、枠体の上面から導電部材を介して可撓性基板の配線と電気的な接続を行なうことが可能となるため、半導体装置を実装或いは外部接続する時における接続の自由度を高めることができる。
【００６１】
また、導電部材と接続するよう他の電子装置を枠体の上面に配設することにより、当該電子装置を半導体装置上にスタックすることも可能となり、実装密度の向上を図ることができる。
【００６２】
また、指定の貫通孔内に容易に導電性部材を配設することができる。
【００６３】
また、枠体に隣接する貫通孔間を連通する連通部を形成したことにより、実装時等の加熱時に枠体と可撓性基板との間で剥離が生じたり枠体に損傷が発生することを防止することができ、よって半導体装置の信頼性を向上させることができる。
【００６４】
また、枠体自体をも配線として用いることが可能となるため、半導体装置を実装或いは外部接続する時における接続の自由度を更に高めることが可能となる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を説明するための図である（その１）。
【図２】従来の一例である半導体装置を説明するための図である（その２）。
【図３】従来の一例である半導体装置を説明するための図である（その３）。
【図４】本発明の第１実施例である半導体装置を説明するための図である。
【図５】本発明の第１実施例である半導体装置に設けられた枠体及び導電ピンを説明すするための図である。
【図６】本発明の第２実施例である半導体装置を説明するための図である。
【図７】本発明の第２実施例である半導体装置における導電性ペーストの配設方法を説明するための図である。
【図８】連通孔を有した枠体を説明するための図である。
【図９】連通溝を有した枠体を説明するための図である。
【図１０】本発明の第３実施例である半導体装置を説明するための図である。
【図１１】本発明の第４実施例である半導体装置を説明するための図である。
【図１２】第１実施例である半導体装置に配線基板を設けた半導体装置ユニットを示す図である。
【図１３】第１実施例である半導体装置を複数積層した半導体装置ユニットを示す図である。
【図１４】第１実施例である半導体装置に多層配線基板を設けた半導体装置ユニットを示す図である。
【図１５】第１実施例である半導体装置にＱＦＰ型半導体装置を設けた半導体装置ユニットを示す図である。
【符号の説明】
１０Ａ〜１０Ｄ 半導体装置
１２ 半導体チップ
１３ ＴＡＢテープ
１４Ａ〜１４Ｅ 枠体
１７，１７Ａ，１７Ｂ 貫通孔
１８ 枠体本体
１９ 絶縁膜
２０ 導電ピン
２２ 配線
２４ 側方突出部
２７ 露出部
２８ 連通孔
２９ 連通溝
３０Ａ〜３０Ｄ 半導体装置ユニット
３１ 配線基板
３３ 多層配線基板
３５ ＱＦＰ型半導体装置
【発明の属する技術分野】
本発明は半導体装置に係り、特に可撓性基板を用いた半導体装置に関する。
【０００２】
従来から、半導体装置に対しては小型化及び高密度化が望まれている。
【０００３】
高密度化を図り得る半導体装置としては、ＴＡＢ(Tape Automated Bonding)テープを用いたＴＣＰ(Tape Carrier Package)が知られている。このＴＣＰ構造の半導体装置は、リード間ピッチを狭ピッチ化できるため小型化、高密度を図ることができる。
【０００４】
しかるに、近年の携帯用端末等に代表される小型電子機器の普及等に伴い、更に小型化及び高密度化された半導体装置が望まれている。
【０００５】
【従来の技術】
図１は、ＴＡＢテープ３を用いた従来の半導体装置１Ａを示している。尚、図１（Ａ）は半導体装置１Ａの平面図であり、図１（Ｂ）は半導体装置１Ａの断面図である。
【０００６】
半導体装置１Ａは、大略すると半導体チップ２，ＴＡＢテープ３，枠体４Ａ等により構成されている。ＴＡＢテープ３はインターポーザとして機能するものであり、ベースとなる絶縁性テープに所定パターンの配線（図示せず）が形成された構成とされている。この配線の一端はＴＡＢテープ３上に搭載された半導体チップ２に接続しており、他部はビアを介してはんだボール５に接続されている。
【０００７】
枠体４Ａは樹脂或いは金属よりなり、その中央部には開口部６が形成されている。枠体４Ａは接着剤を用いてＴＡＢテープ３に固定されており、これによりＴＡＢテープ３に反りや曲がりが発生することを防止している。また、枠体４ＡがＴＡＢテープ３に固定された状態において、半導体チップ２は開口部６内に位置するよう構成されている。
【０００８】
前記構成とされた半導体装置１Ａは、絶縁性テープ上に配線を形成する構成であるため、配線間ピッチを狭ピッチ化することができ、半導体装置１Ａの高密度化及び小型化を図ることができる。
【０００９】
また、図２及び図３は、従来の他の構成である半導体装置１Ｂ，１Ｃを示している。前記した図１に示す半導体装置１Ａは、枠体４Ａとして平板状部材の中央に開口部６を形成した構成のものを用いた。
これに対し、図２及び図３に示される半導体装置１Ｂ，１Ｃは、枠体４Ｂ，４Ｃとして格子状の部材を用いたものである。このため、枠体４Ｂ，４Ｃは、上下方向（ＴＡＢテープ３の面方向に対して垂直方向）に貫通する複数の貫通孔７が形成された構成とされている。このように、枠体４Ｂ，４Ｃを格子状とすることにより、枠体４Ｂ，４Ｃの剛性を高めることができ、ＴＡＢテープ３に反りや曲がりが発生することをより確実に防止することができる。
【００１０】
【発明が解決しようとする課題】
前記したように、半導体装置１Ａ〜１Ｃは、ＴＡＢテープ３をインターポーザとして用いているため、高密度化及び小型化を図ることができる。ところで、前記したように小型電子機器の普及等に伴い、半導体装置には更なる小型化及び高密度化が望まれている。しかしながら、半導体装置の平面的な実装面積を小さくすることによる小型化には限界があるため、近年では半導体装置を三次元的に実装する構成、即ち複数の半導体装置を積層することにより実装密度を向上させることが行なわれるようになってきている。
【００１１】
ところが、前記した半導体装置１Ａ〜１Ｃでは、インターポーザとなるＴＡＢテープ３の上面が枠体４Ａ〜４Ｃに覆われた構成であるため積層することができない。このため、従来のＴＡＢテープ３及び枠体４Ａ〜４Ｃを用いた半導体装置１Ａ〜１Ｃでは、積層化できないことにより実装密度の向上を図ることができないという問題点があった。
【００１２】
本発明は前記の点に鑑みてなされたものであり、可撓性基板及び枠体を用いた構成であっても積層化を可能とした半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
前記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１４】
請求項１記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電ペーストを用いたことを特徴とするものである。
また、請求項２記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電性金属よりなるピンを用いたことを特徴とするものである。
また、請求項３記載の発明では、
請求項１又は２記載の半導体装置において、
前記枠体に隣接する貫通孔間を連通する連通部を形成したことを特徴とするものである。
また、請求項４記載の発明では、
半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記枠体を導電性材料よりなる枠体本体と、該枠体本体の表面に形成された絶縁膜とにより構成し、
かつ、前記絶縁膜の一部を除去して露出部を形成し、該露出部と前記配線とを接続した構成としたことを特徴とするものである。
【００２８】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００２９】
図４及び図５は、本発明の第１実施例である半導体装置１０Ａを説明するための図である。図４（Ａ）は半導体装置１０Ａの平面図であり、図４（Ｂ）は図４（Ａ）におけるＸ１−Ｘ１線に沿う断面図である。また、図５（Ａ）は枠体１４Ａの断面を拡大して示す図あり、図５（Ｂ）は図４（Ｂ）に矢印Ａで示す部分を拡大して示す図である。
【００３０】
半導体装置１０Ａは、大略すると半導体チップ１２，ＴＡＢテープ１３（可撓性基板），枠体１４Ａ，及び導電ピン２０等により構成されている。
ＴＡＢテープ１３はインターポーザとして機能するものであり、ベースとなる絶縁性テープ（例えば、ポリイミドテープ）に所定パターンの配線２２（図５（Ｂ）参照）が形成された構成とされている。この配線２２の一端はＴＡＢテープ３上に搭載された半導体チップ２に接続しており、他端は後述する導電ピン２０に接続（図５（Ｂ）参照）されるか、或いはビア３７を介して外部接続端子となるはんだボール１５に接続（図４（Ｂ）参照）されている。
【００３１】
枠体１４Ａは、図５（Ａ）に拡大して示すように、枠体本体１８と絶縁膜１９とにより構成されている。枠体本体１８は、例えばステンレス，銅等の導電性を有した金属により形成されている。
【００３２】
この枠体本体１８は、複数の貫通孔１７が形成されることにより、全体として格子状を有した構成とされている。この貫通孔１７は、ＴＡＢテープ３の面方向に対して垂直方向（図４（Ｂ）に矢印Ｙ１，Ｙ２方向）に貫通した構成とされている。このように複数の貫通孔１７が形成されることにより、枠体本体１８には柱部２３が形成され、これにより枠体１４Ａは全体として格子形状となる。
【００３３】
また、絶縁膜１９はエポキシ樹脂等の絶縁性樹脂よりなり、枠体本体１８の表面を被覆した構成とされている。これにより、枠体本体１８が導電性を有した金属であっても、枠体１４Ａを絶縁体として用いることができる。更に、枠体１４Ａの中央には、矩形状とされた開口部１６が形成されている。この開口部１６も、ＴＡＢテープ３の面方向に対して垂直方向（矢印Ｙ１，Ｙ２方向）に貫通した構成とされている。
【００３４】
前記構成とされた枠体１４Ａは、接着剤２１を用いてＴＡＢテープ１３に固定され、これによりＴＡＢテープ１３は枠体１４Ａにより補強される。この際、前記のように枠体１４Ａは格子状とされることにより剛性が高められているため、可撓性を有したＴＡＢテープ１３であっても、反りや曲がりが発生することを確実に防止することができる。また、枠体１４ＡがＴＡＢテープ１３に固定された状態において、半導体チップ１２は枠体１４Ａに設けられた開口部６の内部に位置するよう構成されている。
【００３５】
次に、導電ピン２０（請求項に記載の導電性部材に相当する）について説明する。
導電ピン２０は導電性金属（例えば銅等）により形成されており、貫通孔１７に嵌入しうる略円柱形状とされている。 また、導電ピン２０の側面には、側方に向け延出した側方突出部２４が一体的に形成されている（図５（Ｂ）に詳しい）。この側方突出部２４は、枠体１４Ａを構成する柱部２３に形成された係合孔３８と係合する構成とされている。
具体的には、導電ピン２０を貫通孔１７に挿入する際、側方突出部２４は弾性変形しつつ挿入されるが、側方突出部２４と係合孔３８が対向した時点で側方突出部２４は弾性復元し、これにより側方突出部２４は係合孔３８に係合する。よって、側方突出部２４が係合孔３８と係合することにより、導電ピン２０が貫通孔１７（枠体１４Ａ）から離脱するようなことはない。
【００３６】
また、前記したように枠体１４Ａを構成する柱部２３は絶縁膜１９により被覆されているため、導電ピン２０を枠体１４Ａに装着しても、導電ピン２０が枠体本体１８と電気的に接続されることはない。
【００３７】
この導電ピン２０が枠体１４Ａに装着され、かつ枠体１４ＡがＴＡＢテープ１３に装着された状態において、導電ピン２０の下端（矢印Ｙ２方向端部）は配線２２と電気的に接続するよう構成されている。即ち、導電ピン２０は、ＴＡＢテープ１３に形成された配線２２と接続される既定位置に位置する貫通孔１７内に装着される。
【００３８】
また、導電ピン２０の上端（矢印Ｙ１方向端部）は、枠体１４Ａの上面より若干量（図５（Ｂ）に矢印Δで示す量）突出するよう構成されている。従って、導電ピン２０により、枠体１４Ａの上面と下面との間で導通を図ることが可能となる。よって、例えば他の装置の電極を枠体１４Ａの外部より導電ピン２０に接続することにより、他の装置の電極を導電ピン２０，配線２２を介して半導体チップ１２と接続することができる。
【００３９】
これにより、導電ピン２０は例えば多層配線基板におけるビアと同等の機能を奏することとなり、これにより枠体１４Ａは配線基板としても機能することとなる。よって、半導体装置１０Ａを実装或いは外部接続する際、従来でははんだボール１５でのみしか外部接続できなかったものが、導電ピン２０を用いても接続が可能となるため、外部接続の自由度を高めることができる。また、導電ピン２０は枠体１４Ａの上面に外部接続可能な構成で露出しているため、他の電子機器（半導体装置を含む）を半導体装置１０Ａ上にスタックすることが可能となり、実装密度の向上を図ることができる。
【００４０】
更に、本実施例では、枠体１４Ａの貫通孔１７に配設する導電性部材として導電ピン２０を用いているため、単に貫通孔１７に導電ピン２０を嵌入するだけで、指定の貫通孔１７内に容易に導電ピン２０を配設することができる。
【００４１】
次に、本発明の第２実施例について説明する。
図６は、本発明の第２実施例である半導体装置１０Ｂを示している。図６（Ａ）は半導体装置１０Ｂの平面図であり、図６（Ｂ）は図６（Ａ）におけるＸ２−Ｘ２線に沿う断面図である。尚、図６において、図４及び図５を用いて説明した構成と同一構成については同一符号を付してその説明を省略する。また、以下説明する各実施例の説明においても同様とする。
【００４２】
前記した第１実施例では、貫通孔１７に装着する導電性部材として導電ピン２０を用いた例を示したが、本実施例では導電性部材として導電性ペースト２５を用いたことを特徴とするものである。この導電性ペースト２５は、樹脂よりなるペーストに導電性金属粉（例えば、銅粉）を混入したものである。また、導電ピン２０と同様に、導電性ペースト２５が配設される貫通孔１７も、配線２２と接続される既定位置に対応して設定されている。
【００４３】
導電性ペースト２５を貫通孔１７に装着する方法としては、例えば図７に示すように、ディスペンサー２６を用いたディスペンサー法を用いることができる。ディスペンサー２６は図示しない移動機構により枠体１４Ｂ上を移動できる構成とされており、前記のように配線２２の配設位置に対応した貫通孔１７上まで移動され、続いて導電性ペースト材２５ａを貫通孔１７内に注入する。その後、加熱処理を実施することにより導電性ペースト材２５ａを固化し、これにより導電性ペースト２５が形成される。尚、導電性ペースト材２５ａを貫通孔１７内に装填する方法は、前記のディスペンサー法に限定されるものではなく、印刷法等の利用も可能である。
【００４４】
このように、導電ピン２０に代えて導電性ペースト２５を配設した構成としても、導電性ペースト２５により枠体１４Ｂの上面と下面との間で電気的導通を図ることが可能であるため、第１実施例と同様に外部接続の自由度を高めることができ、また他の電子機器（半導体装置を含む）を半導体装置１０Ｂ上にスタックすることが可能となるため実装密度の向上を図ることができる。
更に、本実施例で用いている導電ペースト２５は導電ピン２０に比べて安価であり、また貫通孔１７への装着も容易であるため、半導体装置１０Ｂのコスト低減を図ることができる。
【００４５】
ところで、本実施例では貫通孔１７に導電性ペースト材２５ａを装填し、この導電性ペースト材２５ａを固化させることにより導電性ペースト２５を形成する構成としているため、導電性ペースト材２５ａを貫通孔１７内に配設する際、導電性ペースト材２５ａに空気等が混入しボイドが発生する可能性がある。このボイドは、導電性ペースト材２５ａの固化処理時或いは半導体装置１０Ｂの実装時等の加熱により膨張し、これに起因して枠体１４ＢとＴＡＢテープ１３との間で剥離が生じたり、枠体１４Ｂに損傷が発生することが考えられる。
【００４６】
これを防止する手段を図８に示す。図８（Ａ）はボイドによる前記の剥離及び損傷の発生を防止しうる枠体１４Ｅの平面図であり、図８（Ｂ）は図８（Ａ）に矢印Ｂで示す位置を拡大して示す図であり、図８（Ｃ）は図８（Ｂ）におけるＸ４−Ｘ４線に沿う断面図である。
【００４７】
同図示すように、本実施例では導電性ペースト材２５ａを配設する貫通孔を符号１７Ａで示すと、この貫通孔１７Ａに隣接する貫通孔１７Ｂ間とを連通する連通孔２８（連通部）を枠体１４Ｂに形成したことを特徴とするものである。このように、隣接する貫通孔１７Ａ，１７Ｂ間を連通する連通孔２８を形成しておくことにより、ボイドが熱膨張しても膨張した気体は連通孔２８を介して導電性ペースト２５が配設されない貫通孔１７Ｂに排出される。
これにより、加熱時において、枠体１４ＥとＴＡＢテープ１３との間で剥離が生じたり、枠体１４Ｅに損傷が発生することを防止でき、半導体装置の信頼性を高めることができる。尚、ボイドを貫通孔１７Ａから貫通孔１７Ｂに逃がす構成は、前記した連通孔２８に限定されるものではなく、図９（Ａ），（Ｂ）に示すように枠体１４Ｅの上面及び下面に貫通孔１７Ａと貫通孔１７Ｂとを連通する連通溝２９を設けた構成としてもよい。
【００４８】
次に、本発明の第３実施例について説明する。
図１０は、本発明の第３実施例である半導体装置１０Ｃを示している。図１０（Ａ）は半導体装置１０その平面図であり、図１０（Ｂ）は図１０（Ａ）におけるＸ３−Ｘ３線に沿う断面図であり、図４（Ｃ）は枠体１４Ｃの断面を拡大して示す図ある。
【００４９】
前記した第１及び第２実施例に係る半導体装置１０Ａ．１０Ｂでは、枠体１４Ａ，１４Ｂは絶縁膜１９で被覆されることにより絶縁性を有した構成とし、貫通孔１７に導電ピン２０または導電性ペースト２５を配設することにより、接続の自由度を向上させる構成とした。これに対し、本実施例では枠体１４Ｃ自体を配線として用いるよう構成したことを特徴とするものである。
【００５０】
具体的には、図１０（Ｃ）に示すように、導電性材料よりなるの枠体本体１８の表面に形成された絶縁膜１９の一部を除去し露出部２７を形成すると共に、この露出部２７が配線２２と接続するよう構成とした。図１０（Ａ）において、黒塗りで示す部分は絶縁膜１９が配設された部位であり、白抜きで示す部分が露出部２７である。
本実施例に係る半導体装置１０Ｃによれば、枠体１４Ｃ自体を配線として用いることが可能となり、よって半導体装置１０Ｃを実装或いは外部接続する時における接続の自由度を高めることが可能となる。
【００５１】
次に、本発明の第４実施例について説明する。
図１１は、本発明の第３実施例である半導体装置１０Ｃを示す平面図である。
【００５２】
本実施例では、枠体１４Ｄに導電ピン２０，導電性ペースト２５を配設すると共に、更に露出部２７を形成したことを特徴とするものである。本実施例で示すように、導電ピン２０，導電性ペースト２５，露出部２７は択一的に配設するばかりでなく、複合的に配設することも可能なものである。また、枠体１４Ｄに配設する導電性部材として用いる導電ピン２０，導電性ペースト２５，露出部２７の選定は、任意に行なうことができるものである。
【００５３】
図１２乃至図１５は、本発明に係る半導体装置１０Ａ〜１０Ｄを実際に積層構造とした半導体装置ユニット３０Ａ〜３０Ｄを示している。尚、図１２乃至図１５では、半導体装置１０Ａを用いた例について示している。しかしながら、半導体装置１０Ｂ〜１０Ｄについても同様な構成とすることができる。
【００５４】
図１２に示す半導体装置ユニット３０Ａは、半導体装置１０Ａの上部に単層の配線基板３１を積層したものである。配線基板３１の下面（半導体装置１０Ａと対向する面）には電極３２が形成されており、電極３２が半導体装置１０Ａの導電ピン２０と接続することにより、配線基板３１は導電ピン２０，配線２２を介して導電ピン２０と接続した状態となる。また、配線２２のパターンによっては、配線基板３１をはんだボール１５に接続した構成とすることもできる。
【００５５】
図１３に示す半導体装置ユニット３０Ｂは、３個の半導体装置１０Ａを積層すると共に、最上部に配線基板３１を配設したものである。このように、半導体装置１０Ａの積層数は限定されるものではなく、任意に設定することができるものである。よって、半導体装置ユニット３０Ｂによれば、高い実装密度を実現することができる。
【００５６】
図１４に示す半導体装置ユニット３０Ｃは、半導体装置１０Ａの上部に多層構造とされた多層配線基板３３を積層したものである。この多層配線基板３３の上面には、複数の上部電極３４が形成されている。また、下面に形成された電極は導電ピン２０に接続されている。
【００５７】
半導体装置１０Ａに多層配線基板３３を積層することにより、多層配線基板３３は自由度を持って内部配線の引き回しを行なえるため、導電ピン２０の配設位置に拘束されることなく上部電極３４の配設位置を設定することができる。
【００５８】
図１５に示す半導体装置ユニット３０Ｄは、上記した図１４に示した半導体装置ユニット３０Ｃにおいて、多層配線基板３３にＱＦＰ型半導体装置３５を表面実装した構成とされている。このように、半導体装置１０Ａに多層配線基板３３を積層することにより、形態の異なる半導体装置３５を半導体装置１０Ａ上に積層することが可能となり、積層される半導体装置の自由度を向上させることができる。
【００５９】
【発明の効果】
上述の如く本発明によれば、枠体の上面から導電部材を介して可撓性基板の配線と電気的な接続を行なうことが可能となるため、半導体装置を実装或いは外部接続する時における接続の自由度を高めることができる。
【００６１】
また、導電部材と接続するよう他の電子装置を枠体の上面に配設することにより、当該電子装置を半導体装置上にスタックすることも可能となり、実装密度の向上を図ることができる。
【００６２】
また、指定の貫通孔内に容易に導電性部材を配設することができる。
【００６３】
また、枠体に隣接する貫通孔間を連通する連通部を形成したことにより、実装時等の加熱時に枠体と可撓性基板との間で剥離が生じたり枠体に損傷が発生することを防止することができ、よって半導体装置の信頼性を向上させることができる。
【００６４】
また、枠体自体をも配線として用いることが可能となるため、半導体装置を実装或いは外部接続する時における接続の自由度を更に高めることが可能となる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を説明するための図である（その１）。
【図２】従来の一例である半導体装置を説明するための図である（その２）。
【図３】従来の一例である半導体装置を説明するための図である（その３）。
【図４】本発明の第１実施例である半導体装置を説明するための図である。
【図５】本発明の第１実施例である半導体装置に設けられた枠体及び導電ピンを説明すするための図である。
【図６】本発明の第２実施例である半導体装置を説明するための図である。
【図７】本発明の第２実施例である半導体装置における導電性ペーストの配設方法を説明するための図である。
【図８】連通孔を有した枠体を説明するための図である。
【図９】連通溝を有した枠体を説明するための図である。
【図１０】本発明の第３実施例である半導体装置を説明するための図である。
【図１１】本発明の第４実施例である半導体装置を説明するための図である。
【図１２】第１実施例である半導体装置に配線基板を設けた半導体装置ユニットを示す図である。
【図１３】第１実施例である半導体装置を複数積層した半導体装置ユニットを示す図である。
【図１４】第１実施例である半導体装置に多層配線基板を設けた半導体装置ユニットを示す図である。
【図１５】第１実施例である半導体装置にＱＦＰ型半導体装置を設けた半導体装置ユニットを示す図である。
【符号の説明】
１０Ａ〜１０Ｄ 半導体装置
１２ 半導体チップ
１３ ＴＡＢテープ
１４Ａ〜１４Ｅ 枠体
１７，１７Ａ，１７Ｂ 貫通孔
１８ 枠体本体
１９ 絶縁膜
２０ 導電ピン
２２ 配線
２４ 側方突出部
２７ 露出部
２８ 連通孔
２９ 連通溝
３０Ａ〜３０Ｄ 半導体装置ユニット
３１ 配線基板
３３ 多層配線基板
３５ ＱＦＰ型半導体装置
Claims (4)
- 半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電ペーストを用いたことを特徴とする半導体装置。 - 半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体の少なくとも表面が絶縁性を有する構成とし、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記導電性部材として導電性金属よりなるピンを用いたことを特徴とする半導体装置。 - 請求項１又は２記載の半導体装置において、
前記枠体に隣接する貫通孔間を連通する連通部を形成したことを特徴とする半導体装置。 - 半導体素子と、
配線が形成されると共に前記半導体素子が前記配線と接続するよう搭載される可撓性基板と、
前記可撓性基板上に配設される枠体とを有する半導体装置において、
前記枠体を前記可撓性基板上に配設した際、前記半導体素子が前記枠体に設けられた開口部の内部に位置するよう構成し、
前記枠体に前記可撓性基板の面方向に対して垂直方向に貫通する複数の貫通孔を形成すると共に、該貫通孔の全てまたは一部に導電性部材を配設し、
前記導電性部材の一部が前記可撓性基板の配線と電気的に接続し、前記導電性部材の他部が前記枠体の外部から電気的に接続可能な構成とし、
前記枠体を導電性材料よりなる枠体本体と、該枠体本体の表面に形成された絶縁膜とにより構成し、
かつ、前記絶縁膜の一部を除去して露出部を形成し、該露出部と前記配線とを接続した構成としたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067614A JP4695769B2 (ja) | 2001-03-09 | 2001-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067614A JP4695769B2 (ja) | 2001-03-09 | 2001-03-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270754A JP2002270754A (ja) | 2002-09-20 |
| JP4695769B2 true JP4695769B2 (ja) | 2011-06-08 |
Family
ID=18925938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001067614A Expired - Fee Related JP4695769B2 (ja) | 2001-03-09 | 2001-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4695769B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309362A (ja) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | マルチチツプ半導体装置 |
| JPH09121017A (ja) * | 1996-09-17 | 1997-05-06 | Hitachi Ltd | マルチチップ半導体装置 |
| JPH1131711A (ja) * | 1997-07-14 | 1999-02-02 | Hitachi Ltd | 半導体装置 |
| JP2001111232A (ja) * | 1999-10-06 | 2001-04-20 | Sony Corp | 電子部品実装多層基板及びその製造方法 |
| JP2001267490A (ja) * | 2000-03-14 | 2001-09-28 | Ibiden Co Ltd | 半導体モジュール |
| JP2002016112A (ja) * | 2000-06-26 | 2002-01-18 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2001
- 2001-03-09 JP JP2001067614A patent/JP4695769B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309362A (ja) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | マルチチツプ半導体装置 |
| JPH09121017A (ja) * | 1996-09-17 | 1997-05-06 | Hitachi Ltd | マルチチップ半導体装置 |
| JPH1131711A (ja) * | 1997-07-14 | 1999-02-02 | Hitachi Ltd | 半導体装置 |
| JP2001111232A (ja) * | 1999-10-06 | 2001-04-20 | Sony Corp | 電子部品実装多層基板及びその製造方法 |
| JP2001267490A (ja) * | 2000-03-14 | 2001-09-28 | Ibiden Co Ltd | 半導体モジュール |
| JP2002016112A (ja) * | 2000-06-26 | 2002-01-18 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270754A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3722209B2 (ja) | 半導体装置 | |
| JP4602208B2 (ja) | 電子部品実装構造体及びその製造方法 | |
| JP5107959B2 (ja) | 基板 | |
| JP2009004744A (ja) | プリント基板 | |
| WO2000014802A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique | |
| JP2002083897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100907508B1 (ko) | 패키지 기판 및 그 제조방법 | |
| KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
| JP2001077294A (ja) | 半導体装置 | |
| JPWO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
| JP5238274B2 (ja) | 配線回路基板およびその製造方法 | |
| KR20010015849A (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JP4695769B2 (ja) | 半導体装置 | |
| US20060023438A1 (en) | Wiring board and method of manufacturing wiring board | |
| JP3587043B2 (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP2003142628A (ja) | 配線基板 | |
| JP2009239240A5 (ja) | ||
| JP2000243862A (ja) | インターポーザ基板 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP5267540B2 (ja) | 半導体装置 | |
| JPH0821648B2 (ja) | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 | |
| JP4459421B2 (ja) | 半導体装置 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2005236245A (ja) | 半導体装置およびその製造方法、半導体チップおよびその製造方法、並びに電子機器 | |
| JP3269506B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |