JP2002016112A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002016112A
JP2002016112A JP2000196304A JP2000196304A JP2002016112A JP 2002016112 A JP2002016112 A JP 2002016112A JP 2000196304 A JP2000196304 A JP 2000196304A JP 2000196304 A JP2000196304 A JP 2000196304A JP 2002016112 A JP2002016112 A JP 2002016112A
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
insulating
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000196304A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Takashi Kurihara
孝 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000196304A priority Critical patent/JP2002016112A/ja
Publication of JP2002016112A publication Critical patent/JP2002016112A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 IC等の半導体素子を内蔵した高性能で信頼
性の高い半導体装置を安価に製造することを課題とす
る。 【解決手段】 半導体素子34と、該半導体素子を収容
する開口部21に有する絶縁性枠体20と、前記半導体
素子及び絶縁性枠体に接着されている絶縁層10と、該
絶縁層の前記接着面とは反対側の面上に形成され且つ該
絶縁層に設けたリード接続用貫通孔13を介して前記半
導体素子にビームリード接続されている回路パターン1
1と、前記絶縁層及び絶縁性枠体を貫通して一端が前記
回路パターン面で閉鎖されている孔22に充填されてい
る金属23と、を具備することを特徴とする半導体装置
が提供される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。本発明は、特に、TCP(テープ
・キャリヤ・パッケージ)タイプの半導体装置、あるい
はTAB(Tape Automated Bondi
ng)実装方式を使用してTABテープ上にLSIチッ
プ等の半導体素子を搭載した半導体装置に有利に適用す
ることができる。更に、本発明はチップ搭載前の半導体
パッケージの構成にも関する。
【0002】
【従来の技術】従来、LSIチップ等の半導体素子が搭
載されるパッケージとして、いろいろなタイプのものが
知られているが、現在の主流となっているものは、経済
性と量産性の面から、樹脂封止の非気密封止パッケージ
である。このような非気密封止パッケージの典型例は、
プラスチック・パッケージ及びTCPである。特にTC
Pは、最近の半導体装置の要件、例えば、パッケージの
多ピン化、リードピッチの縮小化、装置の薄型化及び小
型化などを満足させることができるため、広く利用され
る傾向にある。
【0003】TCPは、TABの実装方式を取り込んだ
テープ・キャリヤタイプのパッケージである。半導体チ
ップとパッケージのリードを接続するために、従来の半
導体装置では、金、アルミニウム等の微細なワイヤを接
続手段として使用するワイヤ・ボンディング法を広く採
用しているが、このTCPでは、ワイヤの代わりに、樹
脂フィルム(テープ)上に形成した銅のリードを使用し
ている。銅リードは、樹脂フィルム上にシート状接着剤
を貼り付けた後、金型でパンチングして所定のパターン
でフィルムに開口部を開け、さらにそのフィルムの上に
銅箔を貼り付け、エッチングプロセスを用いて不要な銅
箔を除去することによって、形成することができる。次
いで、半導体チップをテープの開口部に位置決めした
後、チップ上の電極に形成されたバンプ(例えば、金)
とテープ上の銅リードとを適当な治具でボンディングす
ることによって、目的とする半導体装置を作製すること
ができる。
【0004】図6は、半導体チップとTCPのリードを
接続した後の半導体装置を示す斜視図であり、個々のT
CPをテープから切断する前の状態が示されている。T
CP30は、樹脂フィルム(例えばポリイミド樹脂フィ
ルム)31を基材として使用し、その上に銅箔のエッチ
ングにより形成したリード32を有している。また、樹
脂フィルム31の両側には、装置の組み立てを連続的に
行う際のフィルム送りのため、スプロケットホール33
が開けられている。さらに、樹脂フィルム31の中央部
には、図示されるように半導体チップ34を収容するた
めの開口部(デバイスホール)35も開けられている。
【0005】半導体チップとパッケージのリードの接続
は、図6の半導体装置の中心部を拡大して示す図7の断
面図から容易に理解することができるであろう。半導体
チップ34は、樹脂フィルム31のデバイスホール35
に位置決めして配置された後、その電極上のバンプ(通
常、金メッキからなる突起)36にリード32の先端が
接合される。このリードの接合は、通常、専用のボンデ
ィングツールを使用して一括ボンディングで行われる。
なお、リード32の先端には、バンプ36との接合を助
けるため、ボンディング工程に先がけて予め金メッキな
どが施される。最後に、図6では説明の簡略化のために
省略されているが、半導体チップ34やリード36を周
囲環境の湿度、汚染などから保護するため、両者を包み
込むようにして絶縁性の樹脂37で封止する。封止用の
絶縁性樹脂としては、例えば、エポキシ樹脂が使用され
る。
【0006】ところで、最近の傾向として半導体装置の
小型化、薄型化を図ることの要望があり、半導体チップ
自体も薄くすることが望まれている。すなわち、従来の
半導体チップの厚さは400〜500μm前後である
が、これを40〜50μm程度の厚さまで下げることが
望ましい。また、半導体装置はそれをできる限り薄型に
するのが好ましいにもかかわらず、薄くしたりその厚さ
を制御したりすること自体が難しく、樹脂封止の際の封
止の形状の制御にも困難を伴う。
【0007】また、このような半導体装置やそれに使用
される半導体パッケージでは、半導体素子と半導体パッ
ケージの接続が容易にかつ低コストで可能であることが
望まれている。さらに、高密度モジュールを低コストで
製造でき、かつ素子間の絶対距離を短くすることで素子
の特性を向上させることのできる半導体パッケージ及び
半導体装置を提供することも望まれている。
【0008】
【発明が解決しようとする課題】したがって、本発明の
目的は、半導体装置の小型化、薄型化する場合におい
て、半導体素子(チップ)の支持機能を十分確保するこ
とが出来、かつ半導体チップと回路パターンとの接続を
容易に行うことの出来る、高性能で信頼性の高い半導体
装置を提供することにある。
【0009】本発明のさらにもう1つの目的は、このよ
うな本発明の半導体装置を製造するのに有用な方法を提
供することにある。本発明の上記した目的及びその他の
目的は、以下の詳細な説明から容易に理解することがで
きるであろう。
【0010】
【課題を解決するための手段】本発明によれば、半導体
素子と、該半導体素子を収容する開口部を有する絶縁性
枠体と、前記半導体素子及び絶縁性枠体に接着されてい
る絶縁層と、該絶縁層の前記半導体素子との接着面とは
反対側の面上に形成され、且つ該絶縁層に設けたリード
接続用の第1の貫通孔を通して前記半導体素子にビーム
リード接続されている回路パターンと、前記絶縁層及び
絶縁性枠体を貫通し、且つ一端が前記回路パターンによ
り閉鎖されてた第2の孔(貫通孔)に充填されている金
属と、を具備することを特徴とする半導体装置が提供さ
れる。
【0011】このように本発明では、半導体素子を絶縁
性枠体の開口部に収容し、これらの上面に形成した絶縁
層上の回路パターンと半導体素子との間を、絶縁層に設
けた第1の貫通孔を介してリード接続させているので、
半導体素子の収容・保持機能に優れ且つ製造の容易な半
導体装置を安価に製造することができる。前記第2の孔
に充填されている金属が、低融点合金であることを特徴
とする。或いは、前記第2の孔に充填されている金属
が、少なくとも銅と低融点合金の2層以上の構造を有す
ることを特徴とする。この種の低融点合金は、例えば電
解めっきにより容易に形成することができる。
【0012】前記絶縁層との接着面とは反対側の、半導
体素子の底面と前記絶縁性枠体の底面とが同一平面であ
ることを特徴とする。このように、半導体素子の底面と
前記絶縁性枠体の底面とを同一平面とすることにより、
例えば、この半導体素子を基板等への実装を容易に行う
ことができる。また、本発明によると、前述のようにし
た形成された半導体装置を複数層に積層することもでき
る。即ち、このような個々の半導体装置を、上層に位置
する半導体装置の前記第2の孔に充填された金属が、該
半導体装置の下層に位置する半導体装置の回路パターン
に接続されて、上下に位置する半導体装置が互いに電気
的に導通していることを特徴とする多層半導体装置が提
供される。これにより、半導体素子を内蔵した多層マル
チチップモジュール等を容易且つ安価に製造することが
できる。
【0013】また、本発明では、半導体素子を収容する
ための開口部を有する絶縁性枠体と、該絶縁性枠体に接
着されている絶縁層と、該絶縁層の前記絶縁性枠体との
接着面とは反対側の面上に形成され、且つ該絶縁層に設
けたリード接続用の第1の貫通孔を通じて半導体素子に
ビームリード接続されるべき回路パターンと、前記絶縁
層及び絶縁性枠体を貫通し且つ一端が前記回路パターン
により閉鎖された第2の孔に充填されている金属と、を
具備することを特徴とする半導体パッケージが提供され
る。
【0014】また、本発明の半導体パッケージの製造方
法によると、所定位置にリード接続用の第1の貫通孔が
形成され、且つ一方の面に銅箔が形成されたフィルム状
絶縁材の他方の面と、所定位置に半導体素子収容用の開
口部が形成された絶縁材とを接着する工程と、両絶縁材
を貫通して一端に前記銅箔が露出する第2の孔を形成す
る工程と、前記銅箔を電極として電解めっきにより前記
第2の孔に金属を充填する工程と、前記銅箔を所定の回
路パターンにエッチングにより形成する工程と、を含む
ことを特徴とする。
【0015】また、本発明の他の半導体パッケージの製
造方法によると、所定位置にリード接続用の第1の貫通
孔が形成され、且つ一方の面に接着層が形成されたフィ
ルム状絶縁材の他方の面と、所定位置に半導体素子収容
用の貫通孔を形成した絶縁材とを接着する工程と、両絶
縁材および接着剤層を貫通する第2の孔を形成する工程
と、前記フィルム状絶縁材上に前記接着剤層を介して銅
箔を接着する工程と、該銅箔を電極として電解めっきに
より前記第2の孔に金属を充填する工程と、前記銅箔を
所定の回路パターンにエッチングにより形成する工程
と、を含むことを特徴とする。
【0016】上述して本発明の半導体パッケージの製造
方法によると、半導体素子の内蔵した半導体装置を安価
に製造することができる。
【0017】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施形態について詳細に説明する。なお、図示の実
施形態は本発明の典型例を示すものであって、本発明の
範囲内において種々の変更や改良を施し得ることを理解
されたい。図1は、本発明による半導体装置の好ましい
一実施形態の平面図であり、特に回路パターンが半導体
チップに接続される部分を拡大して示した部分平面図で
ある。図2は図1に示した半導体装置の断面図である。
【0018】本発明による半導体装置は、所要のパター
ン形状に形成された回路パターン11を有する絶縁性フ
ィルム10と、所定位置に1個又は複数個の開口部21
に有する絶縁基板ないし絶縁性の枠体20とからなる。
この絶縁性枠体20の開口部21には、半導体チップ3
4が収容されている。絶縁性枠体20及び半導体チップ
34の上面と、絶縁性フィルム10の回路パターン11
とは反対の側とは、接着性のフィルム12を介して互い
に接着されている。
【0019】絶縁性フィルム10の所定の部位に貫通孔
13が形成されており、その貫通孔13を介して回路パ
ターン11のリード部11aが半導体チップ34の電極
にリード接続されている。一方、絶縁性フィルム10と
絶縁性枠体20とを上下方向に貫通する貫通孔22が形
成され、この貫通孔22の一端、即ち図示の実施形態で
は貫通孔22の上端は、回路パターン11で閉鎖されて
いる。この貫通孔22の内部は低融点合金23が充填さ
れている。ここで充填される低融点合金23は、本発明
の半導体装置において外部接続端子として働くものであ
り、その充填の深さは、絶縁性フィルム10と絶縁性枠
体20の厚さの和と同じであるかもしくはそれよりも厚
いことが必要である。通常、絶縁性枠体20の外面ない
し下面から外部接続端子23が僅かに突き出ている構成
が、良好な電気的接続を得る面から有利である。
【0020】本発明の半導体装置における絶縁性フィル
ム10は、好ましくは、TABテープであってもよい。
TABテープは、絶縁性のフィルム基材と、それに支承
された回路パターンとからなる。絶縁性フィルム10の
基材としては、いろいろな絶縁性プラスチック材料のテ
ープを使用することができるが、耐熱性、強度などをあ
わせて考慮した場合、特にポリイミド樹脂を有利に使用
することができる。また、リジッドなテープを得たいよ
うな場合には、グラス繊維、ケブラーTM繊維等の強化材
で強化したプラスチック材料、例えば、グラスポリイミ
ド樹脂、グラスエポキシ樹脂、グラスビスマレイミドト
リアジン(BT)、グラスポリフェニレンエーテル(P
PE)樹脂などを有利に使用することができる。ここで
使用するテープ状基材の厚さは、通常、20〜30μm
程度である。
【0021】回路パターン11の形成には、各種の導電
性金属材料、例えば銅、アルミニウムなどの薄膜あるい
はフィルム(以下、金属層ともいう)を使用することが
できるが、銅箔を金属層として使用するのが好適であ
る。銅箔の厚さは、通常、10〜30μm程度であり、
20μm近傍の厚さが好適である。銅箔は、それが酸化
されて満足な接続ができなくなるのを防止したり、その
銅箔から形成した回路パターン(例えば、リード、配
線、電極など)と他の部品との接合を保証するため、導
電性のメッキをその片面もしくは両面に施すことが好ま
しい。適当なメッキとしては、例えば、金メッキ、銀メ
ッキ、スズメッキ、ニッケルメッキなどを挙げることが
できる。金メッキが特に好適である。このようなメッキ
の厚さは、広い範囲で変更することができるけれども、
通常、1μm前後である。
【0022】上記した銅箔をテープ状フィルムに貼り付
けるため、半導体装置の製造において常用の接着剤(図
示せず)を使用する。適当な接着剤としては、例えば、
密着性や耐熱性などにすぐれた熱硬化性のエポキシ系接
着剤である。このような接着剤の厚さは、通常、10〜
40μm程度である。なお、接着剤層は、上記したよう
に、適当な接着剤をその溶液から塗布して形成してもよ
く、シート状接着剤を貼付することによって形成しても
よい。
【0023】それに銅箔を貼り付ける前に、フィルム基
材の所定の部位に、前述したリード接続用の貫通孔13
を形成する。フィルム基材における貫通孔13の形成
は、通常、ドリルやパンチなどの専用の治具を使用して
実施することができる。絶縁性枠体20としても、絶縁
フィルム10と同様、いろいろな絶縁性プラスチック材
料を使用することができるが、ポリイミド樹脂を有利に
使用することができる。リジッドなテープを得たいよう
な場合には、グラス繊維、ケブラーTM繊維等の強化材で
強化したプラスチック材料、例えば、グラスポリイミド
樹脂、グラスエポキシ樹脂、グラスビスマレイミドトリ
アジン(BT)、グラスポリフェニレンエーテル(PP
E)樹脂なども有利に使用することができる。絶縁性枠
体20としては、半導体チップ34を収容する関係上、
その形状、厚さなどに応じて広く異なるが、通常、厚さ
が50〜150μm程度であり、75〜100μm近傍
の厚さが好適である。
【0024】絶縁性枠体20は、基材の所定の部位に半
導体チップ34を収容するための開口部21を設ける。
開口部21の形成は、通常、ドリルやパンチなどの専用
の治具を使用して実施することができる。絶縁性枠体2
0及び半導体チップ34の上面と、絶縁性フィルム10
との間を接着している接着剤として、前述の接着剤と同
様の接着剤を用いることができる。例えば、密着性や耐
熱性などにすぐれた熱硬化性のエポキシ系接着剤が好適
であり、通常、厚さは10〜40μm程度である。
【0025】絶縁性フィルム10と絶縁性枠体20とを
上下方向に貫通する貫通孔22の形成方法としては、C
2 レーザ、エキシマレーザ等るよるドリリング等によ
り好適に行うことができる。外部接続端子の形成のた
め、貫通孔22の全体に低融点合金23を充填する。低
融点合金23としては、いろいろな金属が可能であるけ
れども、通常、錫−鉛系の半田、銀−錫系の半田などを
有利に使用することができる。このような半田の充填
は、メッキレジストの存在下、電解メッキによって有利
に実施することができる。電解メッキを実施するのが好
適である。また、半田の充填は、半田ペーストの印刷や
半田ボールの搭載により実施してもよい。ただし、いず
れも微細な孔には対応が困難であろう。また、半田ペー
ストの印刷の場合は充填体積を適切に制御することが難
しく、半田ボールの搭載の場合は貫通孔数すなわち端子
数が多くなるとコストが高くなる等の理由から、上述の
半田メッキによる方法が好ましい。
【0026】本発明の実施形態では、貫通孔22におけ
る低融点金属23の充填深さが重要である。貫通孔にお
ける充填深さが少なすぎると、十分な電気的導通を達成
することができないからである。したがって、低融点金
属23を、絶縁フィルム10と絶縁性枠体20の厚さの
和と同一かもしくはその厚さよりも厚くなるように貫通
孔に充填している。もちろん、接合に接着剤層が用いら
れているような場合には、その接着剤をも貫通孔が通過
しているので、接着剤層の厚さも含めた厚さの合計を指
している。
【0027】なお、低融点金属23としては、上述の錫
−鉛系の半田、銀−錫系の半田の他に、金、亜鉛、銅、
ビスマス、アンチモン、インジウムを含む低融点合金を
使用してもよい。半導体チップ34の接続部(通常、電
極)と、回路パターン(通常、インナーリード)11が
貫通孔13を介して電気的に接続される。また、半導体
チップ34の電極は、通常、パッド状であり、それとイ
ンナーリードとを接続すると、素子表面とリードが直接
に接触してショートを生じるおそれがあるので、電極を
バンプと呼ばれる突起の形で設けるのが好ましい。バン
プは、好ましくは金から、常用の技法を使用して形成す
ることができる。また、バンプにはマッシュルームバン
プやストレートウォールバンプなどがあるが、必要に応
じて使い分ければよい。
【0028】回路パターン11のリード11aを半導体
チップ34の接続部に接続する工程は、この技術分野に
一般的に用いられているILB(インナーリードボンデ
ィング)を使用して有利に実施することができる。例え
ば、ボンディングステージ上に載置した半導体チップ3
4の接続部に対して回路パターンのリード11aを、ボ
ンディングツールを用いて加熱条件下で押し当てること
により、複数部位での接続を短時間で同時に行うことが
できる。
【0029】図1及び図2に示す半導体装置は、半導体
チップ34の上面の周辺部に電極ないし接続部がある形
式のもので、半導体チップ34を実装した時に、これら
の接続部の位置に対応する絶縁フィルム10の位置にリ
ード接続用の貫通孔13が設けられている。これに対
し、図3に示す半導体装置は、半導体チップ34の上面
の中央部に電極ないし接続部がある形式のもので、同様
に、この接続部の位置に対応する絶縁フィルム10の位
置にリード接続用の貫通孔13が設けられている。半導
体チップ34の電極の接続部の位置及び絶縁フィルム1
0のリード接続用貫通孔13の位置が異なる点を除き、
図3の実施形態は図1の半導体装置と同様の構成を有し
同様の作用をする。
【0030】なお、図2および図3に半導体装置におい
て、半導体チップ34を保護するため、エポキシ樹脂等
のポッティング樹脂を貫通孔13内や開口部12内に充
填し、半導体チップ34を封止しても良い。図4は、図
1及び図2に示した半導体装置の製造方法の一例を順を
追って説明するものである。まず、図4の工程(a)に
示すように、例えば厚さ18μmの銅箔11cと、例え
ば厚さ25μmのポリイミド樹脂からなる絶縁性フィル
ム10と、例えば厚さ50〜200μmのポリイミド樹
脂又はガラスエポキシ樹脂からなる絶縁性枠体20とを
準備する。
【0031】絶縁層フィルム10は所定位置にリード接
続用の貫通孔13を有し、その上面には貫通孔13を除
いて例えば厚さ12μmの接着剤15が塗布されてい
る。絶縁性枠体20は半導体チップを収容するための開
口部21を有し、その上面には開口部21を除いて接着
性フィルム12が形成されている。次いで、図4の工程
(b)に示すように、銅箔11cと、絶縁性フィルム1
0と、絶縁性枠体20とを相互に位置合わせをしてそれ
ぞれの接着剤12、15により接着して一体化する。そ
して、絶縁性枠体20と絶縁性フィルム10とを貫通す
るように、CO2 又はエキシマ等のレーザ加工により外
部接続端子形成用の貫通孔22を形成する。このような
加工方法によると貫通孔22が孔径が小さい場合や隣接
する貫通孔22と貫通孔22の間隔が狭い場合であって
も有効に孔明け加工をすることができる。このようにし
て形成された貫通孔22は絶縁性枠体20と絶縁性フィ
ルム10を貫通し、一端にて銅箔11の面が露出してい
る。
【0032】次に、図4の工程(c)に示すように、貫
通孔22内に低融点金属23を充填する。この場合にお
いて、絶縁性枠体20の開口部21内へめっきレジスト
16を塗布する。このレジスト16は、低融点合金23
を電解めっきで充填する際に、不必要な銅箔部分にめっ
きが析出しないよう設ける、めっきレジストである(電
解めっきの際、銅箔の上面側は、マスク板で覆われ
る)。レジスト16を設けた後、電解めっきにより、低
融点合金が充填される。低融点合金23を充填後、めっ
きレジスト16は除去される。
【0033】図4(c)の工程後(低融点合金23を充
填し、めっきレジストを除去後)、エッチングレジスト
が開口部21内(レジスト16と同じ部分)と、銅箔上
面に塗布される。銅箔上面に塗布されたエッチングレジ
ストは、パターニングされる。この状態でエッチングを
行い、銅箔を回路パターンに形成する。回路パターン形
成後、エッチングレジストは除去される(なお、この工
程は図示していない)。
【0034】この場合において、例えば図2に示す半導
体装置のように、この銅パターンを半導体チップ34の
搭載領域の上面の絶縁性フィルム10上にもベタの状態
で残るようにし、このベタの銅パターンを半導体装置の
周囲の部分まで延ばすことにより、半導体チップ34の
支持領域を強化することもできる。ただし、このような
半導体チップ34の上方にある銅パターン部11bは必
須のものではない。
【0035】なお、銅と低融点合金により貫通孔22を
充填する場合、最初に銅を充填し、次いで、低融点合金
を充填する。この場合、貫通孔22を殆ど銅で充填し、
実装基板との接続に支障が無い程度に低融点合金を充填
する。次いで、図4の工程(d)に示すように、絶縁性
枠体20の開口部21の側の絶縁性フィルム10の面
に、半導体チップ34を実装するための接着剤12を塗
布する。
【0036】次に、図4の工程(e)に示すように、絶
縁性枠体20の開口部21に半導体チップ34を収容さ
せ、且つ接着剤12を介して絶縁性フィルム10に半導
体チップ34を接着・固定する。ついで、半導体チップ
34をボンディングツールのステージ(図示せず)上に
載せた状態で、回路パターン11のリード部11aを上
方より半導体チップ34の接続部(電極)に対して押圧
し、リード・ボンディング接続を行う。
【0037】上述のように図1及び図2に示す半導体装
置を製造することができる。なお、図3に示す半導体装
置も上述の方法に準じた方法で製造することができる。
また、上述の半導体装置の製造では、最初の段階で、銅
箔11を絶縁性フィルム10に接着したが、このような
方法によらず、先に、絶縁性フィルム10と絶縁性枠体
20とを接着し、これらの絶縁性フィルム10と絶縁性
枠体20とを貫通して、外部接続端子形成用の貫通孔2
2を形成し、その後、絶縁性フィルム10に接着剤15
を介して銅箔11を接着することもできる。
【0038】このように銅箔を貫通孔形成後に接着する
場合は、貫通孔の形成はドリリングやパンチング等によ
る機械的な加工により行うことができる。この方法は、
安価ではあるが、銅箔接着時の接着剤のブリードアウト
により孔底部の銅露出面が接着剤により塞がれてしまう
ことのないように注意することが必要である。貫通孔2
2に低融点金属等を充填して外部接続端子を形成する際
に支障をきたすからである。
【0039】図5は上述のようにして形成した図2に示
す半導体装置を複数個積層して多層の半導体装置とした
ものである。これらの半導体装置の積層するに際して
は、貫通孔22に充填された外部接続端子としての低融
点合金23が隣接する半導体装置のの回路パターン面1
1に接触されて電気的に導通するようにされる。積層に
あったては、装置間の導通領域における低融点合金23
の回路パターン11に対する接触領域を確定するため
に、必要に応じて、ソルダレジスト19が使用される。
【0040】
【発明の効果】以上に説明したように、本発明によれ
ば、IC等の半導体素子を内蔵した高性能で信頼性の高
い半導体装置を安価に製造することができ、また、この
ような半導体装置を複数層に積層した多層マルチチップ
モジュールを安価に製造することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の部分平面
図である。
【図2】図1に示した半導体装置を示す断面図である。
【図3】本発明の他の実施形態に係る半導体装置を示す
断面図である。
【図4】図1及び図2に示した半導体装置の製造方法を
示す断面図である。
【図5】本発明に係る半導体装置を複数層に積層した多
層マルチチップモジュールの断面図である。
【図6】従来の半導体装置の構成を示す斜視図である。
【図7】図6に示す半導体装置のチップの接続部を示す
断面図である。
【符号の説明】
10…絶縁性フィルム 11…回路パターン 11c…銅箔 12…接着剤 13…リード接続用貫通孔 20…絶縁性枠体 21…開口部 22…孔 23…外部接続用端子(低融点合金) 34…半導体素子(チップ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子と、該半導体素子を収容する
    開口部を有する絶縁性枠体と、前記半導体素子及び絶縁
    性枠体に接着されている絶縁層と、該絶縁層の前記半導
    体素子との接着面とは反対側の面上に形成され、且つ該
    絶縁層に設けたリード接続用の第1の貫通孔を通して前
    記半導体素子にビームリード接続されている回路パター
    ンと、前記絶縁層及び絶縁性枠体を貫通し、且つ一端が
    前記回路パターンにより閉鎖されてた第2の孔に充填さ
    れている金属と、を具備することを特徴とする半導体装
    置。
  2. 【請求項2】 前記第2の孔に充填されている金属が、
    低融点合金であることを特徴とする請求項1に記載の半
    導体装置。
  3. 【請求項3】 前記第2の孔に充填されている金属が、
    少なくとも銅と低融点合金の2層以上の構造を有するこ
    とを特徴とする請求項1に記載の半導体装置。
  4. 【請求項4】 前記絶縁層との接着面とは反対側の、前
    記半導体素子の底面と前記絶縁性枠体の底面とが同一平
    面であることを特徴とする請求項1に記載の半導体装
    置。
  5. 【請求項5】 請求項1に記載の半導体装置が複数層に
    積層され、上層に位置する半導体装置の前記第2の孔に
    充填された金属が、該半導体装置の下層に位置する半導
    体装置の回路パターンに接続されて、上下に位置する半
    導体装置が互いに電気的に導通していることを特徴とす
    る多層半導体装置。
  6. 【請求項6】 半導体素子を収容するための開口部を有
    する絶縁性枠体と、該絶縁性枠体に接着されている絶縁
    層と、該絶縁層の前記絶縁性枠体との接着面とは反対側
    の面上に形成され、且つ該絶縁層に設けたリード接続用
    の第1の貫通孔を通じて半導体素子にビームリード接続
    されるべき回路パターンと、前記絶縁層及び絶縁性枠体
    を貫通し且つ一端が前記回路パターンにより閉鎖された
    第2の孔に充填されている金属と、を具備することを特
    徴とする半導体パッケージ。
  7. 【請求項7】 所定位置にリード接続用の第1の貫通孔
    が形成され、且つ一方の面に銅箔が形成されたフィルム
    状絶縁材の他方の面と、所定位置に半導体素子収容用の
    開口部が形成された絶縁材とを接着する工程と、 両絶縁材を貫通して一端に前記銅箔が露出する第2の孔
    を形成する工程と、 前記銅箔を電極として電解めっきにより前記第2の孔に
    金属を充填する工程と、 前記銅箔を所定の回路パターンにエッチングにより形成
    する工程と、を含むことを特徴とする半導体パッケージ
    の製造方法。
  8. 【請求項8】 所定位置にリード接続用の第1の貫通孔
    が形成され、且つ一方の面に接着剤層が形成されたフィ
    ルム状絶縁材の他方の面と、所定位置に半導体素子収容
    用の貫通孔が形成された絶縁材とを接着する工程と、 両絶縁材および接着剤層を貫通する第2の孔を形成する
    工程と、 前記フィルム状絶縁材上に前記接着剤層を介して銅箔を
    接着する工程と、 該銅箔を電極として電解めっきにより前記第2の孔に金
    属を充填する工程と、 前記銅箔を所定の回路パターンにエッチングにより形成
    する工程と、を含むことを特徴とする半導体パッケージ
    の製造方法。
JP2000196304A 2000-06-26 2000-06-26 半導体装置及びその製造方法 Pending JP2002016112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000196304A JP2002016112A (ja) 2000-06-26 2000-06-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000196304A JP2002016112A (ja) 2000-06-26 2000-06-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002016112A true JP2002016112A (ja) 2002-01-18

Family

ID=18694824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000196304A Pending JP2002016112A (ja) 2000-06-26 2000-06-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002016112A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270754A (ja) * 2001-03-09 2002-09-20 Fujitsu Ltd 半導体装置
CN111508967A (zh) * 2019-01-30 2020-08-07 爱思开海力士有限公司 半导体存储装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270754A (ja) * 2001-03-09 2002-09-20 Fujitsu Ltd 半導体装置
JP4695769B2 (ja) * 2001-03-09 2011-06-08 富士通セミコンダクター株式会社 半導体装置
CN111508967A (zh) * 2019-01-30 2020-08-07 爱思开海力士有限公司 半导体存储装置及其制造方法
CN111508967B (zh) * 2019-01-30 2023-09-15 爱思开海力士有限公司 半导体存储装置及其制造方法

Similar Documents

Publication Publication Date Title
US6774467B2 (en) Semiconductor device and process of production of same
EP0948814B1 (en) Chip scale ball grid array for integrated circuit package
KR100298162B1 (ko) 수지봉지형반도체장치
US6522017B2 (en) Wiring board and semiconductor device
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
JP2003522401A (ja) 積層型集積回路パッケージ
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000138313A (ja) 半導体装置及びその製造方法
US20060125076A1 (en) Circuit boards, electronic devices, and methods of manufacturing thereof
JP4240899B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JP2001274282A (ja) 半導体装置
JPH11317472A (ja) 半導体装置およびその製造方法
JP2002016112A (ja) 半導体装置及びその製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP3781998B2 (ja) 積層型半導体装置の製造方法
JP2008118152A (ja) 半導体装置および積層型半導体装置
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
CN215266271U (zh) 基于铜箔载板的正反面芯片集成封装结构
JP2665914B2 (ja) 半導体装置及びその製造方法
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
JP7499114B2 (ja) 半導体装置及びその製造方法
JP3694949B2 (ja) 電子部品搭載用基板
KR20240040041A (ko) 전자 장치 및 전자 장치 제조 방법
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置