JP4695745B2 - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP4695745B2 JP4695745B2 JP2000213600A JP2000213600A JP4695745B2 JP 4695745 B2 JP4695745 B2 JP 4695745B2 JP 2000213600 A JP2000213600 A JP 2000213600A JP 2000213600 A JP2000213600 A JP 2000213600A JP 4695745 B2 JP4695745 B2 JP 4695745B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- conductivity type
- charge transfer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 289
- 239000012535 impurity Substances 0.000 claims description 125
- 238000005468 ion implantation Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 42
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 15
- 230000001133 acceleration Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000007787 solid Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000027756 respiratory electron transport chain Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ方式の固体撮像素子及びその製造方法に関し、より詳細には固体撮像素子の垂直電荷転送路から水平電荷転送路への電荷の転送効率の向上に関する。
【０００２】
【従来の技術】
図１６から図１８までを参照して、一般的なインターライン型ＣＣＤ固体撮像素子の構造について説明する。
【０００３】
図１６は、一般的なインターライン型ＣＣＤ固体撮像素子の平面図である。図１７は、垂直電荷転送路ＶＣＣＤ及び水平電荷転送路ＨＣＣＤ内の電荷転送の様子を説明するための模式的な断面図である。図１７（ａ）は垂直電荷転送路ＶＣＣＤの構造を、図１７（ｂ）は水平電荷転送路ＨＣＣＤの電荷転送の構造を示した断面図である。図１８（ａ）は、垂直電荷転送チャネル層を含む領域の断面構造を模式的に示した図であり、図１８（ｂ）は、水平電荷転送チャネル層を含む領域の断面構造を模式的に示した図である。
【０００４】
固体撮像素子Ａは、たとえばシリコン等の半導体基板上に形成されたｎ型半導体層１０１に形成されている。
【０００５】
画素１０３、垂直電荷転送チャネル層１０５、水平電荷転送チャネル層１０７、出力アンプ１１１がｎ型半導体層１０１内に形成される。複数の画素１０３がｎ型半導体層１０１上において、垂直方向及び水平方向に整列配置されている。
【０００６】
画素１０３は、フォトダイオード（光電変換素子）１０３ａとトランスファーゲート１０３ｂを含む。
【０００７】
フォトダイオード１０３ａは、受光した光を電荷に変換して蓄積する。
【０００８】
トランスファーゲート１０３ｂは、フォトダイオード１０３ａに蓄積されている電荷を読み出すための読み出しゲートである。
【０００９】
複数の画素１０３が垂直方向に整列して配置された各画素列の間には、１画素列に対応して各１本の垂直電荷転送チャネル層１０５が配置されている。垂直電荷転送チャネル層１０５は、例えばｎ型半導体層により形成されている。
【００１０】
複数の垂直電荷転送チャネル層１０５の下端には、水平電荷転送チャネル層１０７が設けられている。水平電荷転送チャネル層１０７は、例えば、ｎ型半導体層により形成される。
【００１１】
垂直電荷転送チャネル層１０５及び水平電荷転送チャネル層１０７を囲むようにｐ型半導体層１０８が形成されている。
【００１２】
図１７（ａ）に示すように、ｎ型半導体層１０１の一表面内に、ｐ型半導体層１０８が形成されている。ｐ型半導体層１０８内に垂直電荷転送チャネル層１０５が形成されている。直電荷転送チャネル層１０５は、ほぼ均一なｎ型（第１導電型）不純物濃度を有する半導体層により形成されている。
【００１３】
垂直電荷転送チャネル層１０５上には、例えば行方向に並ぶ画素１行あたり２本の電荷転送電極１２１が形成されており、隣接する４つの電荷転送電極１２１には、Φ１からΦ４までの電圧が印加される。
【００１４】
垂直電荷転送チャネル層１０５と電荷転送電極１２１とにより、垂直電荷転送路ＶＣＣＤが形成される。垂直方向に隣接する４本の垂直転送電極に対して、例えばＶ１からＶ４までの４相駆動電圧が印加される。４相駆動方式により、垂直電荷転送チャネル層１０５内の電荷を、水平電荷転送チャネル層１０７方向に転送する。
【００１５】
図１７（ｂ）に示すように、ｎ型半導体層１０１の一表面内に図１７（ａ）のｐ型半導体層１０８と連続してｐ型半導体層１０８が形成されている。ｐ型半導体層１０８内に、水平電荷転送チャネル層１０７が形成されている。水平電荷転送チャネル層１０７は、濃度の異なるｎ型（第１導電型）不純物濃度を有する第１及び第２の水平電荷転送チャネル層１０７−１、１０７−２が交互に形成されている。第１の水平電荷転送チャネル層１０７−１のｎ型不純物濃度は、第２の水平電荷転送チャネル層１０７−２のｎ型不純物濃度と比べて高い濃度で形成されている。或いは、第２の水平電荷転送チャネル層１０７−２には、第２の水平電荷転送チャネル層１０７−１と同一濃度の第１導電型の不純物と第２導電型の不純物とがドーピングされていても良い。逆導電型不純物の補償により実効的な第１導電型不純物濃度が低下する。水平電荷転送チャネル層内には、図中右側にポテンシャルバリアを備えた２段構成のポテンシャルプロファイルが右側から左側にかけて繰り返し形成される。１つのポテンシャルバリアと１つのポテンシャルウェルとが水平方向に交互に並んだポテンシャル構造が２回繰り返されて電荷の１転送単位（以下「１パケット」という。）を形成する。
【００１６】
上記水平電荷転送チャネル層１０７上に、上述の第１の水平電荷転送チャネル層１０７−１と第２の水平電荷転送チャネル層１０７−２とに位置合わせして複数の電荷転送電極１２３が形成される。第１層目のポリシリコンにより形成される第１転送電極１２３−１と第２層目のポリシリコンにより形成される第２転送電極１２３−２とが水平方向に隣接して交互に形成されている。
【００１７】
例えば、第１転送電極１２３−１が第１の水平電荷転送チャネル層１０７−１上に、第２転送電極１２３−２が第２の水平電荷転送チャネル層１０７−２上に形成される。
【００１８】
隣接する２つの電荷転送電極１２３−１と１２３−２とは共通接続され、共通接続された配線に対して交互にΦ１とΦ２との電圧が印加される。この構成が繰り返し形成される。φ１とφ２との２相駆動方式により、水平電荷転送チャネル層１０７内の電荷を水平方向右向きに転送する。
【００１９】
垂直電荷転送チャネル層１０５は、水平電荷転送チャネル層１０７に形成される１つおきの第１の水平電荷転送チャネル層（ポテンシャルウェル）１０７−１と電気的に接続されている。
【００２０】
図１８（ａ）に示すように、ｎ型半導体層１０１内にｐ型半導体層１０８が形成されている。ｐ型半導体層１０８内に垂直電荷転送チャネル層１０５が形成されている。
【００２１】
図１８（ｂ）に示すように、ｎ型半導体層１０１内にｐ型半導体層１０８が形成されている。ｐ型半導体層１０８内に水平電荷転送チャネル層１０７が形成されている。
【００２２】
ｐ型導電層１０８は、図１６では一点鎖線で示される領域内に形成される。ｐ型導電層１０８は、垂直電荷転送チャネル層１０５および水平電荷転送チャネル層１０７を含む領域内に同一の工程により形成されるため、その深さと不純物濃度とがほぼ同じである。
【００２３】
尚、図１８（ｂ）には、垂直電荷転送チャネル層１０５とほぼ同じ不純物濃度を有する第１の水平電荷転送チャネル層１０７−１の断面が示されている。
【００２４】
図１７（ａ）の破線で示されるように、電圧ＨＩＧＨが印加される電極（図ではΦ３とΦ４）の下の垂直電荷転送チャネル層内には、図中に破線で示されるように、空乏層が深く、例えばｐ型半導体層１０８中まで伸びる。電圧ＬＯＷが印加される電極（図ではΦ１とΦ２）の下の垂直電荷転送チャネル層１０５内からｐ型半導体層１０８に向けて、同じく破線で示される空乏層が伸びるが、空乏層の伸びはＨＩＧＨが印加される領域よりも浅い。すなわち、空乏層端の深さは浅い。Φ１からΦ４までに印加する電圧のＨＩＧＨ、ＬＯＷを切り替えることにより、４相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【００２５】
図１７（ｂ）に示すように、電圧ＨＩＧＨが印加される電極（図ではΦ２）の下の第１の水平電荷転送チャネル層１０７−１から、図中破線で示される空乏層がｐ型半導体層１０８中において深くまで伸びる。電圧ＬＯＷが印加される電極（図ではΦ１）の下の第２の水平電荷転送チャネル層１０７−２内においては、空乏層の伸びは比較的浅い。Φ１とΦ２とに印加する電圧のＨＩＧＨ、ＬＯＷを切り替えることにより、２相駆動方式で水平電荷転送チャネルの方向（図中右方向）に向けて電荷を転送することができる。
【００２６】
【発明が解決しようとする課題】
図１６に示すように、固体撮像素子においては、水平電荷転送チャネル層１０７に対して多数の垂直電荷転送チャネル層１０５が接続されている。垂直電荷転送チャネル層１０５から順次転送される電荷を水平方向に転送して効率よく出力するためには、水平電荷転送チャネル層１０７における電荷の転送速度を向上させることが重要である。
【００２７】
水平電荷転送チャネル層１０７における電荷の転送速度を高めるためには、電極１２３に印加する電圧の振幅（Φ１とΦ２とに印加する電圧の差）を大きくすればよい。
【００２８】
ところが、電極１２３に印加する電圧の振幅（Φ１とΦ２とに印加する電圧の差）をあまり大きくしすぎると、図１７（ｂ）に破線で示される空乏層端が深さ方向に伸びすぎ、ついにはｐ型導電層１０８とｎ型半導体層１０１との界面にまで到達するおそれがある。空乏層端が上記界面にまで到達すると、転送中の電子がｎ型半導体層１０１中に引き込まれるおそれがあり、電子を有効に転送できなくなる。空乏層端が上記界面にまでは達しなくても、近づき過ぎればパンチスルーにより電子がｎ型半導体１０１中に抜ける確率が高くなる。
【００２９】
本発明の目的は、水平電荷転送チャネルにおける電荷の転送効率を高めることである。
【００３０】
【課題を解決するための手段】
本発明の一観点によると、半導体基板と、前記半導体基板内に形成された第１導電型半導体層と、前記第１導電型半導体層内に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、複数の前記光電変換素子が垂直方向に整列した光電変換素子列に近接して前記第１導電型半導体層内に形成され、垂直方向に延びて前記光電変換素子列から突出する複数本の第１の第２導電型半導体層と、前記第１導電型半導体層内に前記第１の第２導電型半導体層よりも深くまで形成され、前記複数本の第１の第２導電型半導体層の前記光電変換素子列から突出する側の一端に近接し、かつ前記一端から距離Ｌだけ離れて前記一端と対向する対向端部を有し水平方向に延びる第２の第２導電型半導体層と、前記第２の第２導電型半導体層内に形成され水平方向に延びる第１導電型の水平電荷転送チャネル層と、前記一端と前記対向端部との間に形成され、前記第１又は第２の第２導電型不純物濃度のうちいずれか高い方の第２導電型不純物濃度よりも低い第２導電型不純物濃度を有する第３の第２導電型半導体層と、前記第１の第２導電型半導体層内及び前記第３の第２導電型半導体層内を前記第１導電型の水平電荷転送チャネル層に向けて垂直方向に延びるとともに前記一端から突出して前記水平電荷転送チャネル層と接続する複数本の第１導電型の垂直電荷転送チャネルとを含む固体撮像素子が提供される。
【００３１】
本発明の他の観点によると、（ａ）半導体基板の一表面に形成された第１導電型半導体層内に、第３の第２導電型半導体層を形成する工程と、（ｂ）前記工程（ａ）の後に、前記第１導電型半導体層の上に前記一表面内の水平方向に延びる第１の開口を有する第１のマスクを形成する工程と、（ｃ）前記第１のマスクを用いて前記第１の開口領域内の前記第１導電型半導体層内に水平方向に延びる第２の第２導電型半導体層を形成する工程と、（ｄ）前記工程（ｃ）の後に、前記第１の開口の側端によって規定される第１の位置に近接し前記第１の位置から距離Ｌｍだけ離れた第２の位置に位置合わせされるとともに前記側端と対向する一端を有し、前記一表面内を垂直方向に延びる複数本の第２の開口を含む第２のマスクを形成する工程と、（ｅ）前記第２のマスクを用いて、前記第２の開口内の前記第１導電型半導体層内において垂直方向に延びる複数本の第１の第２導電型半導体層を形成する工程と、（ｆ）前記工程（ｅ）の後に、前記第２の第２導電型半導体層内に水平方向に延びる第１導電型の水平電荷転送チャネル層と、前記第１の第２導電型半導体層内及び前記第３の第２導電型半導体層内（［０１３９］）を前記第１導電型の水平電荷転送チャネル層に向けて延びるとともに前記第２の位置から突出して前記水平電荷転送チャネル層と接続する複数本の第１導電型の垂直電荷転送チャネル層とを形成する工程と、（ｇ）前記工程（ｆ）の後に、複数本の前記垂直電荷転送チャネル層にそれぞれ近接して垂直方向に整列する複数の光電変換素子を形成する工程とを含み、前記工程（ａ）は、前記第１の位置と前記第２の位置との間を含む領域に、前記第１又は第２の第２導電型不純物濃度のうちいずれか高い方の第２導電型不純物濃度よりも低い第２導電型不純物濃度を有する前記第３の第２導電型半導体層を形成し、前記工程（ｃ）は、前記第１の第２導電型半導体層よりも深くまで第２の第２導電型半導体層を形成する固体撮像素子の製造方法が提供される。
【００３２】
【発明の実施の形態】
本明細書において、垂直電荷転送チャネル層とその上に形成され電荷を転送するための電荷転送電極とを合わせて垂直電荷転送路ＶＣＣＤと称する。水平電荷転送チャネル層とその上に形成され電荷を転送するための電荷転送電極とを合わせて水平電荷転送路ＨＣＣＤと称する。
【００３３】
本発明の実施の形態について説明する前に、発明者が行った実験的及び理論的考察について説明する。
【００３４】
発明者は、垂直電荷転送チャネル用の第１のｐ型半導体層と水平電荷転送チャネル用の第２のｐ型半導体層とを別々に形成することを思い付いた。
【００３５】
垂直電荷転送チャネル用の第１のｐ型半導体層の深さよりも水平電荷転送チャネル用の第２のｐ型半導体層の深さを深くすれば、水平電荷転送路内での電荷の突き抜けなどの上記の問題点が解決できると考えられる。
【００３６】
図１から図３までを参照して、垂直電荷転送チャネル用の第１のｐ型半導体層５ａと水平電荷転送チャネル用の第２のｐ型半導体層７ａとが異なる深さを有する固体撮像素子の構造について説明する。
【００３７】
図１（ａ）は、固体撮像素子の概略構造を示す平面図であり、図１（ｂ）は固体撮像素子中の光電変換素子の概略構造を示す断面図である。
【００３８】
図２（ａ）は、図１（ａ）のＩＩａ−ＩＩａ'断面を、図２（ｂ）は図１（ａ）のＩＩｂ−ＩＩｂ'断面を模式的に示す図である。
【００３９】
図３（ａ）、（ｂ）は、図１（ａ）のＩＩＩａ−ＩＩＩａ'断面とＩＩＩｂ−ＩＩＩｂ'断面を模式的に示す断面図である。
【００４０】
図１（ａ）に示すように、固体撮像素子Ｂは、例えばシリコン等の半導体基板の一表面側に形成されているｎ型半導体層１に形成される。
【００４１】
画素３、垂直電荷転送チャネル層５、水平電荷転送チャネル層７、出力アンプ１１等がｎ型半導体層１内に形成され、全体として一つのＣＣＤ固体撮像素子Ｂを構成する。複数の画素３がｎ型半導体層１上において、垂直方向及び水平方向に整列配置されている。
【００４２】
画素３は、フォトダイオード（光電変換素子）３ａとトランスファーゲート３ｂとを含む。フォトダイオード３ａは、受光した光を電荷に変換して蓄積する。
【００４３】
複数の画素３、３，３が垂直方向に整列して配置された各画素列に近接して、１画素列に対応して各１本の複数本の第１のｐ型半導体層５ａが形成されている。
【００４４】
第１のｐ型半導体層５ａの下流側（図における下側）の一端は、垂直方向に整列して配置される光電変換素子列から突出している。
【００４５】
水平方向に延びる第２のｐ型半導体層７ａが、複数本の第１のｐ型半導体層５ａの下流側の一端に接続されている。
【００４６】
第１のｐ型半導体層５ａの中に、１本の第１のｐ型半導体層５ａに対して各１本づつ、垂直方向に延びるｎ型半導体層（垂直電荷転送チャネル層５）が形成されている。
【００４７】
フォトダイオード３ａと垂直電荷転送チャネル層５との間に、フォトダイオード３ａ内に蓄積されている電荷を垂直電荷転送チャネル層５に読み出すためのトランスファーゲート３ｂが形成されている。
【００４８】
複数の垂直電荷転送チャネル層５の下流側の端部に接して、第２のｐ型半導体層７ａ内に、水平方向に延びる水平電荷転送チャネル層７が設けられている。水平電荷転送チャネル層７は、例えばｎ型半導体層により形成される。
【００４９】
図１（ｂ）に示すように、光電変換素子３ａは、ｎ型半導体層１と、ｎ型半導体層１内に形成されるｐ型半導体層６ａと、ｐ型半導体層６ａ内に形成されているｎ型半導体層６ｃとを含む。ｐ型半導体層６ａとｎ型半導体層６ｃとにより形成されるｐ−ｎ接合により光電変換素子（フォトダイオード）が形成される。
【００５０】
図２（ａ）は垂直電荷転送路ＶＣＣＤ内の構造とその中での電荷転送の様子を、図２（ｂ）は水平電荷転送路ＨＣＣＤの構造とその中での電荷転送の様子を示す断面図である。
【００５１】
図２（ａ）に示すように、ｎ型半導体層１内に第１のｐ型半導体層５ａが形成されている。第１のｐ型半導体層５ａ内に垂直電荷転送チャネル層５が形成されている。垂直電荷転送チャネル層５は、同じ深さにおいてほぼ均一なｎ型（第１導電型）の不純物濃度を有する半導体層により形成される。
【００５２】
垂直電荷転送チャネル層５上に、電荷を転送するための複数の電荷転送電極２１、２１、２１が形成される。隣接する４つの電荷転送電極２１に、ΦＶ１からΦＶ４までの電圧が印加される。
【００５３】
垂直電荷転送チャネル層５と電荷転送電極２１とにより、電圧を下流側に転送するための垂直電荷転送路ＶＣＣＤが形成される。
【００５４】
図２（ｂ）に示すように、第２のｐ型半導体層７ａ中に、水平電荷転送チャネル層７が形成される。
【００５５】
水平電荷転送チャネル層７は、濃度の異なるｎ型（第１導電型）不純物濃度を有する半導体層が交互に形成されている。
【００５６】
第１の水平電荷転送チャネル層７−１のｎ型不純物濃度は、それと隣接する第２の水平電荷転送チャネル層７−２のｎ型不純物濃度と比べて高く形成されている。或いは、第２の水平電荷転送チャネル層７−２に、第１の水平電荷転送チャネル層７−１と同一濃度の第１導電型不純物とｐ型（第２導電型）不純物とをドーピングしても良い。逆導電型不純物の補償により、実質的に第２の水平電荷転送チャネル層７−２の第１導電型不純物濃度が低下する。
【００５７】
水平電荷転送チャネル層７上には、電荷を転送するための複数の電荷転送電極２３が形成されている。第１の水平電荷転送チャネル層７−１上に、例えば第１層目のポリシリコンにより形成される第１の電荷転送電極２３−１が、第２の水平電荷転送チャネル層７−２上に例えば第２層目のポリシリコンにより形成される第２の電荷転送電極２３−２が形成される。第１及び第２の電荷転送電極２３−１，２３−２の２つの電荷転送電極２３が配線により共通接続される。共通接続された第１及び第２の電荷転送電極２３−１、２３−２の一組に対してΦＨ１の電圧が印加される。共通接続された第１及び第２の電荷転送電極２３−１、２３−２に隣接する第１及び第２の電荷転送電極２３−１、２３−２も共通接続されており、ΦＨ２の電圧が印加される。水平電荷転送チャネル層７と電荷転送電極２３とにより、電荷を水平方向に転送するための水平電荷転送路ＨＣＣＤが形成される。
【００５８】
図３（ａ）に示すように、ｎ型半導体層１内に第１のｐ型半導体層５ａが形成されている。第１のｐ型半導体層５ａ内に垂直電荷転送チャネル層５が形成されている。
【００５９】
図３（ｂ）に示すように、ｎ型半導体層１内に第２のｐ型半導体層７ａが形成されている。第２のｐ型半導体層７ａ内に水平電荷転送チャネル層７が形成されている。
【００６０】
第２のｐ型半導体層７ａは、第１のｐ型半導体層５ａよりも深く形成されている。
【００６１】
尚、前述のように水平電荷転送チャネル層７は、第１の水平電荷転送チャネル層７−１と第２の水平電荷転送チャネル層７−２とが交互に隣接して形成されている。図３（ｂ）では、第１の水平電荷転送チャネル層７−１が示されている。
【００６２】
次に、図２を参照して垂直電荷転送路ＶＣＣＤと水平電荷転送路ＨＣＣＤとの動作について説明する。
【００６３】
図２（ａ）に示すように、垂直電荷転送路ＶＣＣＤにおいては、隣接する４つの電荷転送電極２１に、ΦＶ１からΦＶ４までの駆動パルス信号が印加される。
【００６４】
位相がπ／２ずつ異なる４相の駆動パルス信号ΦＶ１からΦＶ４までが、隣接する４電極一組の電荷転送電極２１に加えられる。
【００６５】
図２（ａ）に示されるように、電圧ＨＩＧＨが印加される電極（図ではΦＶ３とΦＶ４が印加される電極）の下に、垂直電荷転送チャネル層５から伸びてその端がｐ型半導体層５ａまで達する比較的深い空乏層が形成される。図において空乏層端を破線で示している。
【００６６】
電圧ＬＯＷが印加される電極（図ではΦＶ１とΦＶ２）の下に形成される空乏層端は、比較的浅い。ΦＶ１からΦＶ４までに印加する電圧のＨＩＧＨ、ＬＯＷを切り替えることにより、４相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【００６７】
図２（ｂ）に示すように、水平電荷転送路ＨＣＣＤにおいては、電荷転送電極２３にΦＨ１とΦＨ２との駆動パルス信号が印加される。より詳細には、共通接続された第１及び第２の電荷転送電極２３−１、２３−２の一組に対してΦＨ１の電圧が印加される。同じく共通接続された第１及び第２の電荷転送電極２３−１、２３−２に隣接する第１及び第２の電荷転送電極２３−１，２３−２も共通接続されており、ΦＨ２の電圧が印加される。
【００６８】
共通接続される第１の電荷転送電極２３−１下の領域と第２の電荷転送電極２３−２下の領域とを比べると、第１の水平電荷転送チャネル層７−１の方が第２の水平電荷転送チャネル層７−２よりもｎ型不純物の濃度が高いので、同じ電圧が印加されている場合には、第２の電荷転送電極２３−２下の領域に伸びる空乏層の方が深く伸びる。
【００６９】
加えて、電圧ＨＩＧＨが印加される電極（図ではΦＨ２）の下の領域においては、破線で示される空乏層端が第２のｐ型半導体層７ａ内の比較的深くまで伸びる。電圧ＬＯＷが印加される電極（図ではΦＨ１）の下の領域に形成される空乏層端は浅い。
【００７０】
ΦＨ１とΦＨ２とに印加する電圧のＨＩＧＨ、ＬＯＷを切り替えることにより、２相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【００７１】
水平電荷転送チャネル層７における電荷の転送速度を高めるためには、電極２３に印加する電圧の振幅（ΦＨ１とΦＨ２とに印加する電圧の差）を大きくすれば良い。
【００７２】
電圧の振幅を大きくすれば、破線で示す空乏層端の深さは深くなるが、水平電荷転送チャネル用の第２のｐ型導電層７ａを深くしているため、電圧の振幅を大きくしても第２のｐ型導電層７ａと第１半導体層１との界面近傍にまで空乏層端が伸びる可能性が少ない。従って、電荷転送電極２３に対して高電圧を印加することができる。電子を高速に転送しても、転送中の電子がｎ型半導体層１内に引き込まれる可能性が低減する。
【００７３】
すなわち、図１から図３までに示す構造を有する固体撮像素子では、水平電荷転送チャネル層中の電荷の転送速度を高速化することができる。
【００７４】
ところが、図１から図３までに示す構造を有する固体撮像素子を実際に製造し、固体撮像素子の特性を評価してみたところ、電荷の転送効率の低下という問題がしばしば起こることが判明した。
【００７５】
発明者は、上記の固体撮像素子の電荷転送効率の低下に関して、固体撮像素子の製造工程に遡ってさらに考察を進めた。
【００７６】
図４、図５は、図１から図３までに示す構造を有する固体撮像素子の製造工程の要部を示す断面図であり、図１のＩＶａ−ＩＶａ'断面を示す図である。
【００７７】
図４（ａ）に示すように、半導体基板に形成されたｎ型半導体層１上に、表面酸化膜２、例えばＳｉＯ2膜を熱酸化法により形成する。表面酸化膜２の厚さは１０ｎｍから２０ｎｍの間である。
【００７８】
図４（ｂ）に示すように、フォトリソグラフィー技術を用いて第１の開口２５ａを有する第１のレジストマスクＲ１を形成する。
【００７９】
第１のレジストマスクＲ１をマスクとして、ｎ型半導体層１の内の第１の開口２５ａ内の領域にｎ型半導体層１内においてｐ型の導電性を示す不純物、例えばＢ+をイオン注入法により注入する。高い注入エネルギーを用いることにより破線で示す深いｐ型半導体層（第２のｐ型半導体層）７ａを形成する。
【００８０】
図５（ｃ）に示すように、フォトリソグラフィー技術を用いて第２の開口２５ｂを有する第２のレジストマスクＲ２を形成する。第２の開口２５ｂはその一端が第２のｐ型半導体層７ａに接するように位置合わせを行う。
【００８１】
第２のレジストマスクＲ２をマスクとして、ｎ型半導体層１の内の第２の開口２５ｂ領域内にｎ型半導体層１内においてｐ型の導電性を示すｐ型不純物、例えばＢ+をイオン注入法により注入する。この際、第２のｐ型半導体層７ａ形成時よりも低い加速エネルギーでイオン注入することにより、破線で示すように比較的浅いｐ型半導体層（第１のｐ型半導体層）５ａが形成される。第１のｐ型半導体層５ａと第２のｐ型半導体層７ａとがその対向端面で接続される。
【００８２】
図５（ｄ）に示すように、フォトリソグラフィー技術を用いて第３の開口２５ｃを有する第３のレジストマスクＲ３を形成する。第３の開口２５ｃは、第１のｐ型半導体層５ａ内と第２のｐ型半導体層７ａ内とに沿ってこれらの層を連通するように形成される。
【００８３】
第３のレジストマスクＲ３をマスクとして、第３の開口２５ｃ領域に半導体層内においてｎ型の導電性を示す不純物、例えばＰ+又はＡｓ+をイオン注入法により注入する。
【００８４】
第１のｐ型半導体層５ａ内と第２のｐ型半導体層７ａ内に、第１、第２のｐ型半導体層５ａ、７ａよりもさらに浅い、連続したｎ型半導体層５、７が形成される。
【００８５】
ｎ型半導体層５は垂直電荷転送チャネル層を形成し、ｎ型半導体層７は、水平電荷転送チャネル層を形成する。
【００８６】
ところで、ｐ型不純物用のイオン注入を行った際、注入されたイオンは横方向拡がりを起こす。その後に活性化のためのアニールを行うと、イオンはさらに横方向に拡がる傾向を示す。加えて、第２のレジストマスクＲ２の位置合わせを行う際に、位置合わせのずれが生じる可能性もある。
【００８７】
発明者は、図５（ｃ）に示す第１のｐ型半導体層５ａと第２のｐ型半導体層７ａとの接続領域近傍に、第１のｐ型半導体層５ａと深い第２のｐ型半導体層７ａとが重なったオーバラップ領域６が形成されている可能性があると考えた。
【００８８】
図６及び図７に、上記の工程により製造した固体撮像素子の垂直電荷転送チャネル５と水平電荷転送チャネル７との接続領域付近の要部構造を示す。
【００８９】
図６は、図１（ａ）のＶＩａ−ＶＩａ'線断面を示す断面図である。図７（ａ）は、図６のＱ１１からＱ１４までに沿ったｐ型半導体層５ａ、７ａのｐ型不純物濃度の変化を示す模式的な図である。図７（ｂ）は、図６のＰ１１からＰ１４までに沿ったｎ型半導体層５のｎ型不純物濃度の変化を示す図である。図７（ｃ）は、図６のＰ１１からＰ１４までに沿った垂直電荷転送チャネル層５内の伝導帯のバンド端Ｅｃの変化を示す模式的な図である。
【００９０】
図７（ａ）に示すように、オーバラップ領域６（Ｑ１２からＱ１３の間）においては第１のｐ型半導体層５ａのｐ型不純物濃度と第２のｐ型半導体層７ａのｐ型不純物濃度とが足し合わされるため、オーバラップ領域６（Ｑ１２からＱ１３の間）のｐ型不純物濃度が高くなる。
【００９１】
図７（ｂ）に示すように、オーバラップ領域（Ｐ１２からＰ１３の間）においては、図７（ａ）に示す高いｐ型不純物濃度によってｎ型不純物が補償され、垂直電荷転送チャネル層５内のｎ型実効不純物濃度が低くなる。
【００９２】
図７（ｃ）に示すように、オーバラップ領域（Ｐ１２からＰ１３の間）における伝導帯端のエネルギーが高くなり、Ｐ１２−Ｐ１３間に電子に対するポテンシャルバリアが形成される。電子に対するポテンシャルバリアの存在により、垂直電荷転送チャネル５から水平電荷転送チャネル７方向への電子の輸送に関し、電子の転送効率が低下するものと推測される。
【００９３】
以上の実験的及び理論的考察に基づき、発明者は以下に説明するような固体撮像素子及びその製造方法を考えた。
【００９４】
図４（ｂ）と図５（ｃ）とに示した工程において、第２のｐ型半導体層７ａを形成した後、ｐ型不純物をイオン注入用の第２のレジストマスクＲ２を形成する際に、第２のレジストマスクＲ２に形成される第２の開口２５ｂの第２のｐ型半導体層７ａの近傍の開口端部を、第２のｐ型半導体層７ａの対向端面から距離Ｌだけ離しておく。この状態でイオン注入を行えば、第１のｐ型不純物層５ａと第２のｐ型不純物層７ａとの間にオーバラップ領域が形成されにくい。従って、図７（ｃ）に示す電子に対するポテンシャルバリアも形成されにくいと考えられる。
【００９５】
以上の考察に基づき、以下に、本発明の実施の形態による固体撮像素子及びその製造方法について説明する。
【００９６】
本発明の一実施の形態による固体撮像素子について、図８から図１５までに基づいて説明する。
【００９７】
図８及び図９は、固体撮像素子の製造工程の要部を示す断面図であり、図１０及び図１１は、図８及び図９の断面図に対応する平面図である。尚、図８及び図９は、図１１（ｄ）のＶＩＩＩ−ＶＩＩＩ'線断面図に対応する。
【００９８】
尚、図１０及び図１１に示す平面図は、固体撮像素子の１チップ分に相当する領域のみを示している。実際には、図示するパターンが半導体基板上に多数形成される。
【００９９】
図８（ａ）に示すように、シリコン半導体基板内のｎ型半導体層１の上に、表面酸化膜２を、例えばＳｉＯ2膜を熱酸化法により形成する。表面酸化膜２の厚さは、例えば１０ｎｍから２０ｎｍの間である。
【０１００】
図８（ｂ）及び図１０（ａ）に示すように、フォトリソグラフィー技術を用いて第１のレジストマスクＲ１１を形成する。この際、第１のレジストマスクＲ１１により被覆される領域は、例えば、以後の工程においてアンプ等の周辺回路が形成される領域である。
【０１０１】
第１のレジストマスクＲ１１をマスクとして、表面酸化膜２を通してｎ型半導体層１内にｐ型不純物を形成するためのイオン、例えばＢ+をイオン注入法によりスルー注入する。
【０１０２】
第１のイオン注入工程においては、例えば、Ｂ+イオンを８０ｋｅＶ程度の加速エネルギーで注入する。
【０１０３】
図８（ｂ）に破線で示す浅いｐ型半導体層（第３のｐ型半導体層）４１ａが形成される。
【０１０４】
このイオン注入工程を第１のイオン注入工程と呼ぶ。
【０１０５】
第１のイオン注入工程において、アンプ等の周辺回路が形成されるべき領域以外の領域に、浅い第３のｐ型半導体層４１ａが形成される。
【０１０６】
次に、図８（ｃ）及び図１０（ｂ）に示すように、フォトリソグラフィー技術を用いて第１の開口２７ａを有する第２のレジストマスクＲ１２を形成する。第１の開口２７ａは、図１０（ｂ）では図中水平方向に延びており、かつ帯状に形成されている（水平電荷転送路に沿って形成される）。
【０１０７】
第２のレジストマスクＲ１２をマスクとして、ｎ型半導体層１内の第１の開口２７ａ領域に、半導体中においてｐ型不純物を形成するためのイオン、例えばＢ+をイオン注入法により注入する。
【０１０８】
このイオン注入工程を第２のイオン注入工程と呼ぶ。第２のイオン注入工程により、深い第２のｐ型半導体層７ａが形成される。
【０１０９】
第２のイオン注入工程においては、イオンの加速エネルギーＥ（ｅＶ）とドーズ量ＤＳ（ｃｍ-2）とを変化させて複数回、例えば３回のイオン注入を行うのが好ましい。第２のイオン注入工程に含まれる３回のイオン注入工程は、加速エネルギーが高いほどドーズ量も高くしている。
【０１１０】
Ｂイオンの注入条件は、例えば１回目のイオン注入におけるドーズ量ＤＳ１が２×１０11ｃｍ-2、加速エネルギーＥ１が１８０ｋｅＶ、２回目のイオン注入におけるドーズ量ＤＳ２が３×１０11ｃｍ-2、加速エネルギーＥ２が６００ｋｅＶ、３回目のイオン注入におけるドーズ量ＤＳ３が１×１０12ｃｍ-2、加速エネルギーＥ３が２ＭｅＶである。
【０１１１】
実際に得られるｐ型不純物の濃度プロファイルは、基本的には、上記の３回のイオン注入によって得られる不純物濃度のプロファイルを足し合わされたものとなる。異なる加速エネルギーでの３回のイオン注入工程を含む第２のイオン注入により、３つのピークを有する不純物濃度プロファイルが形成される。この３つのピークは、深い領域に形成されている不純物濃度のピークほど高い不純物濃度を有する。
【０１１２】
第２のイオン注入工程において形成される第２のｐ型半導体層７ａの実効的な深さは、２μｍである。尚、第２のｐ型半導体層７ａの実効的な深さとは、最も高い加速エネルギーＥ３で打ち込んだ不純物イオンの濃度のピーク位置を指すものとする。イオン注入により形成された他の半導体層についても同様にピーク位置で実質的な深さを定義する。
【０１１３】
次に、図９（ｄ）及び図１１（ｃ）に示すように、フォトリソグラフィー技術を用いて第２の開口２７ｂを有する第３のレジストマスクＲ１３を形成する。
【０１１４】
図９（ｃ）に示され、図９（ｄ）に示す工程において形成される第１のｐ型半導体層５ａ側の第１の開口２７ａの端部の位置（第１位置）ｘ１と、図９（ｄ）に示され、第２の開口２７ｂの第２のｐ型半導体層７ａ側の開口の端部の位置（第２の位置）ｘ２とは、距離Ｌｍだけ離れて形成される。尚、距離Ｌｍは、レジストマスクＲ１２とＲ１３とを形成するためのそれぞれのフォトマスクなどを設計する段階において、予め規定しておくことができる。
【０１１５】
第３のレジストマスクＲ１３をマスクとして、ｎ型半導体層１内の第２の開口２７ｂ領域にｐ型不純物を形成するイオン、例えばＢ+をイオン注入法により注入する。このイオン注入工程を第３のイオン注入工程と呼ぶ。図９（ｄ）に破線で示される比較的浅いｐ型半導体層（第１のｐ型半導体層）５ａが形成される。
【０１１６】
第１のｐ型半導体層５ａのイオンの注入条件は、例えば、ドーズ量が１×１０12ｃｍ-2、加速エネルギーが６００ｋｅＶである。上記の工程により形成される第１のｐ型半導体層５ａの実効的な深さ（不純物濃度のピーク位置）は、約０．６μｍである。
【０１１７】
図９（ｅ）及び図１１（ｄ）に示すように、フォトリソグラフィー技術を用いて第３の開口２７ｃを有する第４のレジストマスクＲ１４を形成する。第３の開口２７ｃは、第１のｐ型半導体層５ａに沿った領域と第２のｐ型半導体層７ａに沿った領域とを含み、かつ、第１のｐ型半導体層５ａと第２のｐ型半導体層７ａとの近接領域においても両開口が繋がっているように形成される。
【０１１８】
第４のレジストマスクＲ１４をマスクとして、第３の開口２７ｃ内の領域にｎ型不純物を形成するイオン、例えばＰ+をイオン注入する。このイオン注入工程を第４のイオン注入工程と呼ぶ。
【０１１９】
第４のイオン注入工程におけるＰ+イオンのイオン注入条件は、例えば、ドーズ量が４×１０12ｃｍ-2、加速エネルギーが１８０ｋｅＶである。
【０１２０】
垂直電荷転送チャネル層５及び水平電荷転送チャネル層７を形成するｎ型半導体層の実効的な深さ（ｎ型不純物濃度のピーク位置）は約０．３μｍである。
【０１２１】
図１２から図１５までを参照して、上記の製造工程によって製造した固体撮像素子について説明する。
【０１２２】
図１２は、固体撮像素子のうち垂直電荷転送チャネル５から水平電荷転送チャネル７に向けて電子を転送するための電荷転送部を中心とした領域の概略的な平面図である。
【０１２３】
図１２に示すように、水平電荷転送チャネル７の近傍の垂直電荷転送チャネル５上に、下流側に向けて電荷転送電極１５−１から１５−４までが垂直方向に隣接して形成されている。電荷転送電極１５−１から１５−４までに対して、それぞれＶ１からＶ４までの電圧が印加できるように構成されている。電荷転送電極１５と垂直電荷転送チャネル層５とにより、電荷転送部Ｔが形成される。
【０１２４】
例えば、電荷転送電極１５−２下の領域において、複数本の第１のｐ型半導体層５ａの下流側の一端と水平方向に延びる第２のｐ型半導体層７ａとが距離Ｌだけ離れて近接している。
【０１２５】
複数本の第１のｐ型半導体層５ａの下流側の一端と水平方向に延びる第２のｐ型半導体層７ａとの間の領域内には、第３のｐ型半導体層４１ａ（図１３）が形成されている。第３のｐ型半導体層４１ａは、上記領域以外にも形成されていても良い。
【０１２６】
電荷転送部Ｔにおいて、電荷転送電極１５−１から電荷転送電極１５−４までに対して、順次、正の電圧、例えば８Ｖを印加することにより、垂直電荷転送チャネル５から水平電荷転送チャネル７（上流側から下流側）へ電子が転送される。
【０１２７】
尚、第３のｐ型半導体層４１ａの深さは、第１のｐ型半導体層５ａ及び第２のｐ型半導体層７ａの深さに比べて浅く形成されている。電荷転送部Ｔは、光電変換素子から読み出され垂直電荷転送チャネル層５を転送されてきた電子を水平電荷転送チャネル層７に向けて転送する機能を有する。電荷転送部Ｔにおいては、光電変換素子から垂直電荷転送チャネル層５へと電荷を読み出すための例えば約１５Ｖの高電圧を印加したり、水平電荷転送路内の電子を高速に転送するために必要な高い電圧を印加したりすることがない。
【０１２８】
従って、電荷転送部Ｔ中においては、垂直電荷転送チャネル層５から伸びる空乏層の端部は深さ方向にそれほど伸びず、電荷転送部Ｔ内を転送されている電子がｎ型半導体層１内に引き込まれる可能性が少ない。
【０１２９】
但し、第３のｐ型半導体層４１ａの深さに関しては、第１のｐ型半導体層５ａ及び第２のｐ型半導体層７ａの深さとの関係で浅く形成される場合に限定されるものではない。
【０１３０】
図１３は、図１２のＸＩＩＩａ−ＸＩＩＩａ'線断面図である。
【０１３１】
図１３に示すように、第１のｐ型半導体層５ａと第２のｐ型半導体層７ａとの間に形成されている第３のｐ型半導体層４１ａは、例えば、電荷転送電極１５−２近傍の電荷転送電極１５−３下の領域（実線で示されている領域）に形成されている。
【０１３２】
図１３に示すように、第１のｐ型半導体層５ａ内に形成されている垂直電荷転送チャネル層５内の１点をＰ２１、第２のｐ型半導体層７ａ内に形成されている垂直電荷転送チャネル層５内の１点をＰ２４とし、Ｐ２１とＰ２４とを結ぶ線が第３のｐ型半導体層４１ａの両端面を横切る２つの点を、Ｐ２１側からそれぞれＰ２２、Ｐ２３とする。
【０１３３】
第１のｐ型半導体層５ａの底部よりも深く、かつ、第２のｐ型半導体層７ａの底部よりも浅い深さにおける第１のｐ型半導体層５ａ下のｎ型半導体層１内の１点をＲ２１とし、点Ｒ２１から水平に延ばした線が第２のｐ型半導体層７ａを横切る点をＲ２３とし、点Ｒ２２から垂直に延ばした線と点Ｒ２１から水平に延ばした線との交点を点Ｒ２２とし、第１のｐ型半導体層５ａ内の１点をＲ２４とする。Ｐ２２とＰ２３との間の点をＰ２５とする。
【０１３４】
垂直電荷転送チャネル層５ａ下の第１のｐ型半導体層５ａ内の１点をＱ２１とし、水平電荷転送チャネル７ａ下の第１のｐ型半導体層５ａ内の１点をＱ２４とし、Ｑ２１とＱ２４とを結ぶ線が第３のｐ型半導体層４１ａの両端面を横切る点をＱ２１側からそれぞれＱ２２、Ｑ２３とする。Ｑ２３とＱ２４との間の１点をＱ２５とする。
【０１３５】
以下に、図１３に示す構造について、図１４、図１５を参照しつつ詳細に説明する。
【０１３６】
図１４（ａ）は、図１３のＰ２１−Ｐ２４線に沿ったｐ型不純物濃度の濃度プロファイルである。図１４（ｂ）は、図１３のＱ２１−Ｑ２４線に沿ったｐ型不純物濃度の濃度プロファイルである。図１４（ｃ）は、図１３のＲ２１−Ｒ２４線に沿ったｐ型不純物の濃度プロファイルである。
【０１３７】
図１４（ａ）に示すように、垂直電荷転送チャネル層５内のｐ型不純物濃度は、Ｐ２２とＰ２３との間（Ｐ２５近傍）においてやや低くはなるが、Ｐ２１からＰ２４までの間においてほぼ一定である。
【０１３８】
ほぼ一定の濃度を有するｐ型不純物によって補償されたｎ型半導体層により形成される垂直電荷転送チャネル層５内のｎ型不純物濃度もほぼ一定になる。
【０１３９】
従って、第３のｐ型半導体層内に形成されている垂直電荷転送チャネル層５とその外に形成されている垂直電荷転送チャネル層５及び水平電荷転送チャネル層７とでｎ型不純物濃度にほとんど変化がない。
【０１４０】
図１４（ｂ）に示すように、Ｑ２１からＱ２２までにかけてのｐ型不純物濃度はほぼ一定である。Ｑ２３からＱ２４までにかけてのｐ型不純物濃度もほぼ一定である。Ｑ２２からＱ２３までにかけてのｐ型不純物濃度は、Ｑ２１からＱ２２までのｐ型不純物濃度及びＱ２３からＱ２４までにかけてのｐ型不純物濃度よりも低くなっている。Ｑ２２からＱ２３までにかけてのｐ型不純物濃度は、例えばＱ２２とＱ２３との間の位置Ｑ２５においてｐ型不純物濃度の最小値Ｎｍを有する下に凸の曲線を描く。第３のｐ型半導体層４１ａ（図１３）のｐ型不純物濃度は、第１のｐ型半導体層５ａ（図１３）と第２のｐ型半導体層７ａ（図１３）のうち高い方のｐ型不純物濃度よりも低い。
【０１４１】
尚、実際には最小値Ｎｍを有する領域は、ある程度の幅を持っている場合もある。Ｑ２２からＱ２５にかけてｐ型不純物濃度が徐々に減少していく。Ｑ２３からＱ２５にかけてもｐ型不純物濃度が徐々に減少していく。
【０１４２】
尚、電子の転送効率という点からみれば、Ｑ２２からＱ２３にかけてのｐ型不純物濃度は、図１４（ｂ）に破線で示したように最小値Ｎｍを持たずに単調に減少するの方がより好ましい。この場合、ｐ型不純物濃度の高いＱ２１−Ｑ２２から、それよりも不純物濃度の低いＱ２３−Ｑ２４に向けてＱ２２−Ｑ２３間のｐ型不純物濡度が傾斜する不純物傾斜層が形成される。
【０１４３】
不純物傾斜層Ｑ２２−Ｑ２３におけるｐ型不純物濃度は、第１のｐ型半導体層５ａ（図１３）と第２のｐ型半導体層７ａ（図１３）のうちｐ型不純物濃度の高い方のｐ型半導体層のｐ型不純物濃度よりも低いため、Ｑ２１−Ｑ２４の経路を通る電子にとって、ポテンシャルバリアが存在しないため、電子がよりスムーズに転送できる。
【０１４４】
図１４（ｃ）に示すように、Ｒ２３とＲ２４との間においては、ほぼ一定のｐ型不純物濃度を有する。Ｒ２３からＲ２２に向けてｐ型不純物濃度は急激に低くなる。Ｒ２２、Ｒ２１においては、ｎ型の導電性を示すため、図１４（ｃ）においては破線で示している。Ｒ２１からＲ２２にかけてのｎ型不純物濃度が、ｎ型半導体層１中のｎ型不純物濃度となる。
【０１４５】
ところで、電荷転送部Ｔにおいて、垂直電荷転送チャネル層５側から水平電荷転送チャネル層７側へ向けて転送される電子は、Ｐ２１−Ｐ２４線からＱ２１−Ｑ２４線までの間の深さの範囲、すなわち、図１４（ａ）と図１４（ｂ）とに示される深さの範囲内において転送されるのが一般的である。図７（ａ）から図７（ｃ）と比較すれば明らかなように、上記の深さ範囲においては電子に対する大きなポテンシャルバリアが形成されないため、図６に示される構造に比べて電子の転送がスムーズに行われる。
【０１４６】
図１５に、図１３の深さ方向ｙに沿ったｐ型不純物の濃度プロファイルの概略を示す。
【０１４７】
図１５には、図１３におけるＰ２１−Ｑ２１−Ｒ２１線に沿ったｐ型不純物の濃度プロファイルＰＬ１と、Ｐ２５−Ｑ２５−Ｒ２５線に沿ったｐ型不純物の濃度プロファイルＰＬ２と、Ｐ２４−Ｑ２４−Ｒ２４線に沿ったｐ型不純物の濃度プロファイルＰＬ３とを示している。
【０１４８】
深さ方向（ｙ方向）に浅い位置Ｓにおいては、Ｐ２１、Ｐ２５及びＰ２４のいずれの位置においても、ｐ型不純物濃度はそれほど大きくは変らない。中間の深さＭにおいては、Ｑ２１におけるｐ型不純物濃度すなわち第１のｐ型半導体層におけるｐ型不純物濃度が、Ｑ２４におけるｐ型不純物濃度すなわち第２のｐ型半導体層における不純物濃度及びＱ２５における第３のｐ型半導体層４１ａの濃度と比べて高い。深い位置Ｄにおいては、Ｒ２４の不純物濃度すなわち第２のｐ型半導体層７ａのｐ型不純物濃度が高い。
【０１４９】
尚、図１３に示すように点Ｑ２５の位置は、実線で示される第３のｐ型半導体層４１ａの深さに比べてより深い位置である。本明細書においては、第１から第３までのｐ型半導体層の深さ方向の境界をｐ型不純物濃度のピーク位置で規定したため、実際には、ピーク位置よりも深い位置においてもｐ型の導電性を示す。
【０１５０】
中間の深さＭにおいて、Ｑ２１の不純物濃度すなわち第１のｐ型半導体層におけるｐ型不純物濃度を高くし、深い位置Ｄにおいては、Ｒ２１の不純物濃度すなわち第１のｐ型半導体層５ａのｐ型不純物濃度を低くし、ｎ型の導電性を示すように構成したのは、スメアの発生を防止するためである。
【０１５１】
すなわち、垂直電荷転送チャネル層５は光電変換素子列の間を走っているため、光電変換素子の開口部から垂直電荷転送チャネル層５内又は第１のｐ型半導体層５ａ内に迷光が入ることがある。迷光に起因して発生する不要な電荷（電子）をｎ型半導体層１側に除去することにより、いわゆるスメアの発生を防止できる。
【０１５２】
また、一般に固体撮像素子では、ｎ型半導体層１と第１のｐ型半導体層５ａとの間の電位、いわゆる基板バイアス電位を印加することにより、光電変換素子中に蓄積されている電子をｎ型半導体層１側に捨てる、いわゆる電子シャッターモードを有している。
【０１５３】
電子シャッターモードをオンした場合、すなわち第１のｐ型半導体層５ａに対してその下に形成されるｎ型半導体層１に大きな正の電圧を印加した場合でも、深さＭに存在するｐ型不純物のピークが存在することによりｎ型半導体層１と第１のｐ型半導体層５ａとの間の空乏層の幅はそれほど大きくならない。
【０１５４】
従って、第１のｐ型半導体層５ａ内に形成されている垂直電荷転送チャネル層５のポテンシャルが大きく変化することはない。
【０１５５】
第２のｐ型半導体層７ａ中の深さＭの位置においては、点Ｑ２４で示されるように、第２のｐ型半導体層７ａのｐ型不純物濃度はむしろ低くなる。この位置Ｍにおいては、水平電荷転送チャネル層７に電圧を印加した場合に第２のｐ型半導体層７ａ中に空乏層が伸びやすくなる。
【０１５６】
従って、水平電荷転送路おいて、水平方向に隣接する電荷転送電極の間における急激なポテンシャルの変化が、空乏層の伸びにより緩やかになる。緩やかに傾斜するフリンジングフィールドの影響により、水平電荷転送路内において電子が転送される際に電子の転送方向に向けてポテンシャルエネルギーが低くなるようにポテンシャルの傾きが生じ、電界が形成される。この電界の影響により水平電荷転送路内において電子をより高速に転送できる。
【０１５７】
第２のｐ型半導体層７ａは、深さＤにおいて、Ｒ２４に示すように高いｐ型不純物濃度のピークを有する。例えば、深さＤは深さＳの６倍程度である。
【０１５８】
従って、電子シャッターモードにおいても、第２のｐ型半導体層７ａ内に形成されている水平電荷転送チャネル層７のポテンシャルが大きく変化することがない。
【０１５９】
ｐ型不純物濃度についてみると、第２のｐ型半導体層７ａは第１のｐ型半導体層５ａよりも深く形成されている。従って、水平電荷転送チャネル層７における電子の転送速度を高めるために電荷転送電極に印加する電圧の振幅を大きくしても、空乏層端が水平電荷転送チャネル用の第２のｐ型導電層７ａとｎ型半導体層１との界面（底部）まで到達する可能性が少なくなる。水平電荷転送チャネル層中において高電圧を印加して高速動作を行っても、水平電荷転送チャネル層７ａ内を転送される電子がｎ型半導体層１内に引き込まれてしまう可能性が低減する。
【０１６０】
実際には、図１１（ｂ）における第１の開口２７ａの開口端部（第１位置ｘ１）とこの開口端部と対向する第２の開口２７ｂの対向端面（第２の位置ｘ２）との間の距離Ｌｍと、実際に素子を作成した後の第１のｐ型半導体層５ａと第２のｐ型半導体層７ａの両対向端面間の距離Ｌとは、微妙に異なってくる。
【０１６１】
すなわち、半導体内にイオン注入することによりｐ型不純物を形成するためのイオンは、イオン注入工程において開口端部から横方向に拡がり、後の活性化のためのアニール工程においてさらに横方向に拡散する。このようなｐ型不純物の拡散が起こるため、たとえマスク合わせの工程において位置合わせずれが全く存在しないと仮定しても、実際には距離Ｌと距離Ｌｍとは異なってくる。
【０１６２】
従って、イオン注入用のフォトレジストパターン形成のための露光用ガラスマスク等を設計し距離Ｌｍを決定する際には、以下の点を考慮に入れる必要がある。
【０１６３】
距離Ｌは、理想的には０であることが好ましいが、マスク合わせのマージンや熱処理による不純物拡散の影響などを考慮して、０．１μｍから０．５μｍ程度、好ましくは０．３μｍ程度を確保する必要があろう。
【０１６４】
距離Ｌｍは、距離Ｌよりも長くする必要がある。イオン注入の条件によっても異なるが好ましくは０．５μｍから１．０μｍの間であり、例えば０．７μｍ程度であるのが好ましい。
【０１６５】
以上説明した通り、本実施の形態による固体撮像素子においては、第２のｐ型半導体層の深さを第１のｐ型半導体層の深さに比べて深く形成したので、水平電荷転送路内の電子を転送するため電荷に転送電極に対して印加する電圧の振幅を大きくすることができ、水平電荷転送チャネル層における電荷の転送速度（転送効率）を向上させることができる。
【０１６６】
垂直電荷転送チャネルから水平電荷転送チャネル層への電荷の転送時に、第１のｐ型半導体層と第２のｐ型半導体層とを所定距離だけ離して形成したため、第１のｐ型半導体層と第２のｐ型半導体層との重なりに起因するポテンシャルバリアなどが形成されにくい。
【０１６７】
従って、垂直電荷転送チャネルから水平電荷転送チャネルへの電荷の転送効率が低下しない。
【０１６８】
尚、請求項に記載した各構成要件は、それぞれ別個に組み合わせることができるものであり、例えば請求項１と請求項２と請求項３とを組み合わせることも可能であり、また、一の請求項に記載されている複数の構成要件のうちの一部と他の請求項に記載されている複数の構成要件のうちの一部とを組み合わせた発明も本願明細書の範疇に入るものとする。
【０１６９】
尚、上記の実施の形態においては、略正方形の画素形状を有する固体撮像装置を例に挙げて説明したが、画素（光電変換素子）の形状として、例えば正六角形や対角線が垂直方向及び水平方向に整列された配置された正方形のものを用いても良い。
【０１７０】
また、一の画素と水平方向に隣接する画素が、垂直方向に画素ピッチの１／２のピッチ分ずれて配置された、いわゆる画素ずらし方式の固体撮像装置にも適用可能である。
【０１７１】
以上、本実施の形態により固体撮像装置について例示的に説明したが、その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【０１７２】
【発明の効果】
水平電荷転送路における電荷の転送速度（転送効率）を向上させることができる。垂直電荷転送路から水平電荷転送路への電荷の転送効率の低下も防止できる。
【図面の簡単な説明】
【図１】 図１（ａ）は、固体撮像素子の概略構成を示す平面図であり、図１（ｂ）は光電変換素子の簡略化した断面図である。
【図２】 図２（ａ）は、図１のＩＩａ−ＩＩａ'線断面図であり垂直電荷転送路の一般的な構造を示す断面図である。図２（ｂ）は、図１のＩＩｂ−ＩＩｂ'線断面図であり水平電荷転送路の一般的な構造を示す断面図である。
【図３】 図３（ａ）は、垂直電荷転送チャネル層と第１のｐ型半導体層を含む構造を示す模式的な断面図であり、図１のＩＩＩａ−ＩＩＩａ'線断面図である。図３（ｂ）は、水平電荷転送チャネル層と第２のｐ型半導体層を含む構造を示す模式的な断面図であり、図１のＩＩＩｂ−ＩＩＩｂ'線断面図である。
【図４】 図４（ａ）、（ｂ）は、固体撮像素子の製造工程を示す断面図である。
【図５】 図５（ｃ）、（ｄ）は、固体撮像素子の製造工程を示す断面図であり、図４（ｂ）に示す工程に続く工程を示す図である。
【図６】 図６は、図４及び図５に示す工程を用いて製造した固体撮像素子の第１のｐ型半導体層と第２のｐ型半導体層との接続領域の近傍の構造を示す断面図である。
【図７】 図７（ａ）は、図６のＱ１１−Ｑ１４線に沿ったｐ型不純物濃度のプロファイルを示す図であり、図７（ｂ）は、図６のＰ１１−Ｐ１４線に沿ったｎ型不純物濃度のプロファイルを示す図である。図７（ｃ）は、図６のＰ１１−Ｐ１４線に沿った伝導帯端Ｅｃのプロファイルを示す図である。
【図８】 図８（ａ）、（ｂ）、（ｃ）は、本発明の一実施の形態による固体撮像素子の製造工程を示す断面図である。
【図９】 図９（ｄ）、（ｅ）は、本発明の一実施の形態による固体撮像素子の製造工程を示す断面図であり、図８（ｃ）に続く工程を示す。
【図１０】 図１０（ａ）、（ｂ）は、本発明の一実施の形態による固体撮像素子の製造工程を示す平面図であり、図８（ｂ）、（ｃ）に対応する図である。
【図１１】 図１１（ｃ）、（ｄ）は、本発明の一実施の形態による固体撮像素子の製造工程を示す平面図であり、図９（ｄ）及び図９（ｅ）に対応する図である。
【図１２】 本発明の一実施の形態による固体撮像素子のうち電荷転送部を中心とした構造を示す平面図である。
【図１３】 図１２に示す固体撮像素子のＸＩＩＩａ−ＸＩＩＩａ'線断面の構造を示す断面図である。
【図１４】 図１４（ａ）は、図１３のＰ２１−Ｐ２４線に沿ったｐ型不純物濃度のプロファイルを示す図であり、図１４（ｂ）は、図１３のＱ２１−Ｑ２４線に沿ったｐ型不純物濃度のプロファイルを示す図であり、図１４（ｃ）は、図１３のＲ２１−Ｒ２４線に沿ったｐ型不純物濃度のプロファイルを示す図である。
【図１５】 本発明の一実施の形態による固体撮像素子のうち、ｐ型半導体層の深さ方向の不純物濃度プロファイルを示す図である。
【図１６】 一般的なインターライン型固体撮像素子の平面図である。
【図１７】 図１７（ａ）は、図１６のＸＶＩＩａ−ＸＶＩＩａ'線断面図であり垂直電荷転送路の一般的な構造を示す断面図である。図１７（ｂ）は、図１６のＸＶＩＩｂ−ＸＶＩＩｂ'線断面図であり水平電荷転送路の一般的な構造を示す断面図である。
【図１８】 図１８（ａ）は、垂直電荷転送チャネル層とｐ型半導体層を含む構造を示す模式的な断面図であり、図１６のＸＶＩＩＩａ−ＸＶＩＩＩａ'線断面図である。図１８（ｂ）は、水平電荷転送チャネル層とｐ型半導体層を含む構造を示す模式的な断面図であり、図１６のＸＶＩＩＩｂ−ＸＶＩＩＩｂ'線断面図である。
【符号の説明】
ＶＣＣＤ 垂直電荷転送路
ＨＣＣＤ 水平電荷転送路
Ｔ 電荷転送部
１ ｎ型半導体層
３ 画素
３ａ 光電変換素子（フォトダイオード）
３ｂ 読み出しゲート
５ 垂直電荷転送チャネル
５ａ 第１のｐ型半導体層
７ 水平電荷転送チャネル
７ａ 第２のｐ型半導体層
１５ 垂直転送電極
２１ 水平転送電極
４１ａ 第３のｐ型半導体層
【発明の属する技術分野】
本発明は、ＣＣＤ方式の固体撮像素子及びその製造方法に関し、より詳細には固体撮像素子の垂直電荷転送路から水平電荷転送路への電荷の転送効率の向上に関する。
【０００２】
【従来の技術】
図１６から図１８までを参照して、一般的なインターライン型ＣＣＤ固体撮像素子の構造について説明する。
【０００３】
図１６は、一般的なインターライン型ＣＣＤ固体撮像素子の平面図である。図１７は、垂直電荷転送路ＶＣＣＤ及び水平電荷転送路ＨＣＣＤ内の電荷転送の様子を説明するための模式的な断面図である。図１７（ａ）は垂直電荷転送路ＶＣＣＤの構造を、図１７（ｂ）は水平電荷転送路ＨＣＣＤの電荷転送の構造を示した断面図である。図１８（ａ）は、垂直電荷転送チャネル層を含む領域の断面構造を模式的に示した図であり、図１８（ｂ）は、水平電荷転送チャネル層を含む領域の断面構造を模式的に示した図である。
【０００４】
固体撮像素子Ａは、たとえばシリコン等の半導体基板上に形成されたｎ型半導体層１０１に形成されている。
【０００５】
画素１０３、垂直電荷転送チャネル層１０５、水平電荷転送チャネル層１０７、出力アンプ１１１がｎ型半導体層１０１内に形成される。複数の画素１０３がｎ型半導体層１０１上において、垂直方向及び水平方向に整列配置されている。
【０００６】
画素１０３は、フォトダイオード（光電変換素子）１０３ａとトランスファーゲート１０３ｂを含む。
【０００７】
フォトダイオード１０３ａは、受光した光を電荷に変換して蓄積する。
【０００８】
トランスファーゲート１０３ｂは、フォトダイオード１０３ａに蓄積されている電荷を読み出すための読み出しゲートである。
【０００９】
複数の画素１０３が垂直方向に整列して配置された各画素列の間には、１画素列に対応して各１本の垂直電荷転送チャネル層１０５が配置されている。垂直電荷転送チャネル層１０５は、例えばｎ型半導体層により形成されている。
【００１０】
複数の垂直電荷転送チャネル層１０５の下端には、水平電荷転送チャネル層１０７が設けられている。水平電荷転送チャネル層１０７は、例えば、ｎ型半導体層により形成される。
【００１１】
垂直電荷転送チャネル層１０５及び水平電荷転送チャネル層１０７を囲むようにｐ型半導体層１０８が形成されている。
【００１２】
図１７（ａ）に示すように、ｎ型半導体層１０１の一表面内に、ｐ型半導体層１０８が形成されている。ｐ型半導体層１０８内に垂直電荷転送チャネル層１０５が形成されている。直電荷転送チャネル層１０５は、ほぼ均一なｎ型（第１導電型）不純物濃度を有する半導体層により形成されている。
【００１３】
垂直電荷転送チャネル層１０５上には、例えば行方向に並ぶ画素１行あたり２本の電荷転送電極１２１が形成されており、隣接する４つの電荷転送電極１２１には、Φ１からΦ４までの電圧が印加される。
【００１４】
垂直電荷転送チャネル層１０５と電荷転送電極１２１とにより、垂直電荷転送路ＶＣＣＤが形成される。垂直方向に隣接する４本の垂直転送電極に対して、例えばＶ１からＶ４までの４相駆動電圧が印加される。４相駆動方式により、垂直電荷転送チャネル層１０５内の電荷を、水平電荷転送チャネル層１０７方向に転送する。
【００１５】
図１７（ｂ）に示すように、ｎ型半導体層１０１の一表面内に図１７（ａ）のｐ型半導体層１０８と連続してｐ型半導体層１０８が形成されている。ｐ型半導体層１０８内に、水平電荷転送チャネル層１０７が形成されている。水平電荷転送チャネル層１０７は、濃度の異なるｎ型（第１導電型）不純物濃度を有する第１及び第２の水平電荷転送チャネル層１０７−１、１０７−２が交互に形成されている。第１の水平電荷転送チャネル層１０７−１のｎ型不純物濃度は、第２の水平電荷転送チャネル層１０７−２のｎ型不純物濃度と比べて高い濃度で形成されている。或いは、第２の水平電荷転送チャネル層１０７−２には、第２の水平電荷転送チャネル層１０７−１と同一濃度の第１導電型の不純物と第２導電型の不純物とがドーピングされていても良い。逆導電型不純物の補償により実効的な第１導電型不純物濃度が低下する。水平電荷転送チャネル層内には、図中右側にポテンシャルバリアを備えた２段構成のポテンシャルプロファイルが右側から左側にかけて繰り返し形成される。１つのポテンシャルバリアと１つのポテンシャルウェルとが水平方向に交互に並んだポテンシャル構造が２回繰り返されて電荷の１転送単位（以下「１パケット」という。）を形成する。
【００１６】
上記水平電荷転送チャネル層１０７上に、上述の第１の水平電荷転送チャネル層１０７−１と第２の水平電荷転送チャネル層１０７−２とに位置合わせして複数の電荷転送電極１２３が形成される。第１層目のポリシリコンにより形成される第１転送電極１２３−１と第２層目のポリシリコンにより形成される第２転送電極１２３−２とが水平方向に隣接して交互に形成されている。
【００１７】
例えば、第１転送電極１２３−１が第１の水平電荷転送チャネル層１０７−１上に、第２転送電極１２３−２が第２の水平電荷転送チャネル層１０７−２上に形成される。
【００１８】
隣接する２つの電荷転送電極１２３−１と１２３−２とは共通接続され、共通接続された配線に対して交互にΦ１とΦ２との電圧が印加される。この構成が繰り返し形成される。φ１とφ２との２相駆動方式により、水平電荷転送チャネル層１０７内の電荷を水平方向右向きに転送する。
【００１９】
垂直電荷転送チャネル層１０５は、水平電荷転送チャネル層１０７に形成される１つおきの第１の水平電荷転送チャネル層（ポテンシャルウェル）１０７−１と電気的に接続されている。
【００２０】
図１８（ａ）に示すように、ｎ型半導体層１０１内にｐ型半導体層１０８が形成されている。ｐ型半導体層１０８内に垂直電荷転送チャネル層１０５が形成されている。
【００２１】
図１８（ｂ）に示すように、ｎ型半導体層１０１内にｐ型半導体層１０８が形成されている。ｐ型半導体層１０８内に水平電荷転送チャネル層１０７が形成されている。
【００２２】
ｐ型導電層１０８は、図１６では一点鎖線で示される領域内に形成される。ｐ型導電層１０８は、垂直電荷転送チャネル層１０５および水平電荷転送チャネル層１０７を含む領域内に同一の工程により形成されるため、その深さと不純物濃度とがほぼ同じである。
【００２３】
尚、図１８（ｂ）には、垂直電荷転送チャネル層１０５とほぼ同じ不純物濃度を有する第１の水平電荷転送チャネル層１０７−１の断面が示されている。
【００２４】
図１７（ａ）の破線で示されるように、電圧ＨＩＧＨが印加される電極（図ではΦ３とΦ４）の下の垂直電荷転送チャネル層内には、図中に破線で示されるように、空乏層が深く、例えばｐ型半導体層１０８中まで伸びる。電圧ＬＯＷが印加される電極（図ではΦ１とΦ２）の下の垂直電荷転送チャネル層１０５内からｐ型半導体層１０８に向けて、同じく破線で示される空乏層が伸びるが、空乏層の伸びはＨＩＧＨが印加される領域よりも浅い。すなわち、空乏層端の深さは浅い。Φ１からΦ４までに印加する電圧のＨＩＧＨ、ＬＯＷを切り替えることにより、４相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【００２５】
図１７（ｂ）に示すように、電圧ＨＩＧＨが印加される電極（図ではΦ２）の下の第１の水平電荷転送チャネル層１０７−１から、図中破線で示される空乏層がｐ型半導体層１０８中において深くまで伸びる。電圧ＬＯＷが印加される電極（図ではΦ１）の下の第２の水平電荷転送チャネル層１０７−２内においては、空乏層の伸びは比較的浅い。Φ１とΦ２とに印加する電圧のＨＩＧＨ、ＬＯＷを切り替えることにより、２相駆動方式で水平電荷転送チャネルの方向（図中右方向）に向けて電荷を転送することができる。
【００２６】
【発明が解決しようとする課題】
図１６に示すように、固体撮像素子においては、水平電荷転送チャネル層１０７に対して多数の垂直電荷転送チャネル層１０５が接続されている。垂直電荷転送チャネル層１０５から順次転送される電荷を水平方向に転送して効率よく出力するためには、水平電荷転送チャネル層１０７における電荷の転送速度を向上させることが重要である。
【００２７】
水平電荷転送チャネル層１０７における電荷の転送速度を高めるためには、電極１２３に印加する電圧の振幅（Φ１とΦ２とに印加する電圧の差）を大きくすればよい。
【００２８】
ところが、電極１２３に印加する電圧の振幅（Φ１とΦ２とに印加する電圧の差）をあまり大きくしすぎると、図１７（ｂ）に破線で示される空乏層端が深さ方向に伸びすぎ、ついにはｐ型導電層１０８とｎ型半導体層１０１との界面にまで到達するおそれがある。空乏層端が上記界面にまで到達すると、転送中の電子がｎ型半導体層１０１中に引き込まれるおそれがあり、電子を有効に転送できなくなる。空乏層端が上記界面にまでは達しなくても、近づき過ぎればパンチスルーにより電子がｎ型半導体１０１中に抜ける確率が高くなる。
【００２９】
本発明の目的は、水平電荷転送チャネルにおける電荷の転送効率を高めることである。
【００３０】
【課題を解決するための手段】
本発明の一観点によると、半導体基板と、前記半導体基板内に形成された第１導電型半導体層と、前記第１導電型半導体層内に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、複数の前記光電変換素子が垂直方向に整列した光電変換素子列に近接して前記第１導電型半導体層内に形成され、垂直方向に延びて前記光電変換素子列から突出する複数本の第１の第２導電型半導体層と、前記第１導電型半導体層内に前記第１の第２導電型半導体層よりも深くまで形成され、前記複数本の第１の第２導電型半導体層の前記光電変換素子列から突出する側の一端に近接し、かつ前記一端から距離Ｌだけ離れて前記一端と対向する対向端部を有し水平方向に延びる第２の第２導電型半導体層と、前記第２の第２導電型半導体層内に形成され水平方向に延びる第１導電型の水平電荷転送チャネル層と、前記一端と前記対向端部との間に形成され、前記第１又は第２の第２導電型不純物濃度のうちいずれか高い方の第２導電型不純物濃度よりも低い第２導電型不純物濃度を有する第３の第２導電型半導体層と、前記第１の第２導電型半導体層内及び前記第３の第２導電型半導体層内を前記第１導電型の水平電荷転送チャネル層に向けて垂直方向に延びるとともに前記一端から突出して前記水平電荷転送チャネル層と接続する複数本の第１導電型の垂直電荷転送チャネルとを含む固体撮像素子が提供される。
【００３１】
本発明の他の観点によると、（ａ）半導体基板の一表面に形成された第１導電型半導体層内に、第３の第２導電型半導体層を形成する工程と、（ｂ）前記工程（ａ）の後に、前記第１導電型半導体層の上に前記一表面内の水平方向に延びる第１の開口を有する第１のマスクを形成する工程と、（ｃ）前記第１のマスクを用いて前記第１の開口領域内の前記第１導電型半導体層内に水平方向に延びる第２の第２導電型半導体層を形成する工程と、（ｄ）前記工程（ｃ）の後に、前記第１の開口の側端によって規定される第１の位置に近接し前記第１の位置から距離Ｌｍだけ離れた第２の位置に位置合わせされるとともに前記側端と対向する一端を有し、前記一表面内を垂直方向に延びる複数本の第２の開口を含む第２のマスクを形成する工程と、（ｅ）前記第２のマスクを用いて、前記第２の開口内の前記第１導電型半導体層内において垂直方向に延びる複数本の第１の第２導電型半導体層を形成する工程と、（ｆ）前記工程（ｅ）の後に、前記第２の第２導電型半導体層内に水平方向に延びる第１導電型の水平電荷転送チャネル層と、前記第１の第２導電型半導体層内及び前記第３の第２導電型半導体層内（［０１３９］）を前記第１導電型の水平電荷転送チャネル層に向けて延びるとともに前記第２の位置から突出して前記水平電荷転送チャネル層と接続する複数本の第１導電型の垂直電荷転送チャネル層とを形成する工程と、（ｇ）前記工程（ｆ）の後に、複数本の前記垂直電荷転送チャネル層にそれぞれ近接して垂直方向に整列する複数の光電変換素子を形成する工程とを含み、前記工程（ａ）は、前記第１の位置と前記第２の位置との間を含む領域に、前記第１又は第２の第２導電型不純物濃度のうちいずれか高い方の第２導電型不純物濃度よりも低い第２導電型不純物濃度を有する前記第３の第２導電型半導体層を形成し、前記工程（ｃ）は、前記第１の第２導電型半導体層よりも深くまで第２の第２導電型半導体層を形成する固体撮像素子の製造方法が提供される。
【００３２】
【発明の実施の形態】
本明細書において、垂直電荷転送チャネル層とその上に形成され電荷を転送するための電荷転送電極とを合わせて垂直電荷転送路ＶＣＣＤと称する。水平電荷転送チャネル層とその上に形成され電荷を転送するための電荷転送電極とを合わせて水平電荷転送路ＨＣＣＤと称する。
【００３３】
本発明の実施の形態について説明する前に、発明者が行った実験的及び理論的考察について説明する。
【００３４】
発明者は、垂直電荷転送チャネル用の第１のｐ型半導体層と水平電荷転送チャネル用の第２のｐ型半導体層とを別々に形成することを思い付いた。
【００３５】
垂直電荷転送チャネル用の第１のｐ型半導体層の深さよりも水平電荷転送チャネル用の第２のｐ型半導体層の深さを深くすれば、水平電荷転送路内での電荷の突き抜けなどの上記の問題点が解決できると考えられる。
【００３６】
図１から図３までを参照して、垂直電荷転送チャネル用の第１のｐ型半導体層５ａと水平電荷転送チャネル用の第２のｐ型半導体層７ａとが異なる深さを有する固体撮像素子の構造について説明する。
【００３７】
図１（ａ）は、固体撮像素子の概略構造を示す平面図であり、図１（ｂ）は固体撮像素子中の光電変換素子の概略構造を示す断面図である。
【００３８】
図２（ａ）は、図１（ａ）のＩＩａ−ＩＩａ'断面を、図２（ｂ）は図１（ａ）のＩＩｂ−ＩＩｂ'断面を模式的に示す図である。
【００３９】
図３（ａ）、（ｂ）は、図１（ａ）のＩＩＩａ−ＩＩＩａ'断面とＩＩＩｂ−ＩＩＩｂ'断面を模式的に示す断面図である。
【００４０】
図１（ａ）に示すように、固体撮像素子Ｂは、例えばシリコン等の半導体基板の一表面側に形成されているｎ型半導体層１に形成される。
【００４１】
画素３、垂直電荷転送チャネル層５、水平電荷転送チャネル層７、出力アンプ１１等がｎ型半導体層１内に形成され、全体として一つのＣＣＤ固体撮像素子Ｂを構成する。複数の画素３がｎ型半導体層１上において、垂直方向及び水平方向に整列配置されている。
【００４２】
画素３は、フォトダイオード（光電変換素子）３ａとトランスファーゲート３ｂとを含む。フォトダイオード３ａは、受光した光を電荷に変換して蓄積する。
【００４３】
複数の画素３、３，３が垂直方向に整列して配置された各画素列に近接して、１画素列に対応して各１本の複数本の第１のｐ型半導体層５ａが形成されている。
【００４４】
第１のｐ型半導体層５ａの下流側（図における下側）の一端は、垂直方向に整列して配置される光電変換素子列から突出している。
【００４５】
水平方向に延びる第２のｐ型半導体層７ａが、複数本の第１のｐ型半導体層５ａの下流側の一端に接続されている。
【００４６】
第１のｐ型半導体層５ａの中に、１本の第１のｐ型半導体層５ａに対して各１本づつ、垂直方向に延びるｎ型半導体層（垂直電荷転送チャネル層５）が形成されている。
【００４７】
フォトダイオード３ａと垂直電荷転送チャネル層５との間に、フォトダイオード３ａ内に蓄積されている電荷を垂直電荷転送チャネル層５に読み出すためのトランスファーゲート３ｂが形成されている。
【００４８】
複数の垂直電荷転送チャネル層５の下流側の端部に接して、第２のｐ型半導体層７ａ内に、水平方向に延びる水平電荷転送チャネル層７が設けられている。水平電荷転送チャネル層７は、例えばｎ型半導体層により形成される。
【００４９】
図１（ｂ）に示すように、光電変換素子３ａは、ｎ型半導体層１と、ｎ型半導体層１内に形成されるｐ型半導体層６ａと、ｐ型半導体層６ａ内に形成されているｎ型半導体層６ｃとを含む。ｐ型半導体層６ａとｎ型半導体層６ｃとにより形成されるｐ−ｎ接合により光電変換素子（フォトダイオード）が形成される。
【００５０】
図２（ａ）は垂直電荷転送路ＶＣＣＤ内の構造とその中での電荷転送の様子を、図２（ｂ）は水平電荷転送路ＨＣＣＤの構造とその中での電荷転送の様子を示す断面図である。
【００５１】
図２（ａ）に示すように、ｎ型半導体層１内に第１のｐ型半導体層５ａが形成されている。第１のｐ型半導体層５ａ内に垂直電荷転送チャネル層５が形成されている。垂直電荷転送チャネル層５は、同じ深さにおいてほぼ均一なｎ型（第１導電型）の不純物濃度を有する半導体層により形成される。
【００５２】
垂直電荷転送チャネル層５上に、電荷を転送するための複数の電荷転送電極２１、２１、２１が形成される。隣接する４つの電荷転送電極２１に、ΦＶ１からΦＶ４までの電圧が印加される。
【００５３】
垂直電荷転送チャネル層５と電荷転送電極２１とにより、電圧を下流側に転送するための垂直電荷転送路ＶＣＣＤが形成される。
【００５４】
図２（ｂ）に示すように、第２のｐ型半導体層７ａ中に、水平電荷転送チャネル層７が形成される。
【００５５】
水平電荷転送チャネル層７は、濃度の異なるｎ型（第１導電型）不純物濃度を有する半導体層が交互に形成されている。
【００５６】
第１の水平電荷転送チャネル層７−１のｎ型不純物濃度は、それと隣接する第２の水平電荷転送チャネル層７−２のｎ型不純物濃度と比べて高く形成されている。或いは、第２の水平電荷転送チャネル層７−２に、第１の水平電荷転送チャネル層７−１と同一濃度の第１導電型不純物とｐ型（第２導電型）不純物とをドーピングしても良い。逆導電型不純物の補償により、実質的に第２の水平電荷転送チャネル層７−２の第１導電型不純物濃度が低下する。
【００５７】
水平電荷転送チャネル層７上には、電荷を転送するための複数の電荷転送電極２３が形成されている。第１の水平電荷転送チャネル層７−１上に、例えば第１層目のポリシリコンにより形成される第１の電荷転送電極２３−１が、第２の水平電荷転送チャネル層７−２上に例えば第２層目のポリシリコンにより形成される第２の電荷転送電極２３−２が形成される。第１及び第２の電荷転送電極２３−１，２３−２の２つの電荷転送電極２３が配線により共通接続される。共通接続された第１及び第２の電荷転送電極２３−１、２３−２の一組に対してΦＨ１の電圧が印加される。共通接続された第１及び第２の電荷転送電極２３−１、２３−２に隣接する第１及び第２の電荷転送電極２３−１、２３−２も共通接続されており、ΦＨ２の電圧が印加される。水平電荷転送チャネル層７と電荷転送電極２３とにより、電荷を水平方向に転送するための水平電荷転送路ＨＣＣＤが形成される。
【００５８】
図３（ａ）に示すように、ｎ型半導体層１内に第１のｐ型半導体層５ａが形成されている。第１のｐ型半導体層５ａ内に垂直電荷転送チャネル層５が形成されている。
【００５９】
図３（ｂ）に示すように、ｎ型半導体層１内に第２のｐ型半導体層７ａが形成されている。第２のｐ型半導体層７ａ内に水平電荷転送チャネル層７が形成されている。
【００６０】
第２のｐ型半導体層７ａは、第１のｐ型半導体層５ａよりも深く形成されている。
【００６１】
尚、前述のように水平電荷転送チャネル層７は、第１の水平電荷転送チャネル層７−１と第２の水平電荷転送チャネル層７−２とが交互に隣接して形成されている。図３（ｂ）では、第１の水平電荷転送チャネル層７−１が示されている。
【００６２】
次に、図２を参照して垂直電荷転送路ＶＣＣＤと水平電荷転送路ＨＣＣＤとの動作について説明する。
【００６３】
図２（ａ）に示すように、垂直電荷転送路ＶＣＣＤにおいては、隣接する４つの電荷転送電極２１に、ΦＶ１からΦＶ４までの駆動パルス信号が印加される。
【００６４】
位相がπ／２ずつ異なる４相の駆動パルス信号ΦＶ１からΦＶ４までが、隣接する４電極一組の電荷転送電極２１に加えられる。
【００６５】
図２（ａ）に示されるように、電圧ＨＩＧＨが印加される電極（図ではΦＶ３とΦＶ４が印加される電極）の下に、垂直電荷転送チャネル層５から伸びてその端がｐ型半導体層５ａまで達する比較的深い空乏層が形成される。図において空乏層端を破線で示している。
【００６６】
電圧ＬＯＷが印加される電極（図ではΦＶ１とΦＶ２）の下に形成される空乏層端は、比較的浅い。ΦＶ１からΦＶ４までに印加する電圧のＨＩＧＨ、ＬＯＷを切り替えることにより、４相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【００６７】
図２（ｂ）に示すように、水平電荷転送路ＨＣＣＤにおいては、電荷転送電極２３にΦＨ１とΦＨ２との駆動パルス信号が印加される。より詳細には、共通接続された第１及び第２の電荷転送電極２３−１、２３−２の一組に対してΦＨ１の電圧が印加される。同じく共通接続された第１及び第２の電荷転送電極２３−１、２３−２に隣接する第１及び第２の電荷転送電極２３−１，２３−２も共通接続されており、ΦＨ２の電圧が印加される。
【００６８】
共通接続される第１の電荷転送電極２３−１下の領域と第２の電荷転送電極２３−２下の領域とを比べると、第１の水平電荷転送チャネル層７−１の方が第２の水平電荷転送チャネル層７−２よりもｎ型不純物の濃度が高いので、同じ電圧が印加されている場合には、第２の電荷転送電極２３−２下の領域に伸びる空乏層の方が深く伸びる。
【００６９】
加えて、電圧ＨＩＧＨが印加される電極（図ではΦＨ２）の下の領域においては、破線で示される空乏層端が第２のｐ型半導体層７ａ内の比較的深くまで伸びる。電圧ＬＯＷが印加される電極（図ではΦＨ１）の下の領域に形成される空乏層端は浅い。
【００７０】
ΦＨ１とΦＨ２とに印加する電圧のＨＩＧＨ、ＬＯＷを切り替えることにより、２相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【００７１】
水平電荷転送チャネル層７における電荷の転送速度を高めるためには、電極２３に印加する電圧の振幅（ΦＨ１とΦＨ２とに印加する電圧の差）を大きくすれば良い。
【００７２】
電圧の振幅を大きくすれば、破線で示す空乏層端の深さは深くなるが、水平電荷転送チャネル用の第２のｐ型導電層７ａを深くしているため、電圧の振幅を大きくしても第２のｐ型導電層７ａと第１半導体層１との界面近傍にまで空乏層端が伸びる可能性が少ない。従って、電荷転送電極２３に対して高電圧を印加することができる。電子を高速に転送しても、転送中の電子がｎ型半導体層１内に引き込まれる可能性が低減する。
【００７３】
すなわち、図１から図３までに示す構造を有する固体撮像素子では、水平電荷転送チャネル層中の電荷の転送速度を高速化することができる。
【００７４】
ところが、図１から図３までに示す構造を有する固体撮像素子を実際に製造し、固体撮像素子の特性を評価してみたところ、電荷の転送効率の低下という問題がしばしば起こることが判明した。
【００７５】
発明者は、上記の固体撮像素子の電荷転送効率の低下に関して、固体撮像素子の製造工程に遡ってさらに考察を進めた。
【００７６】
図４、図５は、図１から図３までに示す構造を有する固体撮像素子の製造工程の要部を示す断面図であり、図１のＩＶａ−ＩＶａ'断面を示す図である。
【００７７】
図４（ａ）に示すように、半導体基板に形成されたｎ型半導体層１上に、表面酸化膜２、例えばＳｉＯ2膜を熱酸化法により形成する。表面酸化膜２の厚さは１０ｎｍから２０ｎｍの間である。
【００７８】
図４（ｂ）に示すように、フォトリソグラフィー技術を用いて第１の開口２５ａを有する第１のレジストマスクＲ１を形成する。
【００７９】
第１のレジストマスクＲ１をマスクとして、ｎ型半導体層１の内の第１の開口２５ａ内の領域にｎ型半導体層１内においてｐ型の導電性を示す不純物、例えばＢ+をイオン注入法により注入する。高い注入エネルギーを用いることにより破線で示す深いｐ型半導体層（第２のｐ型半導体層）７ａを形成する。
【００８０】
図５（ｃ）に示すように、フォトリソグラフィー技術を用いて第２の開口２５ｂを有する第２のレジストマスクＲ２を形成する。第２の開口２５ｂはその一端が第２のｐ型半導体層７ａに接するように位置合わせを行う。
【００８１】
第２のレジストマスクＲ２をマスクとして、ｎ型半導体層１の内の第２の開口２５ｂ領域内にｎ型半導体層１内においてｐ型の導電性を示すｐ型不純物、例えばＢ+をイオン注入法により注入する。この際、第２のｐ型半導体層７ａ形成時よりも低い加速エネルギーでイオン注入することにより、破線で示すように比較的浅いｐ型半導体層（第１のｐ型半導体層）５ａが形成される。第１のｐ型半導体層５ａと第２のｐ型半導体層７ａとがその対向端面で接続される。
【００８２】
図５（ｄ）に示すように、フォトリソグラフィー技術を用いて第３の開口２５ｃを有する第３のレジストマスクＲ３を形成する。第３の開口２５ｃは、第１のｐ型半導体層５ａ内と第２のｐ型半導体層７ａ内とに沿ってこれらの層を連通するように形成される。
【００８３】
第３のレジストマスクＲ３をマスクとして、第３の開口２５ｃ領域に半導体層内においてｎ型の導電性を示す不純物、例えばＰ+又はＡｓ+をイオン注入法により注入する。
【００８４】
第１のｐ型半導体層５ａ内と第２のｐ型半導体層７ａ内に、第１、第２のｐ型半導体層５ａ、７ａよりもさらに浅い、連続したｎ型半導体層５、７が形成される。
【００８５】
ｎ型半導体層５は垂直電荷転送チャネル層を形成し、ｎ型半導体層７は、水平電荷転送チャネル層を形成する。
【００８６】
ところで、ｐ型不純物用のイオン注入を行った際、注入されたイオンは横方向拡がりを起こす。その後に活性化のためのアニールを行うと、イオンはさらに横方向に拡がる傾向を示す。加えて、第２のレジストマスクＲ２の位置合わせを行う際に、位置合わせのずれが生じる可能性もある。
【００８７】
発明者は、図５（ｃ）に示す第１のｐ型半導体層５ａと第２のｐ型半導体層７ａとの接続領域近傍に、第１のｐ型半導体層５ａと深い第２のｐ型半導体層７ａとが重なったオーバラップ領域６が形成されている可能性があると考えた。
【００８８】
図６及び図７に、上記の工程により製造した固体撮像素子の垂直電荷転送チャネル５と水平電荷転送チャネル７との接続領域付近の要部構造を示す。
【００８９】
図６は、図１（ａ）のＶＩａ−ＶＩａ'線断面を示す断面図である。図７（ａ）は、図６のＱ１１からＱ１４までに沿ったｐ型半導体層５ａ、７ａのｐ型不純物濃度の変化を示す模式的な図である。図７（ｂ）は、図６のＰ１１からＰ１４までに沿ったｎ型半導体層５のｎ型不純物濃度の変化を示す図である。図７（ｃ）は、図６のＰ１１からＰ１４までに沿った垂直電荷転送チャネル層５内の伝導帯のバンド端Ｅｃの変化を示す模式的な図である。
【００９０】
図７（ａ）に示すように、オーバラップ領域６（Ｑ１２からＱ１３の間）においては第１のｐ型半導体層５ａのｐ型不純物濃度と第２のｐ型半導体層７ａのｐ型不純物濃度とが足し合わされるため、オーバラップ領域６（Ｑ１２からＱ１３の間）のｐ型不純物濃度が高くなる。
【００９１】
図７（ｂ）に示すように、オーバラップ領域（Ｐ１２からＰ１３の間）においては、図７（ａ）に示す高いｐ型不純物濃度によってｎ型不純物が補償され、垂直電荷転送チャネル層５内のｎ型実効不純物濃度が低くなる。
【００９２】
図７（ｃ）に示すように、オーバラップ領域（Ｐ１２からＰ１３の間）における伝導帯端のエネルギーが高くなり、Ｐ１２−Ｐ１３間に電子に対するポテンシャルバリアが形成される。電子に対するポテンシャルバリアの存在により、垂直電荷転送チャネル５から水平電荷転送チャネル７方向への電子の輸送に関し、電子の転送効率が低下するものと推測される。
【００９３】
以上の実験的及び理論的考察に基づき、発明者は以下に説明するような固体撮像素子及びその製造方法を考えた。
【００９４】
図４（ｂ）と図５（ｃ）とに示した工程において、第２のｐ型半導体層７ａを形成した後、ｐ型不純物をイオン注入用の第２のレジストマスクＲ２を形成する際に、第２のレジストマスクＲ２に形成される第２の開口２５ｂの第２のｐ型半導体層７ａの近傍の開口端部を、第２のｐ型半導体層７ａの対向端面から距離Ｌだけ離しておく。この状態でイオン注入を行えば、第１のｐ型不純物層５ａと第２のｐ型不純物層７ａとの間にオーバラップ領域が形成されにくい。従って、図７（ｃ）に示す電子に対するポテンシャルバリアも形成されにくいと考えられる。
【００９５】
以上の考察に基づき、以下に、本発明の実施の形態による固体撮像素子及びその製造方法について説明する。
【００９６】
本発明の一実施の形態による固体撮像素子について、図８から図１５までに基づいて説明する。
【００９７】
図８及び図９は、固体撮像素子の製造工程の要部を示す断面図であり、図１０及び図１１は、図８及び図９の断面図に対応する平面図である。尚、図８及び図９は、図１１（ｄ）のＶＩＩＩ−ＶＩＩＩ'線断面図に対応する。
【００９８】
尚、図１０及び図１１に示す平面図は、固体撮像素子の１チップ分に相当する領域のみを示している。実際には、図示するパターンが半導体基板上に多数形成される。
【００９９】
図８（ａ）に示すように、シリコン半導体基板内のｎ型半導体層１の上に、表面酸化膜２を、例えばＳｉＯ2膜を熱酸化法により形成する。表面酸化膜２の厚さは、例えば１０ｎｍから２０ｎｍの間である。
【０１００】
図８（ｂ）及び図１０（ａ）に示すように、フォトリソグラフィー技術を用いて第１のレジストマスクＲ１１を形成する。この際、第１のレジストマスクＲ１１により被覆される領域は、例えば、以後の工程においてアンプ等の周辺回路が形成される領域である。
【０１０１】
第１のレジストマスクＲ１１をマスクとして、表面酸化膜２を通してｎ型半導体層１内にｐ型不純物を形成するためのイオン、例えばＢ+をイオン注入法によりスルー注入する。
【０１０２】
第１のイオン注入工程においては、例えば、Ｂ+イオンを８０ｋｅＶ程度の加速エネルギーで注入する。
【０１０３】
図８（ｂ）に破線で示す浅いｐ型半導体層（第３のｐ型半導体層）４１ａが形成される。
【０１０４】
このイオン注入工程を第１のイオン注入工程と呼ぶ。
【０１０５】
第１のイオン注入工程において、アンプ等の周辺回路が形成されるべき領域以外の領域に、浅い第３のｐ型半導体層４１ａが形成される。
【０１０６】
次に、図８（ｃ）及び図１０（ｂ）に示すように、フォトリソグラフィー技術を用いて第１の開口２７ａを有する第２のレジストマスクＲ１２を形成する。第１の開口２７ａは、図１０（ｂ）では図中水平方向に延びており、かつ帯状に形成されている（水平電荷転送路に沿って形成される）。
【０１０７】
第２のレジストマスクＲ１２をマスクとして、ｎ型半導体層１内の第１の開口２７ａ領域に、半導体中においてｐ型不純物を形成するためのイオン、例えばＢ+をイオン注入法により注入する。
【０１０８】
このイオン注入工程を第２のイオン注入工程と呼ぶ。第２のイオン注入工程により、深い第２のｐ型半導体層７ａが形成される。
【０１０９】
第２のイオン注入工程においては、イオンの加速エネルギーＥ（ｅＶ）とドーズ量ＤＳ（ｃｍ-2）とを変化させて複数回、例えば３回のイオン注入を行うのが好ましい。第２のイオン注入工程に含まれる３回のイオン注入工程は、加速エネルギーが高いほどドーズ量も高くしている。
【０１１０】
Ｂイオンの注入条件は、例えば１回目のイオン注入におけるドーズ量ＤＳ１が２×１０11ｃｍ-2、加速エネルギーＥ１が１８０ｋｅＶ、２回目のイオン注入におけるドーズ量ＤＳ２が３×１０11ｃｍ-2、加速エネルギーＥ２が６００ｋｅＶ、３回目のイオン注入におけるドーズ量ＤＳ３が１×１０12ｃｍ-2、加速エネルギーＥ３が２ＭｅＶである。
【０１１１】
実際に得られるｐ型不純物の濃度プロファイルは、基本的には、上記の３回のイオン注入によって得られる不純物濃度のプロファイルを足し合わされたものとなる。異なる加速エネルギーでの３回のイオン注入工程を含む第２のイオン注入により、３つのピークを有する不純物濃度プロファイルが形成される。この３つのピークは、深い領域に形成されている不純物濃度のピークほど高い不純物濃度を有する。
【０１１２】
第２のイオン注入工程において形成される第２のｐ型半導体層７ａの実効的な深さは、２μｍである。尚、第２のｐ型半導体層７ａの実効的な深さとは、最も高い加速エネルギーＥ３で打ち込んだ不純物イオンの濃度のピーク位置を指すものとする。イオン注入により形成された他の半導体層についても同様にピーク位置で実質的な深さを定義する。
【０１１３】
次に、図９（ｄ）及び図１１（ｃ）に示すように、フォトリソグラフィー技術を用いて第２の開口２７ｂを有する第３のレジストマスクＲ１３を形成する。
【０１１４】
図９（ｃ）に示され、図９（ｄ）に示す工程において形成される第１のｐ型半導体層５ａ側の第１の開口２７ａの端部の位置（第１位置）ｘ１と、図９（ｄ）に示され、第２の開口２７ｂの第２のｐ型半導体層７ａ側の開口の端部の位置（第２の位置）ｘ２とは、距離Ｌｍだけ離れて形成される。尚、距離Ｌｍは、レジストマスクＲ１２とＲ１３とを形成するためのそれぞれのフォトマスクなどを設計する段階において、予め規定しておくことができる。
【０１１５】
第３のレジストマスクＲ１３をマスクとして、ｎ型半導体層１内の第２の開口２７ｂ領域にｐ型不純物を形成するイオン、例えばＢ+をイオン注入法により注入する。このイオン注入工程を第３のイオン注入工程と呼ぶ。図９（ｄ）に破線で示される比較的浅いｐ型半導体層（第１のｐ型半導体層）５ａが形成される。
【０１１６】
第１のｐ型半導体層５ａのイオンの注入条件は、例えば、ドーズ量が１×１０12ｃｍ-2、加速エネルギーが６００ｋｅＶである。上記の工程により形成される第１のｐ型半導体層５ａの実効的な深さ（不純物濃度のピーク位置）は、約０．６μｍである。
【０１１７】
図９（ｅ）及び図１１（ｄ）に示すように、フォトリソグラフィー技術を用いて第３の開口２７ｃを有する第４のレジストマスクＲ１４を形成する。第３の開口２７ｃは、第１のｐ型半導体層５ａに沿った領域と第２のｐ型半導体層７ａに沿った領域とを含み、かつ、第１のｐ型半導体層５ａと第２のｐ型半導体層７ａとの近接領域においても両開口が繋がっているように形成される。
【０１１８】
第４のレジストマスクＲ１４をマスクとして、第３の開口２７ｃ内の領域にｎ型不純物を形成するイオン、例えばＰ+をイオン注入する。このイオン注入工程を第４のイオン注入工程と呼ぶ。
【０１１９】
第４のイオン注入工程におけるＰ+イオンのイオン注入条件は、例えば、ドーズ量が４×１０12ｃｍ-2、加速エネルギーが１８０ｋｅＶである。
【０１２０】
垂直電荷転送チャネル層５及び水平電荷転送チャネル層７を形成するｎ型半導体層の実効的な深さ（ｎ型不純物濃度のピーク位置）は約０．３μｍである。
【０１２１】
図１２から図１５までを参照して、上記の製造工程によって製造した固体撮像素子について説明する。
【０１２２】
図１２は、固体撮像素子のうち垂直電荷転送チャネル５から水平電荷転送チャネル７に向けて電子を転送するための電荷転送部を中心とした領域の概略的な平面図である。
【０１２３】
図１２に示すように、水平電荷転送チャネル７の近傍の垂直電荷転送チャネル５上に、下流側に向けて電荷転送電極１５−１から１５−４までが垂直方向に隣接して形成されている。電荷転送電極１５−１から１５−４までに対して、それぞれＶ１からＶ４までの電圧が印加できるように構成されている。電荷転送電極１５と垂直電荷転送チャネル層５とにより、電荷転送部Ｔが形成される。
【０１２４】
例えば、電荷転送電極１５−２下の領域において、複数本の第１のｐ型半導体層５ａの下流側の一端と水平方向に延びる第２のｐ型半導体層７ａとが距離Ｌだけ離れて近接している。
【０１２５】
複数本の第１のｐ型半導体層５ａの下流側の一端と水平方向に延びる第２のｐ型半導体層７ａとの間の領域内には、第３のｐ型半導体層４１ａ（図１３）が形成されている。第３のｐ型半導体層４１ａは、上記領域以外にも形成されていても良い。
【０１２６】
電荷転送部Ｔにおいて、電荷転送電極１５−１から電荷転送電極１５−４までに対して、順次、正の電圧、例えば８Ｖを印加することにより、垂直電荷転送チャネル５から水平電荷転送チャネル７（上流側から下流側）へ電子が転送される。
【０１２７】
尚、第３のｐ型半導体層４１ａの深さは、第１のｐ型半導体層５ａ及び第２のｐ型半導体層７ａの深さに比べて浅く形成されている。電荷転送部Ｔは、光電変換素子から読み出され垂直電荷転送チャネル層５を転送されてきた電子を水平電荷転送チャネル層７に向けて転送する機能を有する。電荷転送部Ｔにおいては、光電変換素子から垂直電荷転送チャネル層５へと電荷を読み出すための例えば約１５Ｖの高電圧を印加したり、水平電荷転送路内の電子を高速に転送するために必要な高い電圧を印加したりすることがない。
【０１２８】
従って、電荷転送部Ｔ中においては、垂直電荷転送チャネル層５から伸びる空乏層の端部は深さ方向にそれほど伸びず、電荷転送部Ｔ内を転送されている電子がｎ型半導体層１内に引き込まれる可能性が少ない。
【０１２９】
但し、第３のｐ型半導体層４１ａの深さに関しては、第１のｐ型半導体層５ａ及び第２のｐ型半導体層７ａの深さとの関係で浅く形成される場合に限定されるものではない。
【０１３０】
図１３は、図１２のＸＩＩＩａ−ＸＩＩＩａ'線断面図である。
【０１３１】
図１３に示すように、第１のｐ型半導体層５ａと第２のｐ型半導体層７ａとの間に形成されている第３のｐ型半導体層４１ａは、例えば、電荷転送電極１５−２近傍の電荷転送電極１５−３下の領域（実線で示されている領域）に形成されている。
【０１３２】
図１３に示すように、第１のｐ型半導体層５ａ内に形成されている垂直電荷転送チャネル層５内の１点をＰ２１、第２のｐ型半導体層７ａ内に形成されている垂直電荷転送チャネル層５内の１点をＰ２４とし、Ｐ２１とＰ２４とを結ぶ線が第３のｐ型半導体層４１ａの両端面を横切る２つの点を、Ｐ２１側からそれぞれＰ２２、Ｐ２３とする。
【０１３３】
第１のｐ型半導体層５ａの底部よりも深く、かつ、第２のｐ型半導体層７ａの底部よりも浅い深さにおける第１のｐ型半導体層５ａ下のｎ型半導体層１内の１点をＲ２１とし、点Ｒ２１から水平に延ばした線が第２のｐ型半導体層７ａを横切る点をＲ２３とし、点Ｒ２２から垂直に延ばした線と点Ｒ２１から水平に延ばした線との交点を点Ｒ２２とし、第１のｐ型半導体層５ａ内の１点をＲ２４とする。Ｐ２２とＰ２３との間の点をＰ２５とする。
【０１３４】
垂直電荷転送チャネル層５ａ下の第１のｐ型半導体層５ａ内の１点をＱ２１とし、水平電荷転送チャネル７ａ下の第１のｐ型半導体層５ａ内の１点をＱ２４とし、Ｑ２１とＱ２４とを結ぶ線が第３のｐ型半導体層４１ａの両端面を横切る点をＱ２１側からそれぞれＱ２２、Ｑ２３とする。Ｑ２３とＱ２４との間の１点をＱ２５とする。
【０１３５】
以下に、図１３に示す構造について、図１４、図１５を参照しつつ詳細に説明する。
【０１３６】
図１４（ａ）は、図１３のＰ２１−Ｐ２４線に沿ったｐ型不純物濃度の濃度プロファイルである。図１４（ｂ）は、図１３のＱ２１−Ｑ２４線に沿ったｐ型不純物濃度の濃度プロファイルである。図１４（ｃ）は、図１３のＲ２１−Ｒ２４線に沿ったｐ型不純物の濃度プロファイルである。
【０１３７】
図１４（ａ）に示すように、垂直電荷転送チャネル層５内のｐ型不純物濃度は、Ｐ２２とＰ２３との間（Ｐ２５近傍）においてやや低くはなるが、Ｐ２１からＰ２４までの間においてほぼ一定である。
【０１３８】
ほぼ一定の濃度を有するｐ型不純物によって補償されたｎ型半導体層により形成される垂直電荷転送チャネル層５内のｎ型不純物濃度もほぼ一定になる。
【０１３９】
従って、第３のｐ型半導体層内に形成されている垂直電荷転送チャネル層５とその外に形成されている垂直電荷転送チャネル層５及び水平電荷転送チャネル層７とでｎ型不純物濃度にほとんど変化がない。
【０１４０】
図１４（ｂ）に示すように、Ｑ２１からＱ２２までにかけてのｐ型不純物濃度はほぼ一定である。Ｑ２３からＱ２４までにかけてのｐ型不純物濃度もほぼ一定である。Ｑ２２からＱ２３までにかけてのｐ型不純物濃度は、Ｑ２１からＱ２２までのｐ型不純物濃度及びＱ２３からＱ２４までにかけてのｐ型不純物濃度よりも低くなっている。Ｑ２２からＱ２３までにかけてのｐ型不純物濃度は、例えばＱ２２とＱ２３との間の位置Ｑ２５においてｐ型不純物濃度の最小値Ｎｍを有する下に凸の曲線を描く。第３のｐ型半導体層４１ａ（図１３）のｐ型不純物濃度は、第１のｐ型半導体層５ａ（図１３）と第２のｐ型半導体層７ａ（図１３）のうち高い方のｐ型不純物濃度よりも低い。
【０１４１】
尚、実際には最小値Ｎｍを有する領域は、ある程度の幅を持っている場合もある。Ｑ２２からＱ２５にかけてｐ型不純物濃度が徐々に減少していく。Ｑ２３からＱ２５にかけてもｐ型不純物濃度が徐々に減少していく。
【０１４２】
尚、電子の転送効率という点からみれば、Ｑ２２からＱ２３にかけてのｐ型不純物濃度は、図１４（ｂ）に破線で示したように最小値Ｎｍを持たずに単調に減少するの方がより好ましい。この場合、ｐ型不純物濃度の高いＱ２１−Ｑ２２から、それよりも不純物濃度の低いＱ２３−Ｑ２４に向けてＱ２２−Ｑ２３間のｐ型不純物濡度が傾斜する不純物傾斜層が形成される。
【０１４３】
不純物傾斜層Ｑ２２−Ｑ２３におけるｐ型不純物濃度は、第１のｐ型半導体層５ａ（図１３）と第２のｐ型半導体層７ａ（図１３）のうちｐ型不純物濃度の高い方のｐ型半導体層のｐ型不純物濃度よりも低いため、Ｑ２１−Ｑ２４の経路を通る電子にとって、ポテンシャルバリアが存在しないため、電子がよりスムーズに転送できる。
【０１４４】
図１４（ｃ）に示すように、Ｒ２３とＲ２４との間においては、ほぼ一定のｐ型不純物濃度を有する。Ｒ２３からＲ２２に向けてｐ型不純物濃度は急激に低くなる。Ｒ２２、Ｒ２１においては、ｎ型の導電性を示すため、図１４（ｃ）においては破線で示している。Ｒ２１からＲ２２にかけてのｎ型不純物濃度が、ｎ型半導体層１中のｎ型不純物濃度となる。
【０１４５】
ところで、電荷転送部Ｔにおいて、垂直電荷転送チャネル層５側から水平電荷転送チャネル層７側へ向けて転送される電子は、Ｐ２１−Ｐ２４線からＱ２１−Ｑ２４線までの間の深さの範囲、すなわち、図１４（ａ）と図１４（ｂ）とに示される深さの範囲内において転送されるのが一般的である。図７（ａ）から図７（ｃ）と比較すれば明らかなように、上記の深さ範囲においては電子に対する大きなポテンシャルバリアが形成されないため、図６に示される構造に比べて電子の転送がスムーズに行われる。
【０１４６】
図１５に、図１３の深さ方向ｙに沿ったｐ型不純物の濃度プロファイルの概略を示す。
【０１４７】
図１５には、図１３におけるＰ２１−Ｑ２１−Ｒ２１線に沿ったｐ型不純物の濃度プロファイルＰＬ１と、Ｐ２５−Ｑ２５−Ｒ２５線に沿ったｐ型不純物の濃度プロファイルＰＬ２と、Ｐ２４−Ｑ２４−Ｒ２４線に沿ったｐ型不純物の濃度プロファイルＰＬ３とを示している。
【０１４８】
深さ方向（ｙ方向）に浅い位置Ｓにおいては、Ｐ２１、Ｐ２５及びＰ２４のいずれの位置においても、ｐ型不純物濃度はそれほど大きくは変らない。中間の深さＭにおいては、Ｑ２１におけるｐ型不純物濃度すなわち第１のｐ型半導体層におけるｐ型不純物濃度が、Ｑ２４におけるｐ型不純物濃度すなわち第２のｐ型半導体層における不純物濃度及びＱ２５における第３のｐ型半導体層４１ａの濃度と比べて高い。深い位置Ｄにおいては、Ｒ２４の不純物濃度すなわち第２のｐ型半導体層７ａのｐ型不純物濃度が高い。
【０１４９】
尚、図１３に示すように点Ｑ２５の位置は、実線で示される第３のｐ型半導体層４１ａの深さに比べてより深い位置である。本明細書においては、第１から第３までのｐ型半導体層の深さ方向の境界をｐ型不純物濃度のピーク位置で規定したため、実際には、ピーク位置よりも深い位置においてもｐ型の導電性を示す。
【０１５０】
中間の深さＭにおいて、Ｑ２１の不純物濃度すなわち第１のｐ型半導体層におけるｐ型不純物濃度を高くし、深い位置Ｄにおいては、Ｒ２１の不純物濃度すなわち第１のｐ型半導体層５ａのｐ型不純物濃度を低くし、ｎ型の導電性を示すように構成したのは、スメアの発生を防止するためである。
【０１５１】
すなわち、垂直電荷転送チャネル層５は光電変換素子列の間を走っているため、光電変換素子の開口部から垂直電荷転送チャネル層５内又は第１のｐ型半導体層５ａ内に迷光が入ることがある。迷光に起因して発生する不要な電荷（電子）をｎ型半導体層１側に除去することにより、いわゆるスメアの発生を防止できる。
【０１５２】
また、一般に固体撮像素子では、ｎ型半導体層１と第１のｐ型半導体層５ａとの間の電位、いわゆる基板バイアス電位を印加することにより、光電変換素子中に蓄積されている電子をｎ型半導体層１側に捨てる、いわゆる電子シャッターモードを有している。
【０１５３】
電子シャッターモードをオンした場合、すなわち第１のｐ型半導体層５ａに対してその下に形成されるｎ型半導体層１に大きな正の電圧を印加した場合でも、深さＭに存在するｐ型不純物のピークが存在することによりｎ型半導体層１と第１のｐ型半導体層５ａとの間の空乏層の幅はそれほど大きくならない。
【０１５４】
従って、第１のｐ型半導体層５ａ内に形成されている垂直電荷転送チャネル層５のポテンシャルが大きく変化することはない。
【０１５５】
第２のｐ型半導体層７ａ中の深さＭの位置においては、点Ｑ２４で示されるように、第２のｐ型半導体層７ａのｐ型不純物濃度はむしろ低くなる。この位置Ｍにおいては、水平電荷転送チャネル層７に電圧を印加した場合に第２のｐ型半導体層７ａ中に空乏層が伸びやすくなる。
【０１５６】
従って、水平電荷転送路おいて、水平方向に隣接する電荷転送電極の間における急激なポテンシャルの変化が、空乏層の伸びにより緩やかになる。緩やかに傾斜するフリンジングフィールドの影響により、水平電荷転送路内において電子が転送される際に電子の転送方向に向けてポテンシャルエネルギーが低くなるようにポテンシャルの傾きが生じ、電界が形成される。この電界の影響により水平電荷転送路内において電子をより高速に転送できる。
【０１５７】
第２のｐ型半導体層７ａは、深さＤにおいて、Ｒ２４に示すように高いｐ型不純物濃度のピークを有する。例えば、深さＤは深さＳの６倍程度である。
【０１５８】
従って、電子シャッターモードにおいても、第２のｐ型半導体層７ａ内に形成されている水平電荷転送チャネル層７のポテンシャルが大きく変化することがない。
【０１５９】
ｐ型不純物濃度についてみると、第２のｐ型半導体層７ａは第１のｐ型半導体層５ａよりも深く形成されている。従って、水平電荷転送チャネル層７における電子の転送速度を高めるために電荷転送電極に印加する電圧の振幅を大きくしても、空乏層端が水平電荷転送チャネル用の第２のｐ型導電層７ａとｎ型半導体層１との界面（底部）まで到達する可能性が少なくなる。水平電荷転送チャネル層中において高電圧を印加して高速動作を行っても、水平電荷転送チャネル層７ａ内を転送される電子がｎ型半導体層１内に引き込まれてしまう可能性が低減する。
【０１６０】
実際には、図１１（ｂ）における第１の開口２７ａの開口端部（第１位置ｘ１）とこの開口端部と対向する第２の開口２７ｂの対向端面（第２の位置ｘ２）との間の距離Ｌｍと、実際に素子を作成した後の第１のｐ型半導体層５ａと第２のｐ型半導体層７ａの両対向端面間の距離Ｌとは、微妙に異なってくる。
【０１６１】
すなわち、半導体内にイオン注入することによりｐ型不純物を形成するためのイオンは、イオン注入工程において開口端部から横方向に拡がり、後の活性化のためのアニール工程においてさらに横方向に拡散する。このようなｐ型不純物の拡散が起こるため、たとえマスク合わせの工程において位置合わせずれが全く存在しないと仮定しても、実際には距離Ｌと距離Ｌｍとは異なってくる。
【０１６２】
従って、イオン注入用のフォトレジストパターン形成のための露光用ガラスマスク等を設計し距離Ｌｍを決定する際には、以下の点を考慮に入れる必要がある。
【０１６３】
距離Ｌは、理想的には０であることが好ましいが、マスク合わせのマージンや熱処理による不純物拡散の影響などを考慮して、０．１μｍから０．５μｍ程度、好ましくは０．３μｍ程度を確保する必要があろう。
【０１６４】
距離Ｌｍは、距離Ｌよりも長くする必要がある。イオン注入の条件によっても異なるが好ましくは０．５μｍから１．０μｍの間であり、例えば０．７μｍ程度であるのが好ましい。
【０１６５】
以上説明した通り、本実施の形態による固体撮像素子においては、第２のｐ型半導体層の深さを第１のｐ型半導体層の深さに比べて深く形成したので、水平電荷転送路内の電子を転送するため電荷に転送電極に対して印加する電圧の振幅を大きくすることができ、水平電荷転送チャネル層における電荷の転送速度（転送効率）を向上させることができる。
【０１６６】
垂直電荷転送チャネルから水平電荷転送チャネル層への電荷の転送時に、第１のｐ型半導体層と第２のｐ型半導体層とを所定距離だけ離して形成したため、第１のｐ型半導体層と第２のｐ型半導体層との重なりに起因するポテンシャルバリアなどが形成されにくい。
【０１６７】
従って、垂直電荷転送チャネルから水平電荷転送チャネルへの電荷の転送効率が低下しない。
【０１６８】
尚、請求項に記載した各構成要件は、それぞれ別個に組み合わせることができるものであり、例えば請求項１と請求項２と請求項３とを組み合わせることも可能であり、また、一の請求項に記載されている複数の構成要件のうちの一部と他の請求項に記載されている複数の構成要件のうちの一部とを組み合わせた発明も本願明細書の範疇に入るものとする。
【０１６９】
尚、上記の実施の形態においては、略正方形の画素形状を有する固体撮像装置を例に挙げて説明したが、画素（光電変換素子）の形状として、例えば正六角形や対角線が垂直方向及び水平方向に整列された配置された正方形のものを用いても良い。
【０１７０】
また、一の画素と水平方向に隣接する画素が、垂直方向に画素ピッチの１／２のピッチ分ずれて配置された、いわゆる画素ずらし方式の固体撮像装置にも適用可能である。
【０１７１】
以上、本実施の形態により固体撮像装置について例示的に説明したが、その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【０１７２】
【発明の効果】
水平電荷転送路における電荷の転送速度（転送効率）を向上させることができる。垂直電荷転送路から水平電荷転送路への電荷の転送効率の低下も防止できる。
【図面の簡単な説明】
【図１】 図１（ａ）は、固体撮像素子の概略構成を示す平面図であり、図１（ｂ）は光電変換素子の簡略化した断面図である。
【図２】 図２（ａ）は、図１のＩＩａ−ＩＩａ'線断面図であり垂直電荷転送路の一般的な構造を示す断面図である。図２（ｂ）は、図１のＩＩｂ−ＩＩｂ'線断面図であり水平電荷転送路の一般的な構造を示す断面図である。
【図３】 図３（ａ）は、垂直電荷転送チャネル層と第１のｐ型半導体層を含む構造を示す模式的な断面図であり、図１のＩＩＩａ−ＩＩＩａ'線断面図である。図３（ｂ）は、水平電荷転送チャネル層と第２のｐ型半導体層を含む構造を示す模式的な断面図であり、図１のＩＩＩｂ−ＩＩＩｂ'線断面図である。
【図４】 図４（ａ）、（ｂ）は、固体撮像素子の製造工程を示す断面図である。
【図５】 図５（ｃ）、（ｄ）は、固体撮像素子の製造工程を示す断面図であり、図４（ｂ）に示す工程に続く工程を示す図である。
【図６】 図６は、図４及び図５に示す工程を用いて製造した固体撮像素子の第１のｐ型半導体層と第２のｐ型半導体層との接続領域の近傍の構造を示す断面図である。
【図７】 図７（ａ）は、図６のＱ１１−Ｑ１４線に沿ったｐ型不純物濃度のプロファイルを示す図であり、図７（ｂ）は、図６のＰ１１−Ｐ１４線に沿ったｎ型不純物濃度のプロファイルを示す図である。図７（ｃ）は、図６のＰ１１−Ｐ１４線に沿った伝導帯端Ｅｃのプロファイルを示す図である。
【図８】 図８（ａ）、（ｂ）、（ｃ）は、本発明の一実施の形態による固体撮像素子の製造工程を示す断面図である。
【図９】 図９（ｄ）、（ｅ）は、本発明の一実施の形態による固体撮像素子の製造工程を示す断面図であり、図８（ｃ）に続く工程を示す。
【図１０】 図１０（ａ）、（ｂ）は、本発明の一実施の形態による固体撮像素子の製造工程を示す平面図であり、図８（ｂ）、（ｃ）に対応する図である。
【図１１】 図１１（ｃ）、（ｄ）は、本発明の一実施の形態による固体撮像素子の製造工程を示す平面図であり、図９（ｄ）及び図９（ｅ）に対応する図である。
【図１２】 本発明の一実施の形態による固体撮像素子のうち電荷転送部を中心とした構造を示す平面図である。
【図１３】 図１２に示す固体撮像素子のＸＩＩＩａ−ＸＩＩＩａ'線断面の構造を示す断面図である。
【図１４】 図１４（ａ）は、図１３のＰ２１−Ｐ２４線に沿ったｐ型不純物濃度のプロファイルを示す図であり、図１４（ｂ）は、図１３のＱ２１−Ｑ２４線に沿ったｐ型不純物濃度のプロファイルを示す図であり、図１４（ｃ）は、図１３のＲ２１−Ｒ２４線に沿ったｐ型不純物濃度のプロファイルを示す図である。
【図１５】 本発明の一実施の形態による固体撮像素子のうち、ｐ型半導体層の深さ方向の不純物濃度プロファイルを示す図である。
【図１６】 一般的なインターライン型固体撮像素子の平面図である。
【図１７】 図１７（ａ）は、図１６のＸＶＩＩａ−ＸＶＩＩａ'線断面図であり垂直電荷転送路の一般的な構造を示す断面図である。図１７（ｂ）は、図１６のＸＶＩＩｂ−ＸＶＩＩｂ'線断面図であり水平電荷転送路の一般的な構造を示す断面図である。
【図１８】 図１８（ａ）は、垂直電荷転送チャネル層とｐ型半導体層を含む構造を示す模式的な断面図であり、図１６のＸＶＩＩＩａ−ＸＶＩＩＩａ'線断面図である。図１８（ｂ）は、水平電荷転送チャネル層とｐ型半導体層を含む構造を示す模式的な断面図であり、図１６のＸＶＩＩＩｂ−ＸＶＩＩＩｂ'線断面図である。
【符号の説明】
ＶＣＣＤ 垂直電荷転送路
ＨＣＣＤ 水平電荷転送路
Ｔ 電荷転送部
１ ｎ型半導体層
３ 画素
３ａ 光電変換素子（フォトダイオード）
３ｂ 読み出しゲート
５ 垂直電荷転送チャネル
５ａ 第１のｐ型半導体層
７ 水平電荷転送チャネル
７ａ 第２のｐ型半導体層
１５ 垂直転送電極
２１ 水平転送電極
４１ａ 第３のｐ型半導体層
Claims (13)
- 半導体基板と、
前記半導体基板内に形成された第１導電型半導体層と、
前記第１導電型半導体層内に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、
複数の前記光電変換素子が垂直方向に整列した光電変換素子列に近接して前記第１導電型半導体層内に形成され、垂直方向に延びて前記光電変換素子列から突出する複数本の第１の第２導電型半導体層と、
前記第１導電型半導体層内に前記第１の第２導電型半導体層よりも深くまで形成され、前記複数本の第１の第２導電型半導体層の前記光電変換素子列から突出する側の一端に近接し、かつ前記一端から距離Ｌだけ離れて前記一端と対向する対向端部を有し水平方向に延びる第２の第２導電型半導体層と、
前記第２の第２導電型半導体層内に形成され水平方向に延びる第１導電型の水平電荷転送チャネル層と、
前記一端と前記対向端部との間に形成され、前記第１又は第２の第２導電型不純物濃度のうちいずれか高い方の第２導電型不純物濃度よりも低い第２導電型不純物濃度を有する第３の第２導電型半導体層と、
前記第１の第２導電型半導体層内及び前記第３の第２導電型半導体層内を前記第１導電型の水平電荷転送チャネル層に向けて垂直方向に延びるとともに前記一端から突出して前記水平電荷転送チャネル層と接続する複数本の第１導電型の垂直電荷転送チャネルと
を含む固体撮像素子。 - 前記半導体基板の表面からの深さが一定の領域において、前記第３の第２導電型半導体層の第２導電型不純物濃度が、前記第１の第２導電型半導体層及び前記第２の第２導電型半導体層のいずれの第２導電型不純物濃度よりも低い請求項１に記載の固体撮像素子。
- 前記距離Ｌは、０．１μｍから０．５μｍの間である請求項１に記載の固体撮像素子。
- 前記第３の第２導電型半導体層は、第２導電型の不純物濃度が前記一端又は前記対向端部から反対側に向けて傾斜している不純物濃度傾斜層を含む請求項１に記載の固体撮像素子。
- 前記第３の第２導電型半導体層は、前記第１及び第２の第２導電型半導体層よりも浅く形成されている請求項１に記載の固体撮像装置。
- 前記第２の第２導電型半導体層は、深さ方向に沿って第２導電型不純物濃度に関する複数のピークを有する請求項１に記載の固体撮像装置。
- 前記第２の第２導電型半導体層は、前記第１の第２導電型半導体層の深さよりも深い位置にも第２導電型不純物濃度のピークを有する請求項１に記載の固体撮像装置。
- （ａ）半導体基板の一表面に形成された第１導電型半導体層内に、第３の第２導電型半導体層を形成する工程と、
（ｂ）前記工程（ａ）の後に、前記第１導電型半導体層の上に前記一表面内の水平方向に延びる第１の開口を有する第１のマスクを形成する工程と、
（ｃ）前記第１のマスクを用いて前記第１の開口領域内の前記第１導電型半導体層内に水平方向に延びる第２の第２導電型半導体層を形成する工程と、
（ｄ）前記工程（ｃ）の後に、前記第１の開口の側端によって規定される第１の位置に近接し前記第１の位置から距離Ｌｍだけ離れた第２の位置に位置合わせされるとともに前記側端と対向する一端を有し、前記一表面内を垂直方向に延びる複数本の第２の開口を含む第２のマスクを形成する工程と、
（ｅ）前記第２のマスクを用いて、前記第２の開口内の前記第１導電型半導体層内において垂直方向に延びる複数本の第１の第２導電型半導体層を形成する工程と、
（ｆ）前記工程（ｅ）の後に、前記第２の第２導電型半導体層内に水平方向に延びる第１導電型の水平電荷転送チャネル層と、前記第１の第２導電型半導体層内及び前記第３の第２導電型半導体層内を前記第１導電型の水平電荷転送チャネル層に向けて延びるとともに前記第２の位置から突出して前記水平電荷転送チャネル層と接続する複数本の第１導電型の垂直電荷転送チャネル層とを形成する工程と、
（ｇ）前記工程（ｆ）の後に、複数本の前記垂直電荷転送チャネル層にそれぞれ近接して垂直方向に整列する複数の光電変換素子を形成する工程とを含み、
前記工程（ａ）は、前記第１の位置と前記第２の位置との間を含む領域に、前記第１又は第２の第２導電型不純物濃度のうちいずれか高い方の第２導電型不純物濃度よりも低い第２導電型不純物濃度を有する前記第３の第２導電型半導体層を形成し、
前記工程（ｃ）は、前記第１の第２導電型半導体層よりも深くまで第２の第２導電型半導体層を形成する固体撮像素子の製造方法。 - 前記（ａ）工程、前記（ｃ）工程及び前記（ｅ）工程は、前記第１導電型半導体層中にイオン注入した際に第２導電型の不純物層が形成されるイオンを前記第１導電型半導体層中にイオン注入する工程を含む請求項８に記載の固体撮像素子の製造方法。
- 前記（ａ）工程は、前記第１及び第２の第２導電型半導体層が形成される領域全面にも、前記第１導電型半導体層中にイオン注入した際に第２導電型の不純物層が形成されるイオンをイオン注入する工程を含む請求項８に記載の固体撮像素子の製造方法。
- 前記（ｃ）工程は、加速エネルギーの異なるｎ回のイオン注入工程を含む請求項９に記載の固体撮像素子の製造方法。但し、ｎは２以上の整数である。
- 前記（ｃ）工程は、前記（ｅ）工程におけるイオン注入よりも高い加速エネルギーでイオン注入する工程を含む請求項９に記載の固体撮像素子の製造方法。
- 前記（ｄ）工程は、前記第１の位置から０．５μｍから１．０μｍまでの間の距離Ｌｍだけ離れた前記第２の位置に位置合わせされた前記第２の開口を含む前記第２のマスクを形成する工程を含む請求項８に記載の固体撮像素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000213600A JP4695745B2 (ja) | 1999-08-11 | 2000-07-14 | 固体撮像素子及びその製造方法 |
| US09/633,265 US6507055B1 (en) | 1999-08-11 | 2000-08-04 | Solid state image pickup device and its manufacture |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22776899 | 1999-08-11 | ||
| JP1999227768 | 1999-08-11 | ||
| JP11-227768 | 1999-08-11 | ||
| JP2000213600A JP4695745B2 (ja) | 1999-08-11 | 2000-07-14 | 固体撮像素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119011A JP2001119011A (ja) | 2001-04-27 |
| JP4695745B2 true JP4695745B2 (ja) | 2011-06-08 |
Family
ID=26527858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000213600A Expired - Fee Related JP4695745B2 (ja) | 1999-08-11 | 2000-07-14 | 固体撮像素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6507055B1 (ja) |
| JP (1) | JP4695745B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5428491B2 (ja) * | 2009-04-23 | 2014-02-26 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP6238546B2 (ja) * | 2013-04-08 | 2017-11-29 | キヤノン株式会社 | 光電変換装置および撮像システム |
| CN113066811B (zh) * | 2021-03-18 | 2022-09-27 | 中国电子科技集团公司第四十四研究所 | 高mtf背照tdiccd |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3852799A (en) * | 1973-04-27 | 1974-12-03 | Bell Telephone Labor Inc | Buried channel charge coupled apparatus |
| JPS59132669A (ja) * | 1983-01-20 | 1984-07-30 | Sony Corp | 電荷転送装置 |
| JP2666684B2 (ja) * | 1993-07-16 | 1997-10-22 | 日本電気株式会社 | 電荷転送撮像装置およびその製造方法 |
| JP2751817B2 (ja) * | 1994-02-16 | 1998-05-18 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| KR0172837B1 (ko) * | 1995-08-11 | 1999-02-01 | 문정환 | 고체촬상 소자의 구조 |
| JP2874668B2 (ja) * | 1996-10-30 | 1999-03-24 | 日本電気株式会社 | 固体撮像装置の製造方法 |
-
2000
- 2000-07-14 JP JP2000213600A patent/JP4695745B2/ja not_active Expired - Fee Related
- 2000-08-04 US US09/633,265 patent/US6507055B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6507055B1 (en) | 2003-01-14 |
| JP2001119011A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100997326B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US7709869B2 (en) | Photoelectric conversion device, method of manufacturing the same, and image sensing system | |
| JP2004165462A (ja) | 固体撮像素子及びその製造方法 | |
| US20140191290A1 (en) | Solid-state imaging element | |
| KR980012585A (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
| JP2011253963A (ja) | 固体撮像素子の製造方法、固体撮像素子、撮像装置 | |
| JP2001308313A (ja) | 電荷転送装置及びそれを用いた固体撮像装置 | |
| JP4092409B2 (ja) | 固体撮像素子 | |
| US7948048B2 (en) | Semiconductor device and method for manufacturing same | |
| JP4695745B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR102386626B1 (ko) | 고체 촬상 장치 | |
| JP4542660B2 (ja) | 固体撮像素子およびその製造方法 | |
| CN105990389B (zh) | 固态成像元件及其制造方法 | |
| JP4198277B2 (ja) | 固体撮像素子 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| KR100873288B1 (ko) | 이미지센서 및 그 제조방법 | |
| JP6668600B2 (ja) | 固体撮像素子及びその製造方法 | |
| CN105990388B (zh) | 固态成像元件及其制造方法 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
| US6337495B1 (en) | Solid-state image pickup device | |
| TWI834696B (zh) | 半導體元件及半導體元件之製造方法 | |
| JP4346364B2 (ja) | 固体撮像装置の製造方法 | |
| KR100870823B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100459209B1 (ko) | 고체촬상소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |