JP4092409B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP4092409B2 JP4092409B2 JP23199899A JP23199899A JP4092409B2 JP 4092409 B2 JP4092409 B2 JP 4092409B2 JP 23199899 A JP23199899 A JP 23199899A JP 23199899 A JP23199899 A JP 23199899A JP 4092409 B2 JP4092409 B2 JP 4092409B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- charge transfer
- vertical charge
- transfer path
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 45
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000003384 imaging method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像素子に関し、より詳細には垂直電荷転送路の構造に関する。
【０００２】
【従来の技術】
図７に一般的な固体撮像素子の平面図を示す。
【０００３】
固体撮像素子Ａにおいては、半導体基板１０１上に多数の画素１０３、１０３、１０３が水平方向及び垂直方向に整列して配置されている。複数本の垂直電荷転送路１０５が、垂直方向に整列された複数の画素列間に形成されている。垂直電荷転送路１０５の一端には、水平電荷転送路１０７が形成されている。
【０００４】
垂直電荷転送路１０５は、第１の第１導電型半導体層（ｎ型半導体層）を含む。
【０００５】
水平電荷転送路１０７の一端にアンプ１１１が形成されている。
【０００６】
画素１０３領域の半導体基板１０１上に、フォトダイオード（光電変換素子）１０３ａが形成されている。フォトダイオード１０３ａと垂直電荷転送路１０５との間には、読み出しゲート（トランスファーゲート）１０３ｂが形成されている。
【０００７】
フォトダイオード１０３ａにより光電変換された電気信号は、読み出しゲート１０３ｂを通って垂直電荷転送路１０５に転送される。垂直電荷転送路１０５内に転送された電荷は、例えば４相駆動方式により垂直方向に転送され、水平電荷転送路１０７内に入る。水平電荷転送路１０７内に転送された電荷は、例えば２相駆動方式によりアンプ１１１まで転送される。アンプ１１１により電気信号を増幅して外部に画像情報を出力する。
【０００８】
上記の固体撮像素子Ａにおいて、フォトダイオード１０３ａ、読み出しゲート１０３ｂ、垂直電荷転送路１０５、水平電荷転送路１０７及び出力アンプ１１１等の構成要素が形成されていない領域をフィールド領域１１７と称する。
【０００９】
フィールド領域１１７のうち、例えば、フォトダイオード１０３ａと垂直電荷転送路１０５との間の領域のうち読み出しゲート１０３ｂが形成されていない領域（図 における第１の領域１２１ａ、１２１ｂ）、一の垂直電荷転送路１０５と、当該一の垂直電荷転送路１０５と読み出しゲート１０３ｂにより接続されていないが水平方向に隣接するフォトダイオード１０３ａ領域との間の領域（図における第２の領域１２５）、一の垂直電荷転送路１０５に読み出しゲート１０３ｂを介して接続されている複数のフォトダイオード１０３ａ、１０３ａ、１０３ａのうち垂直方向に隣接するフォトダイオード１０３ａ、１０３ａ間の領域（図における第３の領域１３１）を電子が飛び越えることは、固体撮像素子における誤動作の原因ともなるため好ましくない。
【００１０】
固体撮像素子の画素密度がそれほど高くない場合には、第１から第３まで領域１２１、１２５、１３１におけるフォトダイオード１０３ａ間又はフォトダイオード１０３ａと垂直電荷転送路１０５との間の距離を十分にとることができる。
【００１１】
従って、上記誤動作が生じる恐れは少ない。
【００１２】
【発明が解決しようとする課題】
ところが、近年の固体撮像素子の高画素密度化に伴って、例えば、上記の固体撮像素子Ａにおいて、第１から第３まで領域１２１、１２５、１３１におけるフォトダイオード１０３ａ間又はフォトダイオード１０３ａと垂直電荷転送路１０５との間の距離を十分にとることが困難になってくる。
【００１３】
特に、高画素密度化に対応可能な構造として期待される、画素ずらし構造を備えた固体撮像素子において、上記の問題が顕著になってくる。
【００１４】
本発明の目的は、高画素密度化に伴う上記の問題点を解決する固体撮像素子を提供することである。
【００１５】
【課題を解決するための手段】
本発明の一観点によれば、２次元表面を画定する半導体基板と、前記半導体基板の表面に一定のピッチで複数列、複数行に配列された第１導電型半導体層を含む多数の光電変換素子であって、奇数列の光電変換素子に対し、偶数列の光電変換素子は各列内の光電変換素子ピッチの約１／２ずれており、奇数行の光電変換素子に対し偶数行の光電変換素子は各行内の光電変換素子ピッチの約１／２ずれており、前記各光電変換素子列は、奇数行または偶数行の光電変換素子のみを含む多数個の光電変換素子と、各々が、隣接する光電変換素子列間の半導体基板表面に形成され、蛇行しつつ列方向に延在する複数の第１の第２導電型半導体層を含む分離領域と、各光電変換素子列とその一方の側の分離領域との間に形成され、蛇行しつつ列方向に延在する複数の第１導電型半導体層を含む垂直電荷転送路であって、該列の光電変換素子と前記分離領域との間の領域における幅Ｗ1と比べ、該列内の隣接する光電変換素子間の領域で広い幅Ｗ2の部分を有する垂直電荷転送路とを有する固体撮像素子が提供される。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００１７】
図１に、本発明の第１の実施の形態による固体撮像素子の平面図を示す。
【００１８】
固体撮像素子Ｂにおいては、半導体基板１上に多数の画素３、３、３が配置されている。より詳細には、固体撮像素子Ｂに、垂直方向に整列して形成される複数のフォトダイオード（光電変換素子）３ａ、３ａ、３ａを含む第１の画素列Ｐ１と、第１の画素列Ｐ１と水平方向に隣接し垂直方向に１／２ピッチずれて形成される複数のフォトダイオード３ｂ、３ｂ、３ｂを含む第２の画素列Ｐ２とが含まれる。１ピッチとは、垂直方向に隣接するフォトダイオード３ａとフォトダイオード３ａとの中心間の距離、又は、フォトダイオード３ｂとフォトダイオード３ｂとの中心間の距離で定義される。両者は通常同じ距離である。
【００１９】
一の第１の画素列Ｐ１とそれと水平方向に隣接する一の第２の画素列Ｐ２とにより一の画素群ＰＧが形成される。水平方向に多数の画素群ＰＧ、ＰＧ、ＰＧが配置されて画素部を形成する。
【００２０】
フォトダイオード３ａ及びフォトダイオード３ｂは、ほぼ正八角形の形状を有している。
【００２１】
第１の画素列Ｐ１に含まれるフォトダイオード３ａ、３ａ、３ａと第２の画素列Ｐ２に含まれるフォトダイオード３ｂ、３ｂ、３ｂとの間を蛇行するように、垂直電荷転送路５ａが垂直方向に延びている。
【００２２】
垂直電荷転送路５ａ、５ａ、５ａは、半導体基板１上に形成されたｎ型（第１導電型）半導体層を含む。
【００２３】
１本の垂直電荷転送路５ａに対して、水平方向の第１の方向（図１では、左方向）に隣接する第１の画素列Ｐ１又は第２の画素列Ｐ２のいずれかの画素列に含まれるフォトダイオード３ａ、３ａ、３ａ又は光電変換素子３ｂ、３ｂ、３ｂのみから電荷が読み出される。
【００２４】
フォトダイオード３ａ又は３ｂから電荷を読み出す垂直電荷転送路５ａの外周に沿って、垂直電荷転送路５ａと水平方向に第１の方向（図では、左方向）に隣接する画素列（第１の画素列Ｐ１又は第２の画素列Ｐ２）との間の領域に、フォトダイオード３からの電荷を転送するための比較的低いドーピング濃度を有するｐ型（第１の第２導電型）半導体層を含む読み出しゲート領域２１が形成されている。
【００２５】
垂直電荷転送路５ａの外周のうち読み出しゲート領域２１が形成されている領域以外の領域に、ゲート領域のｐ型不純物濃度よりも高い不純物濃度を有するｐ型（第２の第２導電型）半導体層を含む分離領域１５ａが垂直電荷転送路５ａに沿って形成されている。
【００２６】
垂直電荷転送路５ａの一端に、水平電荷転送路７が形成されている。水平電荷転送路７の一端に、出力アンプ１１が形成されている。
【００２７】
図２から図４は、図１の要部を拡大した平面図である。
【００２８】
図２は、フォトダイオード３ａ、垂直電荷転送路５ａ、分離領域１５、読み出しゲート２１など半導体基板１上に形成された要素の他に、垂直電荷転送電極３１を加えて示した模式的な平面図である。
【００２９】
図３は、垂直電荷転送電極３１の配置を示す平面図である。
【００３０】
図４は、半導体基板１上に形成された垂直電荷転送路５ａと分離領域１５（１５ａ、１５ｂ）との配置を示す模式的な平面図である。
【００３１】
図２において、説明の便宜上、水平方向に整列して配置された複数のフォトダイオード３ａ、３ａを画素行Ｑ１、Ｑ３、・・・と称し、水平方向に整列して配置された複数のフォトダイオード３ｂ、３ｂを画素行Ｑ２と称す。
【００３２】
図２及び図３に示すように、画素行Ｑ１に含まれるフォトダイオード３ａ、３ａ、３ａ上に、フォトダイオードの斜辺に沿って蛇行するように水平方向に延びる第１の垂直電荷転送電極３１−１と第２の垂直電荷転送電極３１−２とが形成されている。
【００３３】
第１の垂直電荷転送電極３１−１は、第１層目の多結晶シリコン層（１ポリ）により形成されている。第２の垂直電荷転送電極３１−２は、第２層目の多結晶シリコン層（２ポリ）により形成されている。
【００３４】
同様に第３、第５の垂直電荷転送電極３１−３、３１−５は、１ポリにより形成されている。第４、第６の垂直電荷転送電極３１−４、３１−６は、２ポリにより形成されている。
【００３５】
垂直電荷転送電極３１の隙間にフォトダイオード３ａ、３ｂの受光部が設けられている。
【００３６】
第１の垂直電荷転送電極３１−１は、水平方向に延びる第１の部分３１ａと、第１の部分３１ａに続き、フォトダイオード３ａの上半分の外周に沿うように形成された第２の部分３１ｂ、第３の部分３１ｃ、第４の部分３１ｄとを含む。
【００３７】
第２の部分３１ｂは、その中心線が第１の部分３１ａの中心線と鈍角を成すように第１の部分３１ａの端部から連続して延びている。
【００３８】
第３の部分３１ｃは、第２の部分３１ｂに続き、第２の部分３１ｂの端部から水平方向に伸びている。
【００３９】
第４の部分３１ｄは、その中心線が第３の部分３１ｃの中心線と鈍角を成すように第３の部分３１ｃの端部から連続して延びている。第４の部分３１ｄの端部は、前記の第１の部分３１ａと水平方向に１つのフォトダイオード３ａ分だけ離れて設けられている別の第１の部分３１ａの端部に接続される。
【００４０】
上記のように、第１の垂直電荷転送電極は３１−１は、画素行Ｑ１に含まれるフォトダイオード３ａ、３ａのほぼ上半分の外周に沿うように形成される。
第２の垂直電荷転送電極は、水平方向に延びる第５の部分３１ｅと、第５の部分３１ｅに続き、フォトダイオード３ａの下半分の外周に沿うように形成された第６の部分３１ｆ、第７の部分３１ｇ、第８の部分３１ｈとを含む。
【００４１】
第６の部分３１ｆは、その中心線が第５の部分３１ｅの中心線と鈍角を成すように第５の部分３１ｅの端部から連続して延びている。
【００４２】
第７の部分３１ｇは、第６の部分３１ｆに続き、第６の部分３１ｇの端部から水平方向に伸びている。
【００４３】
第８の部分３１ｈは、その中心線が第７の部分３１ｇの中心線と鈍角を成すように第７の部分３１ｇの端部から連続して延びている。第８の部分３１ｈの端部は、前記の第５の部分３１ｅと水平方向に１つのフォトダイオード３ａ分だけ離れて設けられている別の第５の部分３１ｅの端部に接続される。
【００４４】
上記のように、第２の垂直電荷転送電極３１−２は、画素行Ｑ１に含まれるフォトダイオード３ａ、３ａのほぼ下半分の外周に沿うように形成される。
【００４５】
第２の部分３１ｂと第６の部分３１ｆとは、水平方向に伸びる仮想線に対して対称な方向に延びている。第４の部分３１ｄと第８の部分３１ｈとは、同様に対称な方向に伸びている。
【００４６】
第３の垂直電荷転送電極３１−３と第４の垂直電荷転送電極３１−４、第５の垂直電荷転送電極３１−５と第６の垂直電荷転送電極３１−６についても、第１の垂直電荷転送電極３１−１と第２の垂直電荷転送電極３１−２の関係と同様に配置されている。
【００４７】
図２に示すように、フォトダイオード３ａ、３ｂの外周のうち図の左側ほぼ半分の領域に、分離領域１５ａ、１５ｂが形成されていない読み出しゲート領域２１が形成されている。読み出しゲート領域２１を、例えば、第１の垂直電荷転送電極３１−１下の領域２１ａと第２の垂直電荷転送電極３１−２下の領域２１ｂの２つの領域に分けて考えると、第１の垂直電荷転送電極３１−１と第２の垂直電荷転送電極３１−２のうちいずれか一方にのみ読み出しパルス電圧が印加されるようにできる。実際には、図示しない駆動回路により上記のような読み出し動作を行えばよい。読み出しゲート領域２１ａ、２１ｂのうちいずれか一方のみを、実際に読み出しゲート領域として機能させることができる。
【００４８】
図４に、半導体基板１上に形成されたフォトダイオード３ａ、３ｂと、垂直電荷転送路５ａ（５ａ１、５ａ２、５ａ３、５ａ４）と、分離領域１５（１５ａ、１５ｂ）とを示す。
【００４９】
図５に図４のＩａ−Ｉｂ線断面図とそれに対応するエネルギーバンド図を、図６に図４のＩＩａ−ＩＩｂ線断面図とそれに対応するエネルギーバンド図を示す。
【００５０】
図４及び図５に示すように、Ｉａ−Ｉｂ線で切った場合には、垂直電荷転送路５ａ２の片側にのみ分離領域１５ｂが形成される。垂直電荷転送路５ａ２のもう一方の側に、読み出しゲート領域２１が形成される。
【００５１】
一方、図４及び図６に示すように、ＩＩａ−ＩＩｂ線で切った場合には、垂直電荷転送路５ａ２の両側に分離領域１５ａ、１５ｂが形成される。垂直電荷転送路５ａ１の片側にのみ分離領域１５ｂが形成される。垂直電荷転送路５ａ１のもう一方の側に、読み出しゲート領域２１が形成される。
【００５２】
図５に示される垂直電荷転送路５ａ２では、片側に高濃度ｐ型半導体層により形成される分離領域１５ｂが形成され、もう一方の側には分離領域１５ｂよりも低いｐ型不純物濃度を有する半導体層により形成される読み出しゲート部２１が形成されている。図６に示される垂直電荷転送路５ａ１の場合も同様である。垂直電荷転送路の幅は両方ともＷ1である。Ｗ1は例えば１．０μｍである。
【００５３】
図６に示される垂直電荷転送路５ａ２の場合には、両側に高濃度ｐ型半導体層により形成される分離領域１５ａ、１５ｂが形成されている。垂直電荷転送路の幅はＷ2である。Ｗ2は例えば１．２μｍであり、Ｗ1と比較して広い。
【００５４】
図６に示される垂直電荷転送路５ａ２の幅Ｗ2を、Ｗ1と同じ１．０μｍにすると、図６の一点鎖線で示すポテンシャルエネルギーとなる。図６に示される垂直電荷転送路５ａ１（幅Ｗ1）と同じ１．０μｍであっても、両側に高濃度のｐ型半導体層（分離領域）１５ａ、１５ｂが存在するため、ｎ型半導体層中に両側から空乏層が伸びて、実効的なポテンシャルウェルの幅が狭くなり、かつ、深さも浅くなる。いわゆる狭チャネル効果である。
【００５５】
そこで、図６に示すように、垂直電荷転送路５ａ２の幅Ｗ2を垂直電荷転送路５ａ１の幅Ｗ1よりも広くとることにより、狭チャネル効果の影響を考慮した実効的な垂直電荷転送路幅が同じになるように設定した。
【００５６】
イオン注入法により垂直電荷転送路５ａを形成する場合には、イオン注入のマスクとなる例えばフォトレジストの開口部の幅を上記のように設定すれば良い。
【００５７】
上記の固体撮像素子Ａでは、狭チャネル効果の影響を考慮に入れた実効的な垂直電荷転送路５ａの幅がほぼ一定になるようにしたので、垂直電荷転送路５ａにおける転送効率と飽和出力との局所的な変化を防止することができ、電荷を安定して水平電荷転送路へ転送することができる。
【００５８】
より詳細には、以下の式に示すようにＷ2とＷ1の値を設定する。
【００５９】
Ｗ2−Ｗ1＝｛２εsε0／ｅＮd｝0.5｛Ｖd2Ｎa2／（Ｎa2＋Ｎd）−Ｖd1Ｎa1／（Ｎa1＋Ｎd）｝0.5
ただし、εsは前記半導体の比誘電率、ε0は真空中の誘電率、ｅＶd1は接合前のｎ型半導体層と低不純物濃度のｐ型半導体層の仕事関数の差、ｅＶd2は接合前のｎ型半導体層と高不純物濃度のｐ型半導体層の仕事関数の差、ｅは電子の電荷である。
【００６０】
Ｎdはｎ型半導体層よりなる垂直電荷転送路５ａ２（図６）の不純物濃度である。Ｎa2は高濃度ｐ型半導体層の不純物濃度すなわち分離領域１５（１５ａ、１５ｂ）のｐ型不純物濃度である。ここで、分離領域１５のｐ型不純物濃度は１５ａと１５ｂとで一定とした。
【００６１】
Ｎa1は低濃度ｐ型半導体層の不純物濃度すなわち読み出しゲート部２１のｐ型半導体層の不純物濃度である。ｎ型半導体層の濃度は、分離領域のｐ型半導体層の濃度と比べて小さく、空乏層はほとんどｎ型半導体層中に延びるものと仮定した。ｐ−ｎ接合は階段接合とし、かつ、ｐ−ｎ接合の間には電圧が印加されていない状態であると仮定した。
【００６２】
Ｗ1は、素子の性能や製造技術等の設計ルールに基づいて決定され、Ｗ2は、上記の式に基づき算出する。
【００６３】
上記の式を用いれば、Ｗ1、Ｎd、Ｎa2、Ｎa1等の素子パラメータが異なる場合でも、Ｗ1とＷ2とを計算により求めることが可能である。
【００６４】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００６５】
【発明の効果】
固体撮像素子において、実効的な垂直電荷転送路の幅がほぼ一定になる。垂直電荷転送路における転送効率と飽和出力との局所的な変化を防止することができ、電荷を安定して水平電荷転送路へ転送することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による固体撮像素子の平面図である。
【図２】上記の固体撮像素子の要部を拡大した平面図であり、半導体領域と垂直電荷転送電極との配置を示す。
【図３】上記の固体撮像素子の要部を拡大した平面図であり、垂直電荷転送電極の配置を示す。
【図４】上記の固体撮像素子の要部を拡大した平面図であり、半導体領域の構成を示す。
【図５】図４のＩａ−Ｉｂ線断面図とそれに対応するエネルギーバンド図である。
【図６】図４のＩＩａ−ＩＩｂ線断面図とそれに対応するエネルギーバンド図である。
【図７】従来の固体撮像素子の平面図である。
【符号の説明】
Ａ 固体撮像素子
Ｗ1、Ｗ2 垂直電荷転送路の幅
１ 半導体基板
３ 画素
３ａ 光電変換素子（フォトダイオード）
３ｂ 光電変換素子（フォトダイオード）
５ａ、５ｂ 垂直電荷転送路
７ 水平電荷転送路
１１ 出力アンプ
１５ａ、１５ｂ 分離領域
２１ａ、２１ｂ 読み出しゲート領域
３１ 垂直電荷転送電極
【発明の属する技術分野】
本発明は固体撮像素子に関し、より詳細には垂直電荷転送路の構造に関する。
【０００２】
【従来の技術】
図７に一般的な固体撮像素子の平面図を示す。
【０００３】
固体撮像素子Ａにおいては、半導体基板１０１上に多数の画素１０３、１０３、１０３が水平方向及び垂直方向に整列して配置されている。複数本の垂直電荷転送路１０５が、垂直方向に整列された複数の画素列間に形成されている。垂直電荷転送路１０５の一端には、水平電荷転送路１０７が形成されている。
【０００４】
垂直電荷転送路１０５は、第１の第１導電型半導体層（ｎ型半導体層）を含む。
【０００５】
水平電荷転送路１０７の一端にアンプ１１１が形成されている。
【０００６】
画素１０３領域の半導体基板１０１上に、フォトダイオード（光電変換素子）１０３ａが形成されている。フォトダイオード１０３ａと垂直電荷転送路１０５との間には、読み出しゲート（トランスファーゲート）１０３ｂが形成されている。
【０００７】
フォトダイオード１０３ａにより光電変換された電気信号は、読み出しゲート１０３ｂを通って垂直電荷転送路１０５に転送される。垂直電荷転送路１０５内に転送された電荷は、例えば４相駆動方式により垂直方向に転送され、水平電荷転送路１０７内に入る。水平電荷転送路１０７内に転送された電荷は、例えば２相駆動方式によりアンプ１１１まで転送される。アンプ１１１により電気信号を増幅して外部に画像情報を出力する。
【０００８】
上記の固体撮像素子Ａにおいて、フォトダイオード１０３ａ、読み出しゲート１０３ｂ、垂直電荷転送路１０５、水平電荷転送路１０７及び出力アンプ１１１等の構成要素が形成されていない領域をフィールド領域１１７と称する。
【０００９】
フィールド領域１１７のうち、例えば、フォトダイオード１０３ａと垂直電荷転送路１０５との間の領域のうち読み出しゲート１０３ｂが形成されていない領域（図 における第１の領域１２１ａ、１２１ｂ）、一の垂直電荷転送路１０５と、当該一の垂直電荷転送路１０５と読み出しゲート１０３ｂにより接続されていないが水平方向に隣接するフォトダイオード１０３ａ領域との間の領域（図における第２の領域１２５）、一の垂直電荷転送路１０５に読み出しゲート１０３ｂを介して接続されている複数のフォトダイオード１０３ａ、１０３ａ、１０３ａのうち垂直方向に隣接するフォトダイオード１０３ａ、１０３ａ間の領域（図における第３の領域１３１）を電子が飛び越えることは、固体撮像素子における誤動作の原因ともなるため好ましくない。
【００１０】
固体撮像素子の画素密度がそれほど高くない場合には、第１から第３まで領域１２１、１２５、１３１におけるフォトダイオード１０３ａ間又はフォトダイオード１０３ａと垂直電荷転送路１０５との間の距離を十分にとることができる。
【００１１】
従って、上記誤動作が生じる恐れは少ない。
【００１２】
【発明が解決しようとする課題】
ところが、近年の固体撮像素子の高画素密度化に伴って、例えば、上記の固体撮像素子Ａにおいて、第１から第３まで領域１２１、１２５、１３１におけるフォトダイオード１０３ａ間又はフォトダイオード１０３ａと垂直電荷転送路１０５との間の距離を十分にとることが困難になってくる。
【００１３】
特に、高画素密度化に対応可能な構造として期待される、画素ずらし構造を備えた固体撮像素子において、上記の問題が顕著になってくる。
【００１４】
本発明の目的は、高画素密度化に伴う上記の問題点を解決する固体撮像素子を提供することである。
【００１５】
【課題を解決するための手段】
本発明の一観点によれば、２次元表面を画定する半導体基板と、前記半導体基板の表面に一定のピッチで複数列、複数行に配列された第１導電型半導体層を含む多数の光電変換素子であって、奇数列の光電変換素子に対し、偶数列の光電変換素子は各列内の光電変換素子ピッチの約１／２ずれており、奇数行の光電変換素子に対し偶数行の光電変換素子は各行内の光電変換素子ピッチの約１／２ずれており、前記各光電変換素子列は、奇数行または偶数行の光電変換素子のみを含む多数個の光電変換素子と、各々が、隣接する光電変換素子列間の半導体基板表面に形成され、蛇行しつつ列方向に延在する複数の第１の第２導電型半導体層を含む分離領域と、各光電変換素子列とその一方の側の分離領域との間に形成され、蛇行しつつ列方向に延在する複数の第１導電型半導体層を含む垂直電荷転送路であって、該列の光電変換素子と前記分離領域との間の領域における幅Ｗ1と比べ、該列内の隣接する光電変換素子間の領域で広い幅Ｗ2の部分を有する垂直電荷転送路とを有する固体撮像素子が提供される。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００１７】
図１に、本発明の第１の実施の形態による固体撮像素子の平面図を示す。
【００１８】
固体撮像素子Ｂにおいては、半導体基板１上に多数の画素３、３、３が配置されている。より詳細には、固体撮像素子Ｂに、垂直方向に整列して形成される複数のフォトダイオード（光電変換素子）３ａ、３ａ、３ａを含む第１の画素列Ｐ１と、第１の画素列Ｐ１と水平方向に隣接し垂直方向に１／２ピッチずれて形成される複数のフォトダイオード３ｂ、３ｂ、３ｂを含む第２の画素列Ｐ２とが含まれる。１ピッチとは、垂直方向に隣接するフォトダイオード３ａとフォトダイオード３ａとの中心間の距離、又は、フォトダイオード３ｂとフォトダイオード３ｂとの中心間の距離で定義される。両者は通常同じ距離である。
【００１９】
一の第１の画素列Ｐ１とそれと水平方向に隣接する一の第２の画素列Ｐ２とにより一の画素群ＰＧが形成される。水平方向に多数の画素群ＰＧ、ＰＧ、ＰＧが配置されて画素部を形成する。
【００２０】
フォトダイオード３ａ及びフォトダイオード３ｂは、ほぼ正八角形の形状を有している。
【００２１】
第１の画素列Ｐ１に含まれるフォトダイオード３ａ、３ａ、３ａと第２の画素列Ｐ２に含まれるフォトダイオード３ｂ、３ｂ、３ｂとの間を蛇行するように、垂直電荷転送路５ａが垂直方向に延びている。
【００２２】
垂直電荷転送路５ａ、５ａ、５ａは、半導体基板１上に形成されたｎ型（第１導電型）半導体層を含む。
【００２３】
１本の垂直電荷転送路５ａに対して、水平方向の第１の方向（図１では、左方向）に隣接する第１の画素列Ｐ１又は第２の画素列Ｐ２のいずれかの画素列に含まれるフォトダイオード３ａ、３ａ、３ａ又は光電変換素子３ｂ、３ｂ、３ｂのみから電荷が読み出される。
【００２４】
フォトダイオード３ａ又は３ｂから電荷を読み出す垂直電荷転送路５ａの外周に沿って、垂直電荷転送路５ａと水平方向に第１の方向（図では、左方向）に隣接する画素列（第１の画素列Ｐ１又は第２の画素列Ｐ２）との間の領域に、フォトダイオード３からの電荷を転送するための比較的低いドーピング濃度を有するｐ型（第１の第２導電型）半導体層を含む読み出しゲート領域２１が形成されている。
【００２５】
垂直電荷転送路５ａの外周のうち読み出しゲート領域２１が形成されている領域以外の領域に、ゲート領域のｐ型不純物濃度よりも高い不純物濃度を有するｐ型（第２の第２導電型）半導体層を含む分離領域１５ａが垂直電荷転送路５ａに沿って形成されている。
【００２６】
垂直電荷転送路５ａの一端に、水平電荷転送路７が形成されている。水平電荷転送路７の一端に、出力アンプ１１が形成されている。
【００２７】
図２から図４は、図１の要部を拡大した平面図である。
【００２８】
図２は、フォトダイオード３ａ、垂直電荷転送路５ａ、分離領域１５、読み出しゲート２１など半導体基板１上に形成された要素の他に、垂直電荷転送電極３１を加えて示した模式的な平面図である。
【００２９】
図３は、垂直電荷転送電極３１の配置を示す平面図である。
【００３０】
図４は、半導体基板１上に形成された垂直電荷転送路５ａと分離領域１５（１５ａ、１５ｂ）との配置を示す模式的な平面図である。
【００３１】
図２において、説明の便宜上、水平方向に整列して配置された複数のフォトダイオード３ａ、３ａを画素行Ｑ１、Ｑ３、・・・と称し、水平方向に整列して配置された複数のフォトダイオード３ｂ、３ｂを画素行Ｑ２と称す。
【００３２】
図２及び図３に示すように、画素行Ｑ１に含まれるフォトダイオード３ａ、３ａ、３ａ上に、フォトダイオードの斜辺に沿って蛇行するように水平方向に延びる第１の垂直電荷転送電極３１−１と第２の垂直電荷転送電極３１−２とが形成されている。
【００３３】
第１の垂直電荷転送電極３１−１は、第１層目の多結晶シリコン層（１ポリ）により形成されている。第２の垂直電荷転送電極３１−２は、第２層目の多結晶シリコン層（２ポリ）により形成されている。
【００３４】
同様に第３、第５の垂直電荷転送電極３１−３、３１−５は、１ポリにより形成されている。第４、第６の垂直電荷転送電極３１−４、３１−６は、２ポリにより形成されている。
【００３５】
垂直電荷転送電極３１の隙間にフォトダイオード３ａ、３ｂの受光部が設けられている。
【００３６】
第１の垂直電荷転送電極３１−１は、水平方向に延びる第１の部分３１ａと、第１の部分３１ａに続き、フォトダイオード３ａの上半分の外周に沿うように形成された第２の部分３１ｂ、第３の部分３１ｃ、第４の部分３１ｄとを含む。
【００３７】
第２の部分３１ｂは、その中心線が第１の部分３１ａの中心線と鈍角を成すように第１の部分３１ａの端部から連続して延びている。
【００３８】
第３の部分３１ｃは、第２の部分３１ｂに続き、第２の部分３１ｂの端部から水平方向に伸びている。
【００３９】
第４の部分３１ｄは、その中心線が第３の部分３１ｃの中心線と鈍角を成すように第３の部分３１ｃの端部から連続して延びている。第４の部分３１ｄの端部は、前記の第１の部分３１ａと水平方向に１つのフォトダイオード３ａ分だけ離れて設けられている別の第１の部分３１ａの端部に接続される。
【００４０】
上記のように、第１の垂直電荷転送電極は３１−１は、画素行Ｑ１に含まれるフォトダイオード３ａ、３ａのほぼ上半分の外周に沿うように形成される。
第２の垂直電荷転送電極は、水平方向に延びる第５の部分３１ｅと、第５の部分３１ｅに続き、フォトダイオード３ａの下半分の外周に沿うように形成された第６の部分３１ｆ、第７の部分３１ｇ、第８の部分３１ｈとを含む。
【００４１】
第６の部分３１ｆは、その中心線が第５の部分３１ｅの中心線と鈍角を成すように第５の部分３１ｅの端部から連続して延びている。
【００４２】
第７の部分３１ｇは、第６の部分３１ｆに続き、第６の部分３１ｇの端部から水平方向に伸びている。
【００４３】
第８の部分３１ｈは、その中心線が第７の部分３１ｇの中心線と鈍角を成すように第７の部分３１ｇの端部から連続して延びている。第８の部分３１ｈの端部は、前記の第５の部分３１ｅと水平方向に１つのフォトダイオード３ａ分だけ離れて設けられている別の第５の部分３１ｅの端部に接続される。
【００４４】
上記のように、第２の垂直電荷転送電極３１−２は、画素行Ｑ１に含まれるフォトダイオード３ａ、３ａのほぼ下半分の外周に沿うように形成される。
【００４５】
第２の部分３１ｂと第６の部分３１ｆとは、水平方向に伸びる仮想線に対して対称な方向に延びている。第４の部分３１ｄと第８の部分３１ｈとは、同様に対称な方向に伸びている。
【００４６】
第３の垂直電荷転送電極３１−３と第４の垂直電荷転送電極３１−４、第５の垂直電荷転送電極３１−５と第６の垂直電荷転送電極３１−６についても、第１の垂直電荷転送電極３１−１と第２の垂直電荷転送電極３１−２の関係と同様に配置されている。
【００４７】
図２に示すように、フォトダイオード３ａ、３ｂの外周のうち図の左側ほぼ半分の領域に、分離領域１５ａ、１５ｂが形成されていない読み出しゲート領域２１が形成されている。読み出しゲート領域２１を、例えば、第１の垂直電荷転送電極３１−１下の領域２１ａと第２の垂直電荷転送電極３１−２下の領域２１ｂの２つの領域に分けて考えると、第１の垂直電荷転送電極３１−１と第２の垂直電荷転送電極３１−２のうちいずれか一方にのみ読み出しパルス電圧が印加されるようにできる。実際には、図示しない駆動回路により上記のような読み出し動作を行えばよい。読み出しゲート領域２１ａ、２１ｂのうちいずれか一方のみを、実際に読み出しゲート領域として機能させることができる。
【００４８】
図４に、半導体基板１上に形成されたフォトダイオード３ａ、３ｂと、垂直電荷転送路５ａ（５ａ１、５ａ２、５ａ３、５ａ４）と、分離領域１５（１５ａ、１５ｂ）とを示す。
【００４９】
図５に図４のＩａ−Ｉｂ線断面図とそれに対応するエネルギーバンド図を、図６に図４のＩＩａ−ＩＩｂ線断面図とそれに対応するエネルギーバンド図を示す。
【００５０】
図４及び図５に示すように、Ｉａ−Ｉｂ線で切った場合には、垂直電荷転送路５ａ２の片側にのみ分離領域１５ｂが形成される。垂直電荷転送路５ａ２のもう一方の側に、読み出しゲート領域２１が形成される。
【００５１】
一方、図４及び図６に示すように、ＩＩａ−ＩＩｂ線で切った場合には、垂直電荷転送路５ａ２の両側に分離領域１５ａ、１５ｂが形成される。垂直電荷転送路５ａ１の片側にのみ分離領域１５ｂが形成される。垂直電荷転送路５ａ１のもう一方の側に、読み出しゲート領域２１が形成される。
【００５２】
図５に示される垂直電荷転送路５ａ２では、片側に高濃度ｐ型半導体層により形成される分離領域１５ｂが形成され、もう一方の側には分離領域１５ｂよりも低いｐ型不純物濃度を有する半導体層により形成される読み出しゲート部２１が形成されている。図６に示される垂直電荷転送路５ａ１の場合も同様である。垂直電荷転送路の幅は両方ともＷ1である。Ｗ1は例えば１．０μｍである。
【００５３】
図６に示される垂直電荷転送路５ａ２の場合には、両側に高濃度ｐ型半導体層により形成される分離領域１５ａ、１５ｂが形成されている。垂直電荷転送路の幅はＷ2である。Ｗ2は例えば１．２μｍであり、Ｗ1と比較して広い。
【００５４】
図６に示される垂直電荷転送路５ａ２の幅Ｗ2を、Ｗ1と同じ１．０μｍにすると、図６の一点鎖線で示すポテンシャルエネルギーとなる。図６に示される垂直電荷転送路５ａ１（幅Ｗ1）と同じ１．０μｍであっても、両側に高濃度のｐ型半導体層（分離領域）１５ａ、１５ｂが存在するため、ｎ型半導体層中に両側から空乏層が伸びて、実効的なポテンシャルウェルの幅が狭くなり、かつ、深さも浅くなる。いわゆる狭チャネル効果である。
【００５５】
そこで、図６に示すように、垂直電荷転送路５ａ２の幅Ｗ2を垂直電荷転送路５ａ１の幅Ｗ1よりも広くとることにより、狭チャネル効果の影響を考慮した実効的な垂直電荷転送路幅が同じになるように設定した。
【００５６】
イオン注入法により垂直電荷転送路５ａを形成する場合には、イオン注入のマスクとなる例えばフォトレジストの開口部の幅を上記のように設定すれば良い。
【００５７】
上記の固体撮像素子Ａでは、狭チャネル効果の影響を考慮に入れた実効的な垂直電荷転送路５ａの幅がほぼ一定になるようにしたので、垂直電荷転送路５ａにおける転送効率と飽和出力との局所的な変化を防止することができ、電荷を安定して水平電荷転送路へ転送することができる。
【００５８】
より詳細には、以下の式に示すようにＷ2とＷ1の値を設定する。
【００５９】
Ｗ2−Ｗ1＝｛２εsε0／ｅＮd｝0.5｛Ｖd2Ｎa2／（Ｎa2＋Ｎd）−Ｖd1Ｎa1／（Ｎa1＋Ｎd）｝0.5
ただし、εsは前記半導体の比誘電率、ε0は真空中の誘電率、ｅＶd1は接合前のｎ型半導体層と低不純物濃度のｐ型半導体層の仕事関数の差、ｅＶd2は接合前のｎ型半導体層と高不純物濃度のｐ型半導体層の仕事関数の差、ｅは電子の電荷である。
【００６０】
Ｎdはｎ型半導体層よりなる垂直電荷転送路５ａ２（図６）の不純物濃度である。Ｎa2は高濃度ｐ型半導体層の不純物濃度すなわち分離領域１５（１５ａ、１５ｂ）のｐ型不純物濃度である。ここで、分離領域１５のｐ型不純物濃度は１５ａと１５ｂとで一定とした。
【００６１】
Ｎa1は低濃度ｐ型半導体層の不純物濃度すなわち読み出しゲート部２１のｐ型半導体層の不純物濃度である。ｎ型半導体層の濃度は、分離領域のｐ型半導体層の濃度と比べて小さく、空乏層はほとんどｎ型半導体層中に延びるものと仮定した。ｐ−ｎ接合は階段接合とし、かつ、ｐ−ｎ接合の間には電圧が印加されていない状態であると仮定した。
【００６２】
Ｗ1は、素子の性能や製造技術等の設計ルールに基づいて決定され、Ｗ2は、上記の式に基づき算出する。
【００６３】
上記の式を用いれば、Ｗ1、Ｎd、Ｎa2、Ｎa1等の素子パラメータが異なる場合でも、Ｗ1とＷ2とを計算により求めることが可能である。
【００６４】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００６５】
【発明の効果】
固体撮像素子において、実効的な垂直電荷転送路の幅がほぼ一定になる。垂直電荷転送路における転送効率と飽和出力との局所的な変化を防止することができ、電荷を安定して水平電荷転送路へ転送することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による固体撮像素子の平面図である。
【図２】上記の固体撮像素子の要部を拡大した平面図であり、半導体領域と垂直電荷転送電極との配置を示す。
【図３】上記の固体撮像素子の要部を拡大した平面図であり、垂直電荷転送電極の配置を示す。
【図４】上記の固体撮像素子の要部を拡大した平面図であり、半導体領域の構成を示す。
【図５】図４のＩａ−Ｉｂ線断面図とそれに対応するエネルギーバンド図である。
【図６】図４のＩＩａ−ＩＩｂ線断面図とそれに対応するエネルギーバンド図である。
【図７】従来の固体撮像素子の平面図である。
【符号の説明】
Ａ 固体撮像素子
Ｗ1、Ｗ2 垂直電荷転送路の幅
１ 半導体基板
３ 画素
３ａ 光電変換素子（フォトダイオード）
３ｂ 光電変換素子（フォトダイオード）
５ａ、５ｂ 垂直電荷転送路
７ 水平電荷転送路
１１ 出力アンプ
１５ａ、１５ｂ 分離領域
２１ａ、２１ｂ 読み出しゲート領域
３１ 垂直電荷転送電極
Claims (4)
- ２次元表面を画定する半導体基板と、
前記半導体基板の表面に一定のピッチで複数列、複数行に配列された第１導電型半導体領域を含む多数の光電変換素子であって、奇数列の光電変換素子に対し、偶数列の光電変換素子は各列内の光電変換素子ピッチの約１／２ずれており、奇数行の光電変換素子に対し偶数行の光電変換素子は各行内の光電変換素子ピッチの約１／２ずれており、前記各光電変換素子列は、奇数行または偶数行の光電変換素子のみを含む多数個の光電変換素子と、
各々が、隣接する光電変換素子列間の半導体基板表面に形成され、蛇行しつつ列方向に延在する複数の第１の第２導電型半導体層を含む分離領域と、
各光電変換素子列とその一方の側の分離領域との間に形成され、蛇行しつつ列方向に延在する複数の第１導電型半導体層を含む垂直電荷転送路であって、該列の光電変換素子と前記分離領域との間の領域における幅Ｗ1と比べ、該列内の隣接する光電変換素子間の領域で広い幅Ｗ2の部分を有する垂直電荷転送路とを有する固体撮像素子。 - 前記垂直電荷転送路の実効幅が一定となるように前記Ｗ1と前記Ｗ2とが設定される
請求項１記載の固体撮像素子。 - 前記垂直電荷転送路と前記光電変換素子との間に、前記第１の第２導電型半導体層よりも低不純物濃度の第２の第２導電型半導体層を含む読み出し領域が形成されている
請求項１記載の固体撮像素子。 - 前記一画素行当たり２本の垂直電荷転送電極が形成されている請求項１記載の固体撮像素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23199899A JP4092409B2 (ja) | 1999-08-18 | 1999-08-18 | 固体撮像素子 |
| US09/639,876 US6806904B1 (en) | 1999-08-18 | 2000-08-17 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23199899A JP4092409B2 (ja) | 1999-08-18 | 1999-08-18 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001057418A JP2001057418A (ja) | 2001-02-27 |
| JP4092409B2 true JP4092409B2 (ja) | 2008-05-28 |
Family
ID=16932351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23199899A Expired - Lifetime JP4092409B2 (ja) | 1999-08-18 | 1999-08-18 | 固体撮像素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6806904B1 (ja) |
| JP (1) | JP4092409B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436802B1 (ko) | 1999-10-08 | 2004-06-23 | 후지 샤신 필름 가부시기가이샤 | 고체촬상소자 |
| US7154549B2 (en) * | 2000-12-18 | 2006-12-26 | Fuji Photo Film Co., Ltd. | Solid state image sensor having a single-layered electrode structure |
| JP4423452B2 (ja) * | 2000-12-27 | 2010-03-03 | 富士フイルム株式会社 | 固体撮像装置 |
| US7091464B2 (en) * | 2002-04-23 | 2006-08-15 | Fuji Photo Film Co., Ltd. | Image sensor |
| JP4298964B2 (ja) * | 2002-05-16 | 2009-07-22 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
| US6903391B2 (en) * | 2003-09-10 | 2005-06-07 | Fuji Photo Film Co., Ltd. | Solid state image pickup device |
| KR100562293B1 (ko) * | 2003-10-01 | 2006-03-22 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 이의 제조 방법 |
| JP4324502B2 (ja) * | 2004-03-29 | 2009-09-02 | 富士フイルム株式会社 | Ｃｃｄ型固体撮像素子及びデジタルカメラ |
| US7262400B2 (en) * | 2005-12-02 | 2007-08-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device having an active layer overlying a substrate and an isolating region in the active layer |
| JP4631723B2 (ja) * | 2006-01-27 | 2011-02-16 | ソニー株式会社 | 固体撮像装置 |
| JP2007220832A (ja) * | 2006-02-15 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びカメラ |
| JP5410808B2 (ja) * | 2009-03-27 | 2014-02-05 | 浜松ホトニクス株式会社 | 裏面入射型固体撮像素子 |
| KR102113173B1 (ko) * | 2013-07-03 | 2020-05-21 | 삼성디스플레이 주식회사 | 유기발광표시장치 |
| JP5711807B2 (ja) * | 2013-11-07 | 2015-05-07 | 浜松ホトニクス株式会社 | 裏面入射型固体撮像素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4558365A (en) * | 1983-06-06 | 1985-12-10 | Fuji Photo Film Co., Ltd. | High-resolution high-sensitivity solid-state imaging sensor |
| JP2597600B2 (ja) * | 1987-09-29 | 1997-04-09 | 株式会社東芝 | 固体撮像装置 |
| JP2910394B2 (ja) * | 1992-03-19 | 1999-06-23 | 日本電気株式会社 | 固体撮像素子およびその製造方法 |
| JP3830590B2 (ja) * | 1996-10-30 | 2006-10-04 | 株式会社東芝 | 固体撮像装置 |
-
1999
- 1999-08-18 JP JP23199899A patent/JP4092409B2/ja not_active Expired - Lifetime
-
2000
- 2000-08-17 US US09/639,876 patent/US6806904B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6806904B1 (en) | 2004-10-19 |
| JP2001057418A (ja) | 2001-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10504947B2 (en) | Solid-state image sensor and camera | |
| EP2432018B1 (en) | Method for operating a solid-state image pickup device | |
| JP4092409B2 (ja) | 固体撮像素子 | |
| TWI502732B (zh) | 固態影像拾取元件及影像拾取裝置 | |
| US7816755B2 (en) | Photoelectric conversion device with isolation arrangement that reduces pixel space without reducing resolution or sensitivity | |
| JP4228887B2 (ja) | 固体撮像素子およびその製造方法 | |
| US7719040B2 (en) | Solid-state imaging device | |
| JPWO2019098035A1 (ja) | 光検出素子およびその製造方法 | |
| JP2012182377A (ja) | 固体撮像装置 | |
| KR20100004961A (ko) | 고체촬상소자, 고체촬상장치 및 그 제조방법 | |
| JPH10135439A (ja) | 固体撮像装置とその製造方法 | |
| JP5738422B2 (ja) | Ｔｄｉ方式リニアイメージセンサ | |
| JP4577737B2 (ja) | 固体撮像装置 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| JP4004891B2 (ja) | Ｃｃｄ型固体撮像装置 | |
| WO2004055896A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP5414781B2 (ja) | 光電変換装置の製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| US5920346A (en) | Two-dimensional CCD image sensor free from vertical black streaks | |
| JP4471677B2 (ja) | 固体撮像装置及び電荷転送部 | |
| US6507055B1 (en) | Solid state image pickup device and its manufacture | |
| WO2023100605A1 (ja) | 撮像装置 | |
| JP5832414B2 (ja) | 電荷結合素子、その製造方法、その駆動方法、及び電荷結合素子を備えた固体撮像装置 | |
| JP2608959B2 (ja) | 固体撮像装置 | |
| CN117238936A (zh) | 图像传感器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |