JP4346364B2 - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP4346364B2 JP4346364B2 JP2003192883A JP2003192883A JP4346364B2 JP 4346364 B2 JP4346364 B2 JP 4346364B2 JP 2003192883 A JP2003192883 A JP 2003192883A JP 2003192883 A JP2003192883 A JP 2003192883A JP 4346364 B2 JP4346364 B2 JP 4346364B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- region
- conversion element
- electrode
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像装置の製造方法に関し、特に転送電極が一つの層からなるCCD型転送路を有する固体撮像装置の製造方法に関する。
【0002】
【従来の技術】
近年、転送電極が一つの層からなるCCD型転送路を有する固体撮像装置の製造方法において、転送電極間の電極間隙(ギャップ)を狭く加工して転送チャネル内のポテンシャルを均一にすることが行われている。例えば、転送電極間ギャップが、0.1μm程度になれば、転送電極間ギャップ下の転送チャネル内のポテンシャルの変化は無視できるものになる。しかし、現在の技術では、転送電極間ギャップの間隔は、例えば0.15μm〜0.3μmであり、これでは、ポテンシャルギャップの発生を抑えることは非常に難しい。
【0003】
そこで、転送電極間の電極間隙(ギャップ)に転送チャネルとは逆導電型の不純物イオン打ち込みを行い、該転送電極間ギャップに生じるポテンシャルポケットを解消することが行われている。(例えば、特許文献1及び特許文献2参照。)
【0004】
【特許文献1】
特許3225939号公報
【特許文献2】
特許3252807号公報
【0005】
【発明が解決しようとする課題】
従来の固体撮像装置の製造プロセスにおいては、電極間ギャップの形成後、該電極間ギャップは、継続的に露出した状態になっている。そのため、その後の工程で使用するフォトレジストマスク等や、その他の異物が電極間ギャップに入り込む場合がある。この電極間ギャップに入り込んだフォトレジストや異物は、電極間ギャップが、例えば0.15μm〜0.3μmと非常に狭いため、後から取り出すことは非常に困難である。
【0006】
これらの電極間ギャップに入り込んだフォトレジストや異物をそのままにしておくと、電極間の分離不良を起こす危険性が高くなり、電極間ショートの発生率が高くなる。
【0007】
本発明の目的は、電極間ショートの発生率を抑えたCCD型固体撮像装置を提供することである。
【0008】
【課題を解決するための手段】
本発明の一観点によれば、2次元表面を画定する半導体基板上に、光電変換素子及び垂直転送チャネルに対応する領域に不純物拡散を行う工程と、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に導体層を形成する工程を少なくとも有する固体撮像装置の製造方法は、(a)前記導体層上に第1のフォトレジスト層を選択的に形成する工程と、(b)前記第1のフォトレジスト層に覆われていない導体層の領域をエッチングして転送電極間ギャップを形成する工程と、(c)前記転送電極間ギャップにイオン打ち込みをする工程と、(d)前記転送電極間ギャップを充填する第2の絶縁膜を形成する工程と、(e)前記導体層上方に第2のフォトレジスト層を選択的に形成する工程と、(f)周辺回路領域の電極を形成する工程であって、前記第2のフォトレジスト層に覆われていない領域の導体層をエッチングする工程と、(g)前記導体層上方に第3のフォトレジスト層を選択的に形成する工程と、(h)前記第3のフォトレジスト層に覆われていない領域の導体層をエッチングする工程と、(i)前記第3のフォトレジスト層に覆われていない領域にイオン打ち込みして光電変換素子の電荷蓄積領域を形成する工程とを有する。
【0010】
【発明の実施の形態】
図1は、本発明の第1の実施例によるCCD型固体撮像素子1の構成を表すブロック図である。半導体基板上の絶縁膜を一部剥がし、光電変換素子、VCCDを露出した状態を示す。図2は、固体撮像装置1の受光領域2の一部の概略平面図である。
【0011】
固体撮像素子1は、多数の光電変換素子12が配置された受光領域2を含む。受光領域2は、多数の光電変換素子12をいわゆる画素ずらし配置に配置して構成されている。ここで、本明細書でいう「画素ずらし配置」とは、2次元テトラゴナル行列の第1格子と、その格子間位置に格子点を有する第2格子とを合わせた配置を指す。例えば、奇数列(行)中の各光電変換素子12に対し、偶数列(行)中の光電変換素子12の各々が、光電変換素子12の列(行)方向ピッチの約1/2、列(行)方向にずれ、光電変換素子列(行)の各々が奇数行(列)または偶数行(列)の光電変換素子12のみを含む。「画素ずらし配置」は、多数個の光電変換素子12を複数行、複数列に亘って行列状に配置する際の一形態である。
【0012】
なお、ピッチの「約1/2」とは、1/2を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって1/2から外れてはいるものの、得られる固体撮像装置1の性能およびその画像の画質からみて実質的に1/2と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子12のピッチの約1/2」についても同様である。
【0013】
それぞれの光電変換素子12の列間には、光電変換素子12で発生した信号電荷を読み出して垂直方向に転送するn型の転送チャネル領域(垂直転送チャネル)14が、光電変換素子12の間隙を垂直方向に蛇行するように設けられている。画素ずらし配置の画素間に形成された空隙部に蛇行する転送チャネルが配置され、隣接する転送チャネルは光電変換素子を介して離れたり、チャネルストップ領域13(図3)を挟んで近接したりする。光電変換素子、転送チャネルによって、受光部の半導体基板のほとんどの面積が有効利用されている。
【0014】
垂直転送チャネル14上方には、後述する酸化膜(ONO膜)15を挟んで、転送電極16が光電変換素子12の間隙を蛇行するように水平方向に複数行に渡って形成されている。各行の転送電極16は、垂直転送チャネル14とともに垂直電荷転送路(VCCD)を形成し、光電変換素子12で生じた信号電荷を4相駆動パルス(Φ1〜Φ4)で垂直方向に転送する。
【0015】
異なる位相で駆動する転送電極16の各々の間(転送電極16の配列方向の間隔)には、電極間隙(電極間ギャップ)が設けられ、電極間ギャップには、例えば、SiO2からなる絶縁膜17が形成されている。転送電極16間の距離は、全ての部分で同じであり、転送チャネル14内の電荷の流れをスムーズにするために、約0.3μm以下とすることが好ましく、約0.1μm〜約0.2μmとすることが特に好ましい。なお、4本の転送電極16で一つの転送段を形成している。
【0016】
なお、本実施例の後述する固体撮像装置1の製造法によれば、図2に示すように、電極間ギャップを充填する絶縁膜17の端部17tが、光電変換素子12内に、例えば、約0.1μm〜0.3μm、好ましくは約0.2μm程度突出するように形成される。このように、端部17tが、光電変換素子12内に突出することにより、電極間ショートをさらに低減させることができる。
【0017】
ここで、本明細書でいう単層電極(構造)とは、いわゆる従来の多層ポリシリコン電極(構造)に対するものであり、電極端部において、電極同士が重ならずに、複数の電極が同一平面上に狭いギャップを有して配置される構造である。したがって、本明細書では、単一金属材料(例えば、タングステン(W)等のみから形成される場合に限らず、タングステンシリサイド、ポリシリコンとタングステン等の金属の積層構造なども単層電極構造に含まれる。このように、転送電極16を同一平面上に形成される単層電極とすることにより、多層電極構造において層間に設けられる層間絶縁膜が不要となる。
【0018】
転送電極16は、半導体製造プロセスあるいは固体デバイスで一般に使用される電極材料を用いて構成することができる。転送電極16を単層電極構造としたことにより、電極層間を絶縁する絶縁膜(シリコン酸化膜)は不要になり、電極材料の選択の幅が広くなる。また、電極幅、電極厚さ等の電極形状についても、電極材料に応じて設計の幅が広くなる。
【0019】
図中、受光領域2の下側にはVCCDにより転送される電荷を1行ごとに周辺回路4に転送する水平電荷転送路(HCCD)3が形成される。
【0020】
また、受光領域2の外側には、例えば、MOS(Metal Oxide Semiconductor)トランジスタ回路等で構成される周辺回路4も形成されている。周辺回路4としては、例えば、フローティングディフュージョンアンプ(FDA)等が含まれる。
【0021】
図3は、図2に示す固体撮像装置1をA−B間で切断した拡大断面図である。
【0022】
以下の説明においては、同じ導電型を有する不純物添加領域間での不純物濃度の大小を区別するために、不純物濃度が相対的に低いものから順番に、p- 型不純物添加領域、p型不純物添加領域、p+ 型不純物添加領域、あるいはn- 型不純物添加領域、n型不純物添加領域、n+ 型不純物添加領域と表記する。p- 型不純物添加領域11bをエピタキシャル成長法によって形成する場合以外、全ての不純物添加領域は、イオン注入とその後の熱処理とによって形成することが好ましい。
【0023】
半導体基板11は、例えばn-型シリコン基板11aと、その一表面に形成されたp- 型不純物添加領域11bとを有する。p- 型不純物添加領域11bは、n-型シリコン基板11aの一表面にp型不純物をイオン注入した後に熱処理を施すことによって、あるいは、p型不純物を含有したシリコンをn型シリコン基板11aの一表面上にエピタキシャル成長させることによって形成される。
【0024】
次いで、後に形成される1列の光電変換素子列に1本ずつ対応して、p- 型不純物添加領域11bにn型不純物添加領域(垂直転送チャネル)14が形成される。個々の垂直転送チャネル14は、その全長に亘ってほぼ均一な不純物濃度を有し、対応する光電変換素子列に沿って延在する。
【0025】
次に、チャネルストップ領域13が、読出しゲート用チャネル領域11cの形成箇所を除いた後に形成される光電変換素子12および垂直電荷転送チャネル14の平面視上の周囲に形成される。チャネルストップ領域13は、例えばp+ 型不純物添加領域、或いは、トレンチアイソレーション又は局所酸化(LOCOS)によって構成される。このように、受光領域2の素子分離は同一の工程で行われる。
【0026】
後に形成される各光電変換素子12(n型不純物添加領域12a)の右側縁部に沿って、p型不純物添加領域11cが一部残される。p型不純物添加領域11cの列方向の長さは、対応する光電変換素子12の列方向の長さの例えば半分程度である。各p型不純物添加領域11cは、読出しゲート用チャネル領域11cとして利用される。
【0027】
次に、酸化膜(ONO膜)15を、半導体基板11の表面に形成する。後述するように、各光電変換素子12上には、酸化膜15として例えば熱酸化膜を配置し、光電変換素子12上の領域を除いた他の領域上には、酸化膜15として例えばONO膜を配置する。
【0028】
上記のONO膜は、例えば、膜厚が20〜70nm程度のシリコン酸化膜(熱酸化膜)と、膜厚が30〜80nm程度のシリコン窒化膜と、膜厚が10〜50nm程度のシリコン酸化膜とを、半導体基板11上にこの順番で堆積させた積層膜によって構成される。図3においては、便宜上、1つの層で酸化膜15を表している。なお、上記の酸化膜15は、ONO膜の代わりに単層の酸化膜(SiO2)で形成することもできる。
【0029】
次に、電極形成工程を行う。この工程では、酸化膜15上に、転送電極16を形成する。本実施例では転送電極16を、狭いギャップを介して同一平面上に複数(例えば2つ)配置することにより単層電極構造としている。
【0030】
転送電極16は、例えば、タングステン(W)や、低抵抗ポリシリコンとタングステンシリサイド(WSi)のポリサイド膜等で形成される。この他にも、例えば、モリブデン(Mo)、タングステンシリサイド(WSi)、モリブデンシリサイド(MoSi)、チタンシリサイド(TiSi)、タンタルシリサイド(TaSi)、及び銅シリサイド(CuSi)等を電極材料として用いることができる。また、これらの電極材料を層間絶縁膜を用いることなく積層することにより、転送電極16を形成しても良い。
【0031】
転送電極16の配列方向に設けられる電極間ギャップ(狭いギャップ)は、転送チャネル14内の電荷の流れをスムーズにするために、約0.3μm以下とすることが好ましく、特に、約0.1μm〜約0.2μmとすることが好ましい。
【0032】
次に、p- 型不純物添加領域11bの所定箇所を、イオン注入によりn型不純物添加領域12aに転換する。なお、n型不純物添加領域12aは、電荷蓄積領域として機能する。転換したn型不純物添加領域12aの表層部をイオン注入によりp+ 型不純物添加領域12bに転換することによって、埋込み型のフォトダイオードである光電変換素子12を形成する。
【0033】
なお、上述の電極形成工程及び光電変換素子の形成工程の詳細については、図4及び図5を参照して後述する。
【0034】
次に、遮光膜18を、タングステン、アルミニウム、クロム、チタン、モリブデン等の金属や、これらの金属の2種以上からなる合金等をPVDまたはCVDによって絶縁膜17上に堆積させることで形成する。この遮光膜18は、各転送電極16等を平面視上覆って、光電変換素子12以外の領域で無用の光電変換が行われるのを防止する。
【0035】
各光電変換素子12へ光が入射することができるように、遮光膜18は、個々の光電変換素子12の上方に開口部を1つずつ有する。光電変換素子12表面において上記の開口部内に平面視上位置する領域が、この光電変換素子12における光入射面となる。
【0036】
その後、遮光膜18の上に、パッシベーション層、平坦化絶縁層を含む第1の平坦化層19を形成する。次ぎに、カラーフィルタ層20を、例えば、互いに異なる色に着色された3種または4種類の樹脂(カラーレジン)の層を、フォトリソグラフィ法等の方法によって所定箇所に順次形成することによって作製する。カラー撮影用の単板式撮像装置に使用する固体撮像素子では、原色系または補色系のカラーフィルタ層20が配置される。カラーフィルタ層20は、主に、カラー撮影用の単板式撮像装置に使用する固体撮像素子に配置される。白黒撮影用の固体撮像素子や、3板式の撮像機器に使用する固体撮像素子では、カラーフィルタ層20を省略することができる。
【0037】
次ぎに、第2の平坦化膜21が、第1の平坦化膜19と同様に、例えばフォトレジスト等の有機材料によって形成される。第2の平坦化膜21上面に、それぞれの光電変換素子12に対応してマイクロレンズ22が形成される。マイクロレンズ22は、例えば、透明樹脂層を第2の平坦化膜21上に形成した後、この透明樹脂層をフォトリソグラフィ法等によって所定形状にパターニングした後に、リフローさせることによって形成される。第2の平坦化膜21は、カラーフィルタ層20上に形成されて、マイクロレンズ22を形成するための平坦面を提供する。
【0038】
図4〜図6は、本発明の実施例による電極形成工程を説明するための断面図である。なお、図4及び図5に示す断面図は、図2のC−Dに沿って固体撮像装置1を切断した場合のものである。また、図6は、周辺回路4の電極形成工程を示す概略断面図である。
【0039】
まず、ONO膜15を形成した半導体基板11の全表面を覆うように約4000Åの膜厚でポリシリコン等の電極材16aをCVD(Chemical Vapor Deposition)法等により堆積することにより、図4(A)に示す状態とする。
【0040】
次ぎに、図4(B)に示すように、電極材16aの全面を覆ってフォトレジスト膜を形成し、フォトリソグラフィ等により約0.1μm〜0.2μmのギャップ(電極間ギャップ)EGを有するパターン35を形成する。その後、図4(C)に示すように、ギャップEGを有するパターン35をマスクとし、例えば、窒化シリコン膜15bをエッチストップとして、電極材16aをエッチングして電極間ギャップEGを形成する。その後、電極間ギャップEGにn型不純物添加領域(垂直転送チャネル)14と逆導電型の不純物をイオン注入法により導入する。例えば、ボロン(B)等のp型不純物をドーズ量2.0×1011cm-2、加速電圧50KeVでイオン注入する。
【0041】
このように、電極間ギャップEGに転送チャンネル14とは逆導電型の不純物をイオン注入することにより、電極間ギャップに生じるポテンシャルポケットを解消することが出来る。よって、転送チャネル14内の電荷の流れをスムーズにすることができる。
【0042】
電極間ギャップEGへのイオン注入を行った直後に、図4(D)に示すように、フォトレジストパターン35を除去し、その後、図4(E)に示すように、絶縁膜17を形成する。絶縁膜17は、CVD法、例えば、プラズマCVD(PECVD)等により、膜厚約1500Åの酸化シリコン(SiO2)を堆積する(CVD−SiO2)ことにより形成される。なお、絶縁膜17は、窒化シリコン(SiN)膜又は炭化シリコン(SiC)膜をCVD等により堆積させることにより形成してもよいし、熱酸化により形成してもよい。なお、窒化シリコン(SiN)や炭化シリコン(SiC)等の酸化シリコン(SiO2)よりも誘電率の高い材料を用いて絶縁膜17を形成すると、電極間ギャップEGの実効長を短くすることができる。
【0043】
このように、電極間ギャップEGへのイオン注入の後、速やかに絶縁膜17を形成して該電極間ギャップEGを埋めることで、電極間ギャップEGへの異物の混入、又は、その後の工程で使用されるフォトレジスト等の残留等を防止することが出来る。
【0044】
次ぎに、図4(F)に示すように、膜厚が300Å程度の酸素遮蔽機能を有する窒化シリコン(SiN)膜をCVD等により堆積させることによりギャップ幅拡大防止膜16pを形成する。なお、窒化シリコン膜の代わりに、炭化シリコン(SiC)膜を用いてギャップ幅拡大防止膜16pを形成するようにしてもよい。ギャップ幅拡大防止膜16pは、その後の酸化性雰囲気中での酸化工程によって転送電極16が酸化して電極間ギャップEGが拡がるのを防ぐ役割を持つ。
【0045】
次ぎに、図5(A)及び図6(A)に示すように、転送電極16となるべき電極材16aの上方及び転送電極16以外の電極(例えば、周辺回路4のゲート電極)26となるべき電極材16aの上方にフォトレジストマスク36を形成する。その後、図5(B)及び図6(B)に示すように、フォトレジストマスク36をマスクとして光電変換素子部12p及び周辺トランジスタ部4pの電極26以外の領域上方のギャップ幅拡大防止膜16p及び絶縁膜17をエッチングにより除去する。さらに、図5(C)及び図6(C)に示すように、光電変換素子部12p及び周辺トランジスタ部4pの電極26以外の領域上方の電極材16a及び酸化シリコン膜15c、窒化シリコン膜15bをエッチングにより除去する。なお、電極材16a等のエッチングは、例えば、RIE(Reactive Ion Etching)法等により行われる。
【0046】
その後、図5(D)及び図6(D)に示すように、光電変換素子部12p及び周辺トランジスタ部4pの電極26以外の領域上の酸化シリコン膜15aを希弗酸等をエッチャントとしてウェットエッチングすることにより除去する。この時同時に、転送電極16及び電極26上のフォトレジスト膜36も除去される。
【0047】
次ぎに、図5(E)及び図6(E)に示すように、光電変換素子部12p上のシリコン基板11表面に再度、酸化膜(SiO2)15dを形成する。その後、光電変換素子部12p及び周辺トランジスタ部4pのソース/ドレイン領域27に不純物イオン打ち込みを行い、光電変換素子12及びMOSトランジスタを形成する。
【0048】
以上のように、本実施例では、電極間ギャップEGのエッチング処理と、転送電極16以外の電極パターンのエッチング処理を別々に行うので、それぞれに最適化したエッチング条件を採用することが出来る。
【0049】
なお、本発明の実施例では、光電変換素子部12p及び周辺トランジスタ部4pの電極材16a等の除去を一度に行い、光電変換素子部12pへのイオン注入時に再度フォトレジストマスクを形成する。この時、フォトレジストマスクの開口部と光電変換素子部12pの位置合わせがずれる場合がある。この位置合わせによるずれを解消するようにしたものが、以下に説明する本実施例の第1の変形例である。
【0050】
図7は、本発明の実施例の第1の変形例を説明するための固体撮像装置1の一部の概略断面図である。
【0051】
図7(A)は、図4(E)の状態にあるときの固体撮像装置1を異なる断面(図2のA−B)で切断した断面図である。すなわち、電極間ギャップEGを形成して、該電極間ギャップEGを絶縁膜17を形成することによりふさいだ状態である。その後、図7(B)に示すように、電極材16a上の絶縁膜17の全面を覆ってフォトレジスト膜を形成し、フォトリソグラフィ等により光電変換素子部12pの形状と同一形状の開口部を有するパターン37を形成する。
【0052】
次ぎに、図7(C)に示すように、形成したパターン37をマスクとし、例えば、ONO膜15の窒化シリコン膜をエッチストップとして、電極材16aをエッチングして光電変換素子部12p上方の電極材16aを除去する。なお、電極材16a等のエッチングは、例えば、RIE法等により行われる。その後、電極材16aのエッチング用に形成したマスクパターン37を用いて光電変換素子部12pに、例えば、砒素(As)等のn型不純物のイオン注入を行う。
【0053】
なお、この変形例では、図4(E)の状態にあるときの固体撮像装置1を用いたが、図4(F)に示すような絶縁膜17上にギャップ幅拡大防止膜16pを形成した後に、上述の図7(B)および図7(C)の工程を行うようにしても良い。
【0054】
また、周辺回路部の電極材16aのエッチング及び不純物イオン打ち込みは、この変形例による光電変換素子部12pの電極材16aのエッチングの前に行われても良いし、後に行われても良い。要するに、光電変換素子部12pの電極材16aのエッチングの際に形成したフォトレジストマスク37をマスクとしてセルフアラインで光電変換素子部12pの不純物イオン打ち込みをすればよい。
【0055】
以上のように、本変形例では、転送電極16の電極パターンのエッチングに用いたフォトレジストマスク37をそのまま光電変換素子部12pへの不純物イオン打ち込みのマスクとして用いるので、フォトレジストマスクの合わせずれを防止することができ、合わせずれに起因する光電変換素子の飽和不足、ブルーミング、読み出し不良等の問題を防ぐことが出来る。
【0056】
また、電極間ギャップEGのエッチング処理、転送電極16以外の電極パターンのエッチング処理及び光電変換素子部12pのエッチング処理を別々に行うので、それぞれに最適化したエッチング条件を採用することが出来る。
【0057】
図8は、本発明の実施例の第2の変形例を説明するための固体撮像装置1の一部の概略断面図である。図8(A)は、上述した実施例及び第1の変形例による固体撮像装置1の一部の概略断面図である。図8(B)は、第2の変形例による固体撮像装置1の一部の概略断面図である。図中矢印で光電変換素子12に入射する光線を示す。
【0058】
図8(B)に示すように、この第2の変形例による固体撮像装置1では、光電変換素子部の電極材を等方性エッチングすることにより、電極16にテーパーを付けている。なお、等方性エッチングは、例えば、CCl4等を用いたケミカルドライエッチング法等で行う。
【0059】
このようにすることで、図8(A)に示す場合に比べて、光電変換素子12の実効開口が広がり、広い範囲の光線を光電変換素子12に入射させることが出来る。よって、シェーディングや感度のF値依存性を低減させることが出来る。
【0060】
以上本発明の実施例によれば、電極間ギャップEGへのイオン注入の後、速やかに絶縁膜17を形成して該電極間ギャップEGを埋めることで、電極間ギャップEGへの異物の混入、又は、その後の工程で使用されるフォトレジスト等の残留等を防止することが出来る。よって、電極間(配線間)ショートの発生率が低減し、配線の信頼性を向上させることが出来る。
【0061】
また、第1の変形例のように、転送電極16の電極パターンのエッチングに用いたフォトレジストマスクをそのまま光電変換素子部12pへの不純物イオン打ち込みのマスクとして用いることで、フォトレジストマスクの合わせずれを防止することができ、合わせずれに起因する光電変換素子の飽和不足、ブルーミング、読み出し不良等の問題を防ぐことが出来る。
【0062】
また、電極間ギャップEGの形成、転送電極以外の電極の形成、光電変換素子部12pの電極材16aの除去を別々に行うことができるので、それぞれに最適化したエッチング条件でエッチングを行うことができる。
【0063】
また、第2の変形例のように、電極16にテーパーを付けることにより、光電変換素子12の実効開口が広がり、シェーディングや感度のF値依存性を低減させることが出来る。
【0064】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組合せ等が可能なことは当業者に自明であろう。
【0065】
【発明の効果】
以上説明したように、本発明によれば、電極間ショートの発生率を抑えたCCD型固体撮像装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例によるCCD型固体撮像素子1の構成を表すブロック図である。
【図2】 固体撮像装置1の受光領域2の一部の概略平面図である。
【図3】 図2に示す固体撮像装置1をA−B間で切断した拡大断面図である。
【図4】 本発明の実施例による電極形成工程を説明するための断面図である。
【図5】 本発明の実施例による電極形成工程を説明するための断面図である。
【図6】 本発明の実施例による電極形成工程を説明するための断面図である。
【図7】 本発明の実施例の第1の変形例を説明するための固体撮像装置1の一部の概略断面図である。
【図8】 本発明の実施例の第2の変形例を説明するための固体撮像装置1の一部の概略断面図である。
【符号の説明】
1…固体撮像装置、2…受光領域、3…HCCD、4…周辺回路、11…半導体基板、12…光電変換素子、13…チャネルストップ、14、…垂直転送チャネル、15…ONO膜、16、26…転送電極、ゲート電極、17…絶縁膜、18…遮光膜、19、21…平坦化層、20…カラーフィルタ層、22…マイクロレンズ、27…ソース/ドレイン領域、35、36、37…フォトレジストマスク
Claims (2)
- 2次元表面を画定する半導体基板上に、光電変換素子及び垂直転送チャネルに対応する領域に不純物拡散を行う工程と、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に導体層を形成する工程を少なくとも有する固体撮像装置の製造方法であって、
(a)前記導体層上に第1のフォトレジスト層を選択的に形成する工程と、
(b)前記第1のフォトレジスト層に覆われていない導体層の領域をエッチングして転送電極間ギャップを形成する工程と、
(c)前記転送電極間ギャップにイオン打ち込みをする工程と、
(d)前記転送電極間ギャップを充填する第2の絶縁膜を形成する工程と、
(e)前記導体層上方に第2のフォトレジスト層を選択的に形成する工程と、
(f)周辺回路領域の電極を形成する工程であって、前記第2のフォトレジスト層に覆われていない領域の導体層をエッチングする工程と、
(g)前記導体層上方に第3のフォトレジスト層を選択的に形成する工程と、
(h)前記第3のフォトレジスト層に覆われていない領域の導体層をエッチングする工程と、
(i)前記第3のフォトレジスト層に覆われていない領域にイオン打ち込みして光電変換素子の電荷蓄積領域を形成する工程と
を有する固体撮像装置の製造方法。 - 前記光電変換素子は、正方行列の第1正方格子と前記第1正方格子の格子間位置に格子点を有する第2正方格子とのそれぞれの格子点に配置される請求項1記載の固体撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192883A JP4346364B2 (ja) | 2003-07-07 | 2003-07-07 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192883A JP4346364B2 (ja) | 2003-07-07 | 2003-07-07 | 固体撮像装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009135031A Division JP2009194404A (ja) | 2009-06-04 | 2009-06-04 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005032756A JP2005032756A (ja) | 2005-02-03 |
JP4346364B2 true JP4346364B2 (ja) | 2009-10-21 |
Family
ID=34204548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003192883A Expired - Fee Related JP4346364B2 (ja) | 2003-07-07 | 2003-07-07 | 固体撮像装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4346364B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4705791B2 (ja) * | 2005-03-11 | 2011-06-22 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
JP4743265B2 (ja) | 2008-12-09 | 2011-08-10 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
-
2003
- 2003-07-07 JP JP2003192883A patent/JP4346364B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005032756A (ja) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200381464A1 (en) | Image sensors including an amorphous region and an electron suppression region | |
US7217967B2 (en) | CMOS image sensor and method for manufacturing the same | |
US20090045407A1 (en) | Solid-state imaging device | |
JP2013145853A (ja) | 光電変換装置の製造方法 | |
US8664032B2 (en) | Method of producing a solid-state image sensing device including solid-state image sensor having a pillar-shaped semiconductor layer | |
JP4298964B2 (ja) | 固体撮像素子及びその製造方法 | |
US7091463B2 (en) | Solid state image pickup device with polysilicon transfer electrodes | |
US20060157837A1 (en) | Solid state image pickup device and its manufacture method | |
JP4346364B2 (ja) | 固体撮像装置の製造方法 | |
EP1766686B1 (en) | Solid state image pickup device and its manufacturing method | |
JP4691438B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
JP2009194404A (ja) | 固体撮像装置 | |
JP2005191400A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
WO2010046994A1 (ja) | 固体撮像素子、固体撮像装置及びその製造方法 | |
JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
JP2005044850A (ja) | 固体撮像装置 | |
JP2007048895A (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
JP4295702B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
JP3591423B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2006228762A (ja) | 電荷転送素子及びその製造方法 | |
JPH06120476A (ja) | 固体撮像装置の製造方法 | |
JP5311666B2 (ja) | 固体撮像素子の製造方法 | |
JP2004335800A (ja) | 固体撮像素子の製造方法 | |
JP2007299806A (ja) | 固体撮像装置及びその製造方法 | |
JP2000236082A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090714 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |