JP2751817B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JP2751817B2 JP2751817B2 JP6019350A JP1935094A JP2751817B2 JP 2751817 B2 JP2751817 B2 JP 2751817B2 JP 6019350 A JP6019350 A JP 6019350A JP 1935094 A JP1935094 A JP 1935094A JP 2751817 B2 JP2751817 B2 JP 2751817B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- vertical
- transfer
- forming
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title description 10
- 230000004888 barrier function Effects 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 98
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 description 14
- 238000005036 potential barrier Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【産業上の利用分野】本発明は固体撮像装置およびその
製造方法に関し、特に電荷結合素子(CCD)を有する
固体撮像装置およびその製造方法に関する。
製造方法に関し、特に電荷結合素子(CCD)を有する
固体撮像装置およびその製造方法に関する。
【0002】
【従来の技術】カメラ等に用いられる二次元のCCD型
固体撮像装置には、信号電荷を一旦メモリ領域に転送し
てから読み出すタイプのフレームインターライン型(以
下、FIT型CCD装置という)と、メモリ領域を持た
ず、信号電荷を順次読み出すタイプのインターライン型
(以下、IT型CCD装置という)とがある。特に、最
近、ハイビジョンの一方式であるHDTV方式に対応し
た二次元CCD型固体撮像装置の開発が盛んに行われて
いる。
固体撮像装置には、信号電荷を一旦メモリ領域に転送し
てから読み出すタイプのフレームインターライン型(以
下、FIT型CCD装置という)と、メモリ領域を持た
ず、信号電荷を順次読み出すタイプのインターライン型
(以下、IT型CCD装置という)とがある。特に、最
近、ハイビジョンの一方式であるHDTV方式に対応し
た二次元CCD型固体撮像装置の開発が盛んに行われて
いる。
【0003】図8は、一般的なHDTV方式におけるF
IT型CCD装置の概略平面図、図9は、垂直CCDと
水平CCDとの接続部詳細平面図である。画素に相当す
る光電変換部1が複数、マトリクス状に配置される。各
画素間は、素子分離領域7によって分離されている。光
電変換部1の列間には、撮像領域の垂直CCD3が配置
され、読み出しゲート2を介して接続されている。以上
の領域が撮像領域となる。垂直CCD3の出力端はメモ
リ領域の垂直CCD4に接続される。メモリ領域には、
光電変換部1および読み出しゲート2がなく、垂直CC
D転送電極11a,11bが設けられる。垂直CCD4
の出力端には、垂直CCD最終電極8及びトランスファ
ゲート9を介して水平CCD5が接続される。水平CC
D5の出力端には、電荷検出部6が設けられ、信号電荷
を画像信号として出力する。垂直CCV3,垂直CCD
4及び水平CCD5は、ともにP型ウエル層23に形成
されており、その上部には、それぞれ、垂直CCD転送
電極11a,11bあるいは水平CCD転送電極12
a,12bが設けられている。但し、撮像領域の垂直C
CD転送電極は、煩雑さを避けるため図示していない。
IT型CCD装置の概略平面図、図9は、垂直CCDと
水平CCDとの接続部詳細平面図である。画素に相当す
る光電変換部1が複数、マトリクス状に配置される。各
画素間は、素子分離領域7によって分離されている。光
電変換部1の列間には、撮像領域の垂直CCD3が配置
され、読み出しゲート2を介して接続されている。以上
の領域が撮像領域となる。垂直CCD3の出力端はメモ
リ領域の垂直CCD4に接続される。メモリ領域には、
光電変換部1および読み出しゲート2がなく、垂直CC
D転送電極11a,11bが設けられる。垂直CCD4
の出力端には、垂直CCD最終電極8及びトランスファ
ゲート9を介して水平CCD5が接続される。水平CC
D5の出力端には、電荷検出部6が設けられ、信号電荷
を画像信号として出力する。垂直CCV3,垂直CCD
4及び水平CCD5は、ともにP型ウエル層23に形成
されており、その上部には、それぞれ、垂直CCD転送
電極11a,11bあるいは水平CCD転送電極12
a,12bが設けられている。但し、撮像領域の垂直C
CD転送電極は、煩雑さを避けるため図示していない。
【0004】次に、この動作を説明する。所定の期間に
撮像領域に入射した光は、光電変換部1にて変換、蓄積
され、その光量に応じた信号電荷となる。垂直ブランキ
ング期間中に読み出しゲート2をオンさせ、対応する撮
像領域の垂直CCD3に信号電荷を読み出す。次に、垂
直CCD転送電極(図示せず)に数百kHz〜1MHz
程度の駆動パルスを印加し、その毎に信号電荷が転送電
極1段(1ラインに相当)分ずつ順次メモリ領域の垂直
CCD4へと並列に転送される。その後、水平ブランキ
ング期間中に、垂直CCD4の垂直CCD転送電極11
a,11bに同様に駆動パルスを印加し、100〜30
0kHzの駆動周波数で1段ずつ、信号電荷を順次水平
CCDへと並列に転送する。水平CCD5は、垂直CC
D4から転送されてきた信号電荷を、1段分ずつ、水平
CCD転送電極12a,12bを用いて37〜74MH
zで電荷検出部6へと順次転送する。電荷検出部6は、
信号電荷を電圧に変換し、時系列の映像信号として出力
する。
撮像領域に入射した光は、光電変換部1にて変換、蓄積
され、その光量に応じた信号電荷となる。垂直ブランキ
ング期間中に読み出しゲート2をオンさせ、対応する撮
像領域の垂直CCD3に信号電荷を読み出す。次に、垂
直CCD転送電極(図示せず)に数百kHz〜1MHz
程度の駆動パルスを印加し、その毎に信号電荷が転送電
極1段(1ラインに相当)分ずつ順次メモリ領域の垂直
CCD4へと並列に転送される。その後、水平ブランキ
ング期間中に、垂直CCD4の垂直CCD転送電極11
a,11bに同様に駆動パルスを印加し、100〜30
0kHzの駆動周波数で1段ずつ、信号電荷を順次水平
CCDへと並列に転送する。水平CCD5は、垂直CC
D4から転送されてきた信号電荷を、1段分ずつ、水平
CCD転送電極12a,12bを用いて37〜74MH
zで電荷検出部6へと順次転送する。電荷検出部6は、
信号電荷を電圧に変換し、時系列の映像信号として出力
する。
【0005】ところで、HDTV方式では、現行の標準
型テレビ方式(例えはNTSC方式)と比べ、必要な画
素数が130万〜200万画素と、5倍〜8倍必要とさ
れる。多画素化してもデバイスを大きくできないため、
単位画素面積を縮小してきた。このため、光電変換部の
面積が小さくなり、感度が低下してしまう。また、垂直
CCDの面積も小さくなるため、最大転送信号電荷量も
減少し、撮像装置のダイナミックレンジが制限される。
感度を高くするには光電変換部の面積を広くすればよい
が、その分、垂直CCDの面積を小さくしなければなら
ない。
型テレビ方式(例えはNTSC方式)と比べ、必要な画
素数が130万〜200万画素と、5倍〜8倍必要とさ
れる。多画素化してもデバイスを大きくできないため、
単位画素面積を縮小してきた。このため、光電変換部の
面積が小さくなり、感度が低下してしまう。また、垂直
CCDの面積も小さくなるため、最大転送信号電荷量も
減少し、撮像装置のダイナミックレンジが制限される。
感度を高くするには光電変換部の面積を広くすればよい
が、その分、垂直CCDの面積を小さくしなければなら
ない。
【0006】そのため、垂直CCDの単位面積当たりの
最大転送電荷量を大きくする必要がでてきた。そこで出
願人は、垂直CCDと水平CCDとで従来共通してきた
P型ウエル層23を、別々に設計しようと考えた。すな
わち、垂直CCD3及び垂直CCD4は、単位面積当た
り転送できる電荷量を多く確保するため、P型ウエル層
の不純物濃度を高く、かつ、接合深さを浅く形成する。
ただし、不純物濃度を高めるほど電荷転送方向の電界が
弱まるため、高速な転送においては電荷の転送残りが生
じてしまうので、トレードオフの関係にはあるが。一
方、水平CCD5は、転送周波数が上述のように37〜
74MHzであり、NTSC方式の2〜4倍という高速
動作が必要となる。このため、水平CCD5は、高速転
送においても高い転送効率が得られるよう、電荷転送方
向の電界が強くなるように、P型ウエル層の不純物濃度
を低く、かつ、接合深さを深くする。
最大転送電荷量を大きくする必要がでてきた。そこで出
願人は、垂直CCDと水平CCDとで従来共通してきた
P型ウエル層23を、別々に設計しようと考えた。すな
わち、垂直CCD3及び垂直CCD4は、単位面積当た
り転送できる電荷量を多く確保するため、P型ウエル層
の不純物濃度を高く、かつ、接合深さを浅く形成する。
ただし、不純物濃度を高めるほど電荷転送方向の電界が
弱まるため、高速な転送においては電荷の転送残りが生
じてしまうので、トレードオフの関係にはあるが。一
方、水平CCD5は、転送周波数が上述のように37〜
74MHzであり、NTSC方式の2〜4倍という高速
動作が必要となる。このため、水平CCD5は、高速転
送においても高い転送効率が得られるよう、電荷転送方
向の電界が強くなるように、P型ウエル層の不純物濃度
を低く、かつ、接合深さを深くする。
【0007】図10は、P型ウエル層を別々に設計し
た、垂直CCDと水平CCDとの接続部平面図である。
図11(a)は、そのD−D′断面図である。図11
(b)は、その断面におけるポテンシャルプロファイル
を示した図である。図10では、煩雑さを避けるため
に、垂直CCD転送電極11a,11b,水平CCD転
送電極12aは図示していない。垂直CCD側のP型ウ
エル層16は、撮像領域及びメモリ領域に形成され、そ
の先端はトランスファゲート9まで延ばされている。一
方、水平CCD側のP型ウエル層15は、P型ウエル層
16と接続するため、これとオーバーラップするよう
に、垂直CCD最終電極18まで延ばされている(図1
0)。その断面構造は、図11(a)のように、N型半
導体基板14の一主面に、P型ウエル層16及びP型ウ
エル層15が形成され、その上にN型埋め込み層が設け
られる。絶縁膜を介して、垂直CCD最終電極8及びト
ランスファゲート9が隣接して設けられる。垂直CCD
最終電極8の右側には、垂直CCD4の垂直CCD転送
電極が複数段並ぶ。トランスファゲート9の左側は水平
CCD5であり、水平CCD転送電極が紙面の法線方向
に複数段並ぶ。ここで、P型ウエル層16を、例えば不
純物濃度5×1015〜1×1016cm-3、接合深さを2
〜3μmとし、P型ウエル層15を、不純物濃度1×1
015〜2×1015cm-3、接合深さを4〜5μmとす
る。
た、垂直CCDと水平CCDとの接続部平面図である。
図11(a)は、そのD−D′断面図である。図11
(b)は、その断面におけるポテンシャルプロファイル
を示した図である。図10では、煩雑さを避けるため
に、垂直CCD転送電極11a,11b,水平CCD転
送電極12aは図示していない。垂直CCD側のP型ウ
エル層16は、撮像領域及びメモリ領域に形成され、そ
の先端はトランスファゲート9まで延ばされている。一
方、水平CCD側のP型ウエル層15は、P型ウエル層
16と接続するため、これとオーバーラップするよう
に、垂直CCD最終電極18まで延ばされている(図1
0)。その断面構造は、図11(a)のように、N型半
導体基板14の一主面に、P型ウエル層16及びP型ウ
エル層15が形成され、その上にN型埋め込み層が設け
られる。絶縁膜を介して、垂直CCD最終電極8及びト
ランスファゲート9が隣接して設けられる。垂直CCD
最終電極8の右側には、垂直CCD4の垂直CCD転送
電極が複数段並ぶ。トランスファゲート9の左側は水平
CCD5であり、水平CCD転送電極が紙面の法線方向
に複数段並ぶ。ここで、P型ウエル層16を、例えば不
純物濃度5×1015〜1×1016cm-3、接合深さを2
〜3μmとし、P型ウエル層15を、不純物濃度1×1
015〜2×1015cm-3、接合深さを4〜5μmとす
る。
【0008】ところが、このように異なるウエル層をオ
ーバーラップさせると、ウエル層が単層であった場合に
比べて、0.5V程度のポテンシャルバリアを生じる
(図7c)。電荷転送方向からみると、オーバーラップ
部にてポテンシャルが急に持ち上がり、ピークとなり、
低いポテンシャルと降下する。信号電荷を垂直CCDか
ら水平CCDに転送するためには、このポテンシャルバ
リアを越えさせねばならない。ところが、電子は、常温
における電子の熱起電力(26mV)より大きなポテン
シャル差を越えることができない。ところが、ポテンシ
ャルバリアは0.5Vもあるため、これを越えることが
できず、結果的に信号電荷は転送不良となってしまう。
ーバーラップさせると、ウエル層が単層であった場合に
比べて、0.5V程度のポテンシャルバリアを生じる
(図7c)。電荷転送方向からみると、オーバーラップ
部にてポテンシャルが急に持ち上がり、ピークとなり、
低いポテンシャルと降下する。信号電荷を垂直CCDか
ら水平CCDに転送するためには、このポテンシャルバ
リアを越えさせねばならない。ところが、電子は、常温
における電子の熱起電力(26mV)より大きなポテン
シャル差を越えることができない。ところが、ポテンシ
ャルバリアは0.5Vもあるため、これを越えることが
できず、結果的に信号電荷は転送不良となってしまう。
【0009】そこで、出願人は、転送不良を無くすため
に、ポテンシャルバリアをみかけ上26mVよりも小さ
くする工夫を発案し、既に出願している(特願平4−9
5110)。これを要約すれば、ウエル層オーバーラッ
プ部を長くし、かつ、濃度勾配をつけ、ポテンシャル勾
配を緩やかにすることにより、1つの転送電極が受け持
つポテンシャル差を26mVよりも小さくする。そし
て、数多くの転送電極を用いて信号電荷をリレーするよ
うにして、0.5Vのポテンシャルバリアを越えさせ
る。そのため、メモリ領域を転送電極直下に、水平CC
Dのウエル層を垂直CCD側に向かって先細りに深く食
い込ませたというものである。
に、ポテンシャルバリアをみかけ上26mVよりも小さ
くする工夫を発案し、既に出願している(特願平4−9
5110)。これを要約すれば、ウエル層オーバーラッ
プ部を長くし、かつ、濃度勾配をつけ、ポテンシャル勾
配を緩やかにすることにより、1つの転送電極が受け持
つポテンシャル差を26mVよりも小さくする。そし
て、数多くの転送電極を用いて信号電荷をリレーするよ
うにして、0.5Vのポテンシャルバリアを越えさせ
る。そのため、メモリ領域を転送電極直下に、水平CC
Dのウエル層を垂直CCD側に向かって先細りに深く食
い込ませたというものである。
【0010】図12,13に垂直CCDと水平CCDと
の接続部詳細平面図を示す。図10と比較すると、P型
ウエル層15の代わりに、垂直CCD側に先細りに深く
入り込むようテーパ部を設けたP型ウエル層13にした
ことが異なっている。P型ウエル層13は、水平CCD
の領域ではP型ウエル層15と同じであるが、トランス
ファゲート9付近で分岐し、メモリ領域の各垂直CCD
4に対応して先細りに形成される。分岐した位置から先
端までの長さLは、1段の転送電極が担うポテンシャル
差が26mVよりも小さくなるよう決定される(図1
2)。これにメモリ領域の垂直転送電極11a,11b
を重ねて描くと、図13になるようになる。
の接続部詳細平面図を示す。図10と比較すると、P型
ウエル層15の代わりに、垂直CCD側に先細りに深く
入り込むようテーパ部を設けたP型ウエル層13にした
ことが異なっている。P型ウエル層13は、水平CCD
の領域ではP型ウエル層15と同じであるが、トランス
ファゲート9付近で分岐し、メモリ領域の各垂直CCD
4に対応して先細りに形成される。分岐した位置から先
端までの長さLは、1段の転送電極が担うポテンシャル
差が26mVよりも小さくなるよう決定される(図1
2)。これにメモリ領域の垂直転送電極11a,11b
を重ねて描くと、図13になるようになる。
【0011】図14(a)は、図12のB−B′断面図
である。P型ウエル層16は、先と変わらない。P型ウ
エル層13の不純物濃度及び接合深さは、水平CCD5
においては、先のP型ウエル層15と同じである。しか
し、平面形状での分岐点から長さLだけ垂直CCD側に
深く入り込むにつれ、接合深さが浅く、不純物濃度が低
くなる。不純物濃度が低くなる理由は、P型不純物をイ
オン注入した時点では不純物濃度がウエル層内で均一な
のだが、先端部が狭くなっているため、熱処理にて不純
物が周囲に拡散してしまうからである。
である。P型ウエル層16は、先と変わらない。P型ウ
エル層13の不純物濃度及び接合深さは、水平CCD5
においては、先のP型ウエル層15と同じである。しか
し、平面形状での分岐点から長さLだけ垂直CCD側に
深く入り込むにつれ、接合深さが浅く、不純物濃度が低
くなる。不純物濃度が低くなる理由は、P型不純物をイ
オン注入した時点では不純物濃度がウエル層内で均一な
のだが、先端部が狭くなっているため、熱処理にて不純
物が周囲に拡散してしまうからである。
【0012】テーパ部の長さLは、転送電極のゲート長
にもよるが、数10〜数100μmとすればよい。転送
電極1段分のポテンシャル差を20mVとすると、転送
電極数にして25以上、画素数にして13画素以上あれ
ばよい。この長さLは約100μmに相当する。1イン
チフォーマットのHDTV対応FIT型CCD装置は、
250画素分の信号電荷を蓄積し、これを転送するため
2倍の500転送電極をメモリ領域に設けているため、
ここに100μmのオーバーラップ部を設けることには
何の問題もない。この結果、信号電荷が0.5Vのポテ
ンシャルバリアを越えて水平CCDに転送できた。図1
4(b)は、そのポテンシャルプロファイル図である。
にもよるが、数10〜数100μmとすればよい。転送
電極1段分のポテンシャル差を20mVとすると、転送
電極数にして25以上、画素数にして13画素以上あれ
ばよい。この長さLは約100μmに相当する。1イン
チフォーマットのHDTV対応FIT型CCD装置は、
250画素分の信号電荷を蓄積し、これを転送するため
2倍の500転送電極をメモリ領域に設けているため、
ここに100μmのオーバーラップ部を設けることには
何の問題もない。この結果、信号電荷が0.5Vのポテ
ンシャルバリアを越えて水平CCDに転送できた。図1
4(b)は、そのポテンシャルプロファイル図である。
【0013】
【発明が解決しようとする課題】ところが、FIT型C
CD装置は、撮像領域に加えてメモリ領域が必要であ
る。メモリ領域は、光電変換部こそ設けられないもの
の、垂直CCD転送電極は撮像領域と等しく必要である
ため、チップサイズが大きくなってしまう。よって、ウ
ェハ1枚当たりで得られるチップ数が少なく、また、製
造時のパーティクル汚染などによるキズや、各素子部が
不均一になって画像が乱れるなどといった不良品が発生
し易く、CCD装置としての性能が悪くなったり、歩留
りの点で不利である。したがって、コスト高となってし
まう。
CD装置は、撮像領域に加えてメモリ領域が必要であ
る。メモリ領域は、光電変換部こそ設けられないもの
の、垂直CCD転送電極は撮像領域と等しく必要である
ため、チップサイズが大きくなってしまう。よって、ウ
ェハ1枚当たりで得られるチップ数が少なく、また、製
造時のパーティクル汚染などによるキズや、各素子部が
不均一になって画像が乱れるなどといった不良品が発生
し易く、CCD装置としての性能が悪くなったり、歩留
りの点で不利である。したがって、コスト高となってし
まう。
【0014】これに対し、IT型CCD装置は、メモリ
領域を持たないため、チップサイズを小さくできる。よ
って、ウエハ1枚当たりで得られるチップ数が大幅に増
える。さらに、メモリ領域の垂直CCD転送電極が不要
なため、1チップ当たり、製造工程の均一性やパーティ
クルなどの影響を受け難くなるので、歩留りが向上す
る。よって、コストが低くなり、安価に市場に提供でき
るというメリットがある。
領域を持たないため、チップサイズを小さくできる。よ
って、ウエハ1枚当たりで得られるチップ数が大幅に増
える。さらに、メモリ領域の垂直CCD転送電極が不要
なため、1チップ当たり、製造工程の均一性やパーティ
クルなどの影響を受け難くなるので、歩留りが向上す
る。よって、コストが低くなり、安価に市場に提供でき
るというメリットがある。
【0015】そこで、IT型CCD装置も、FIT型C
CD装置と同様に、垂直CCDと水平CCDとでウエル
層を別々に設計し、高速転送においても高い転送効率が
得られるようにしたい。ところが、IT型CCD装置
は、メモリ領域を持たないため、転送不良をなくすのに
十分なテーパ部を設ける余裕がない。図5は、IT型C
CD装置の概略平面図である。撮像領域の垂直CCD3
が、メモリ領域を介することなく直接水平CCD5に結
合されている。図6は、垂直CCDと水平CCDとの接
続部平面図である。IT型CCD装置は、メモリ領域を
持たないが、撮像領域と垂直CCD最終電極8との間に
転送電極25a,25bを通常数段有している。これら
の転送電極を設けた領域に、P型ウエル層26のテーパ
部を設けると、テーパ部の長さLは、50μm程度しか
取ることができない。その理由は、転送電極の段数が、
垂直ブランキング期間内に空転送できるライン数で決定
されているからである。垂直ブランキング期間は、テレ
ビ方式と有効走査線数によって決定されるものである。
転送電極の段数は、最大でも10段前後しか設けられな
い。ところが、テーパ部でポテンシャルバリアの勾配を
転送不良の無いように十分小さくするには、少なくとも
Lを100μm以上取る必要がある。しかし、転送電極
の段数が制限されているため、その長さを確保できな
い。よって、転送電極1段分のポテンシャル差が26m
Vよりも大きくなってしまい、転送不良となってしまう
(図7)。
CD装置と同様に、垂直CCDと水平CCDとでウエル
層を別々に設計し、高速転送においても高い転送効率が
得られるようにしたい。ところが、IT型CCD装置
は、メモリ領域を持たないため、転送不良をなくすのに
十分なテーパ部を設ける余裕がない。図5は、IT型C
CD装置の概略平面図である。撮像領域の垂直CCD3
が、メモリ領域を介することなく直接水平CCD5に結
合されている。図6は、垂直CCDと水平CCDとの接
続部平面図である。IT型CCD装置は、メモリ領域を
持たないが、撮像領域と垂直CCD最終電極8との間に
転送電極25a,25bを通常数段有している。これら
の転送電極を設けた領域に、P型ウエル層26のテーパ
部を設けると、テーパ部の長さLは、50μm程度しか
取ることができない。その理由は、転送電極の段数が、
垂直ブランキング期間内に空転送できるライン数で決定
されているからである。垂直ブランキング期間は、テレ
ビ方式と有効走査線数によって決定されるものである。
転送電極の段数は、最大でも10段前後しか設けられな
い。ところが、テーパ部でポテンシャルバリアの勾配を
転送不良の無いように十分小さくするには、少なくとも
Lを100μm以上取る必要がある。しかし、転送電極
の段数が制限されているため、その長さを確保できな
い。よって、転送電極1段分のポテンシャル差が26m
Vよりも大きくなってしまい、転送不良となってしまう
(図7)。
【0016】仮に、転送電極間隔を長くし、Lを100
μm以上確保したとすると、確かに、転送不良はなくな
るかもしれない。ところが、間隔を長くした分だけ、チ
ップサイズが大きくなるばかりでなく、転送速度が遅く
なってしまう。これでは、IT型CCD装置の利点が損
なわれてしまう。
μm以上確保したとすると、確かに、転送不良はなくな
るかもしれない。ところが、間隔を長くした分だけ、チ
ップサイズが大きくなるばかりでなく、転送速度が遅く
なってしまう。これでは、IT型CCD装置の利点が損
なわれてしまう。
【0017】そこで、テーパ部を撮像領域の垂直CCD
3まで延ばすとどうであろうか。この場合、テーパ部の
P型不純物が撮像領域に拡散することになるので、撮像
領域の不純物プロファイルが一定ではなくなってしま
う。その結果、感度が一定にならず、撮像装置としてこ
の欠点は致命的である。
3まで延ばすとどうであろうか。この場合、テーパ部の
P型不純物が撮像領域に拡散することになるので、撮像
領域の不純物プロファイルが一定ではなくなってしま
う。その結果、感度が一定にならず、撮像装置としてこ
の欠点は致命的である。
【0018】本発明の目的は、IT型CCD装置におい
ても、その利点を損なうことなく転送不良をなくすこと
である。
ても、その利点を損なうことなく転送不良をなくすこと
である。
【0019】
【課題を解決するための手段】本発明の固体撮像装置
は、半導体基板上に行列に配置され、光を電荷に変換す
る撮像素子群と、前記撮像素子群の列間に形成された一
導電型の第1領域と、その上部に設けられた複数のゲー
ト電極とからなり、生成した電荷群を垂直方向に転送す
る垂直電荷転送素子群と、前記垂直電荷転送素子群の転
送方向終端に結合された一導電型の第2領域と、その上
部に設けられた複数のゲート電極とからなり、前記垂直
電荷転送素子群から転送されてきた前記電荷群を行単位
で水平方向に転送する水平電荷転送素子群とを有する固
体撮像装置において、前記第1領域と前記第2領域とが
重なる領域において、前記第2領域が前記第1領域側へ
伸びるにつれ、ポテンシャルが次第に浅くなる構造にし
たことを特徴とする。
は、半導体基板上に行列に配置され、光を電荷に変換す
る撮像素子群と、前記撮像素子群の列間に形成された一
導電型の第1領域と、その上部に設けられた複数のゲー
ト電極とからなり、生成した電荷群を垂直方向に転送す
る垂直電荷転送素子群と、前記垂直電荷転送素子群の転
送方向終端に結合された一導電型の第2領域と、その上
部に設けられた複数のゲート電極とからなり、前記垂直
電荷転送素子群から転送されてきた前記電荷群を行単位
で水平方向に転送する水平電荷転送素子群とを有する固
体撮像装置において、前記第1領域と前記第2領域とが
重なる領域において、前記第2領域が前記第1領域側へ
伸びるにつれ、ポテンシャルが次第に浅くなる構造にし
たことを特徴とする。
【0020】また、半導体基板上に行列に配置され、光
を電荷に変換する撮像素子群と、前記撮像素子群の列間
に形成された一導電型の第1領域と、その上部に設けら
れた複数のゲート電極とからなる、生成した電荷群を垂
直方向に転送する垂直電荷転送素子群と、前記垂直電荷
転送素子群の転送方向終端に結合された一導電型の第2
領域と、その上部に設けられた複数のゲート電極とから
なる、前記垂直電荷転送素子群から転送されてきた前記
電荷群を行単位で前記垂直方向とは直交する方向に転送
する水平電荷転送素子群とを有する固体撮像装置におい
て、前記第1領域と前記第2領域とが重なる領域におい
て、前記第2領域が前記第1領域側へ伸びるにつれポテ
ンシャルが漸次浅くなるバリア層を、前記垂直電荷転送
素子群と前記水平電荷転送素子群との間に設けたことを
特徴とする。
を電荷に変換する撮像素子群と、前記撮像素子群の列間
に形成された一導電型の第1領域と、その上部に設けら
れた複数のゲート電極とからなる、生成した電荷群を垂
直方向に転送する垂直電荷転送素子群と、前記垂直電荷
転送素子群の転送方向終端に結合された一導電型の第2
領域と、その上部に設けられた複数のゲート電極とから
なる、前記垂直電荷転送素子群から転送されてきた前記
電荷群を行単位で前記垂直方向とは直交する方向に転送
する水平電荷転送素子群とを有する固体撮像装置におい
て、前記第1領域と前記第2領域とが重なる領域におい
て、前記第2領域が前記第1領域側へ伸びるにつれポテ
ンシャルが漸次浅くなるバリア層を、前記垂直電荷転送
素子群と前記水平電荷転送素子群との間に設けたことを
特徴とする。
【0021】また、一導電型の半導体基板上に、反対導
電型であって第1の不純物濃度と第1の接合深さを有す
る第1のウエル層と、反対導電型であって前記第1の不
純物濃度よりも低い第2の不純物濃度と、前記第1の接
合深さよりも深い第2の接合深さを有する第2のウエル
層とを有し、前記第1及び第2のウエル層をオーバーラ
ップさせ、前記第1のウエル層から前記第のウエル層に
向かって電荷を転送する固体撮像装置において、前記オ
ーバーラップ部に生成するポテンシャルのピーク位置に
前記ポテンシャルが電荷転送方向へ次第に深くなる構造
を設けたことを特徴とする。
電型であって第1の不純物濃度と第1の接合深さを有す
る第1のウエル層と、反対導電型であって前記第1の不
純物濃度よりも低い第2の不純物濃度と、前記第1の接
合深さよりも深い第2の接合深さを有する第2のウエル
層とを有し、前記第1及び第2のウエル層をオーバーラ
ップさせ、前記第1のウエル層から前記第のウエル層に
向かって電荷を転送する固体撮像装置において、前記オ
ーバーラップ部に生成するポテンシャルのピーク位置に
前記ポテンシャルが電荷転送方向へ次第に深くなる構造
を設けたことを特徴とする。
【0022】本発明の固体撮像装置の製造方法は、半導
体基板の所定領域に一導電型の第1領域を形成する工程
と、前記第1領域と一部重なるように一導電型の第2領
域を形成する工程と、前記第1領域および前記第2領域
上に逆導電型の第3領域を形成する工程と、前記第3領
域上にゲート酸化膜を形成する工程と、前記第1領域上
に離散的に第1垂直転送ゲート群を形成する工程と、第
2垂直転送ゲート群を前記第1垂直転送ゲートとは絶縁
しつつ交互に並ぶよう形成する工程とを有する固体撮像
装置の製造方法において、前記第2領域に最も近い第1
転送ゲートの前記第2領域側端部に自己整合させ、か
つ、これに隣接する前記第2領域側の第2転送ゲート下
に、前記第1領域から前記第2領域に向かってポテンシ
ャルが次第に深くなるようになすバリア層を形成する工
程とを含むことを特徴とする。
体基板の所定領域に一導電型の第1領域を形成する工程
と、前記第1領域と一部重なるように一導電型の第2領
域を形成する工程と、前記第1領域および前記第2領域
上に逆導電型の第3領域を形成する工程と、前記第3領
域上にゲート酸化膜を形成する工程と、前記第1領域上
に離散的に第1垂直転送ゲート群を形成する工程と、第
2垂直転送ゲート群を前記第1垂直転送ゲートとは絶縁
しつつ交互に並ぶよう形成する工程とを有する固体撮像
装置の製造方法において、前記第2領域に最も近い第1
転送ゲートの前記第2領域側端部に自己整合させ、か
つ、これに隣接する前記第2領域側の第2転送ゲート下
に、前記第1領域から前記第2領域に向かってポテンシ
ャルが次第に深くなるようになすバリア層を形成する工
程とを含むことを特徴とする。
【0023】また、半導体基板の所定領域に一導電型の
第1領域を形成する工程と、前記第1領域と一部重なる
ように一導電型の第2領域を形成する工程と、前記第1
領域および前記第2領域上に逆導電型の第3領域を形成
する工程と、前記第3領域上にゲート酸化膜を形成する
工程と、前記第1領域上に離散的に第1垂直転送ゲート
群を形成する工程と、第2垂直転送ゲート群を前記第1
垂直転送ゲートとは絶縁しつつ交互に並ぶよう形成する
工程と、前記第2領域上に離散的に第1水平転送ゲート
群を形成する工程と、第2水平転送ゲート群を前記第1
水平転送ゲートとは絶縁しつつ交互に並ぶよう形成する
工程とを有する固体撮像装置の製造方法において、前記
第1水平転送ゲート群直下及び前記第2領域に最近接し
た垂直ゲート直下にバリア層を形成する工程とを有する
ことを特徴とする。
第1領域を形成する工程と、前記第1領域と一部重なる
ように一導電型の第2領域を形成する工程と、前記第1
領域および前記第2領域上に逆導電型の第3領域を形成
する工程と、前記第3領域上にゲート酸化膜を形成する
工程と、前記第1領域上に離散的に第1垂直転送ゲート
群を形成する工程と、第2垂直転送ゲート群を前記第1
垂直転送ゲートとは絶縁しつつ交互に並ぶよう形成する
工程と、前記第2領域上に離散的に第1水平転送ゲート
群を形成する工程と、第2水平転送ゲート群を前記第1
水平転送ゲートとは絶縁しつつ交互に並ぶよう形成する
工程とを有する固体撮像装置の製造方法において、前記
第1水平転送ゲート群直下及び前記第2領域に最近接し
た垂直ゲート直下にバリア層を形成する工程とを有する
ことを特徴とする。
【0024】
【実施例】次に、本発明の実施例を説明する。図1
(a)に本発明の実施例1である垂直CCDと水平CC
Dとの接続部平面図を示す。素子分離領域7で区画され
た光電変換部1が、複数マトリクス状に設けられ、読み
出しゲート2を介して、隣接する垂直CCD3に接続さ
れる。垂直CCD3は光電変換部1の列間に設けられ
る。以上が撮像領域となる。垂直CCD3の出力端は、
数段の転送電極25a(ここでは省略のため1段しか図
示していない)に接続され、垂直CCD最終電極8,ト
ランスファゲート9を介して水平CCD5に接続され
る。水平CCD5の出力端は、電荷検出部6(図示せ
ず)に接続される。素子分離領域7にて区画される垂直
CCD3の転送チャネル幅は、垂直CCD最終電極8に
向かってテーパをつけ、次第に広がるようにチャネル幅
拡大部10を設けると、テーパを付けずに階段状に広げ
る場合に比べ、ポテンシャルを低くすることができる。
垂直CCD3のP型ウエル層16は、撮像領域の垂直C
CD3からトランスファゲート9まで設けられる。水平
CCD5のP型ウエル層13は、水平CCD5から垂直
CCD最終電極8まで設け、先端の平面形状はテーパに
せず、直線状にする。よって、P型ウエル層16とP型
ウエル層13とのオーバーラップ部は矩形の平面形状と
なり、その長さLは10μm程度となる。そして、P型
ウエル層13のエッジから垂直CCD最終電極の垂直C
CD3側のエッジまでの領域には、転送チャネルを横切
るような矩形のバリア層18が設けられる。
(a)に本発明の実施例1である垂直CCDと水平CC
Dとの接続部平面図を示す。素子分離領域7で区画され
た光電変換部1が、複数マトリクス状に設けられ、読み
出しゲート2を介して、隣接する垂直CCD3に接続さ
れる。垂直CCD3は光電変換部1の列間に設けられ
る。以上が撮像領域となる。垂直CCD3の出力端は、
数段の転送電極25a(ここでは省略のため1段しか図
示していない)に接続され、垂直CCD最終電極8,ト
ランスファゲート9を介して水平CCD5に接続され
る。水平CCD5の出力端は、電荷検出部6(図示せ
ず)に接続される。素子分離領域7にて区画される垂直
CCD3の転送チャネル幅は、垂直CCD最終電極8に
向かってテーパをつけ、次第に広がるようにチャネル幅
拡大部10を設けると、テーパを付けずに階段状に広げ
る場合に比べ、ポテンシャルを低くすることができる。
垂直CCD3のP型ウエル層16は、撮像領域の垂直C
CD3からトランスファゲート9まで設けられる。水平
CCD5のP型ウエル層13は、水平CCD5から垂直
CCD最終電極8まで設け、先端の平面形状はテーパに
せず、直線状にする。よって、P型ウエル層16とP型
ウエル層13とのオーバーラップ部は矩形の平面形状と
なり、その長さLは10μm程度となる。そして、P型
ウエル層13のエッジから垂直CCD最終電極の垂直C
CD3側のエッジまでの領域には、転送チャネルを横切
るような矩形のバリア層18が設けられる。
【0025】このA−A′断面構造は、図1(b)のよ
うな、N型半導体基板14の一主面に、不純物濃度7×
1015〜3×1016cm-3、接合深さ2〜3μmのP型
ウエル層13とを設ける。この2つのP型ウエル層は、
トランスファーゲート9及び垂直CCD最終電極8の下
でオーバーラップする。その上に、不純物濃度7×10
16×3×1017cm-3、接合深さ0.3μm〜1.0μ
mのN型埋め込み層17を設け、埋め込みチャネルを構
成する。そして、N型埋め込み層17上部に、これより
浅く、実質的にウエルオーバーラップ部よりも垂直CC
D側、かつ、垂直CCD最終電極8の下に、不純物濃度
5×1016〜1×1017cm-3のバリア層18を設け
る。その表面に絶縁膜を介して、転送電極25a,垂直
CCD最終電極8,トランスファゲート9,水平CCD
転送電極12a等の電極を設ける。各電極間及び表面に
は、絶縁膜19を設ける。
うな、N型半導体基板14の一主面に、不純物濃度7×
1015〜3×1016cm-3、接合深さ2〜3μmのP型
ウエル層13とを設ける。この2つのP型ウエル層は、
トランスファーゲート9及び垂直CCD最終電極8の下
でオーバーラップする。その上に、不純物濃度7×10
16×3×1017cm-3、接合深さ0.3μm〜1.0μ
mのN型埋め込み層17を設け、埋め込みチャネルを構
成する。そして、N型埋め込み層17上部に、これより
浅く、実質的にウエルオーバーラップ部よりも垂直CC
D側、かつ、垂直CCD最終電極8の下に、不純物濃度
5×1016〜1×1017cm-3のバリア層18を設け
る。その表面に絶縁膜を介して、転送電極25a,垂直
CCD最終電極8,トランスファゲート9,水平CCD
転送電極12a等の電極を設ける。各電極間及び表面に
は、絶縁膜19を設ける。
【0026】次に、この動作を説明する。所定の期間に
撮像領域に入射した光は、光電変換部1にて変換、蓄積
され、その光量に応じた信号電荷となる。垂直ブランキ
ング時間内に読み出しゲート2をオンさせ、垂直CCD
3に信号電荷を読み出すと、垂直CCD3は数百kHz
〜1MHz程度の周波数で信号電荷を順次水平CCD5
へと転送する。信号電荷の転送は、各電極に電圧を印加
し、電子に対するポテンシャルを転送方向にむかって低
くなるように制御することにより、信号電荷をポテンシ
ャルの低いほうへと移動させる、という動作を繰り返し
て行う。ウエルオーバーラップ部における信号電荷転送
時にポテンシャルプロファイルを図2に示す。バリア層
18を設けていない場合、電荷転送方向にみたポテンシ
ャルプロファイルは、点線のように、一旦深く落ち込
み、持ち上がってから、再び低くなる。この落ち込んだ
領域に電荷がトラップされ、転送残りが発生する。とこ
ろが、バリア層18を設けているため、深く落ち込むは
ずのポテンシャルが持ち上がり、転送方向にむかってポ
テンシャルが次第に深くなるため、電荷のトラップがな
くなる。よって、ウエルオーバーラップ部においても転
送残りがなくなるのである。また、垂直CCD3にチャ
ネル幅拡大部10を設けると、テーパーをつけない場合
に比べて、ポテンシャルプロファイルがさらに低くな
る。水平CCD5に転送され、電荷検出部6にて電圧に
変換され、時系列の映像信号として出力される。
撮像領域に入射した光は、光電変換部1にて変換、蓄積
され、その光量に応じた信号電荷となる。垂直ブランキ
ング時間内に読み出しゲート2をオンさせ、垂直CCD
3に信号電荷を読み出すと、垂直CCD3は数百kHz
〜1MHz程度の周波数で信号電荷を順次水平CCD5
へと転送する。信号電荷の転送は、各電極に電圧を印加
し、電子に対するポテンシャルを転送方向にむかって低
くなるように制御することにより、信号電荷をポテンシ
ャルの低いほうへと移動させる、という動作を繰り返し
て行う。ウエルオーバーラップ部における信号電荷転送
時にポテンシャルプロファイルを図2に示す。バリア層
18を設けていない場合、電荷転送方向にみたポテンシ
ャルプロファイルは、点線のように、一旦深く落ち込
み、持ち上がってから、再び低くなる。この落ち込んだ
領域に電荷がトラップされ、転送残りが発生する。とこ
ろが、バリア層18を設けているため、深く落ち込むは
ずのポテンシャルが持ち上がり、転送方向にむかってポ
テンシャルが次第に深くなるため、電荷のトラップがな
くなる。よって、ウエルオーバーラップ部においても転
送残りがなくなるのである。また、垂直CCD3にチャ
ネル幅拡大部10を設けると、テーパーをつけない場合
に比べて、ポテンシャルプロファイルがさらに低くな
る。水平CCD5に転送され、電荷検出部6にて電圧に
変換され、時系列の映像信号として出力される。
【0027】次に、図3のウエルオーバーラップ部付近
の断面図を用いて製造方法を説明する。N型半導体基板
14の一主面に、レジストパターンを形成し、これをマ
スクにしてP型不純物、例えばボロンをイオン注入する
ことにより、P型ウエル層16を形成する。新たにレジ
ストパターンを形成し、これをマスクにP型不純物、例
えばボロンをイオン注入することにより、P型ウエル層
13を形成する。そして、全面にN型不純物、例えばリ
ンあるいは砒素をイオン注入することにより、N型埋め
込み層17を形成する。その後、表面にゲート酸化膜2
7を形成する(図3(a))。次に、1層目のポリシリ
コンを全面に形成し、パターニングして、トランスファ
ゲート9を形成する。これをパターニングして、垂直C
CD及び水平CCD転送電極の一方、すなわち、垂直C
CD転送電極11a、転送電極25a、水平CCD転送
電極12aを形成する。全面を絶縁膜にて被覆し、バリ
ア層18形成予定領域以外にレジストパターンを形成す
る。このとき、転送電極25aの水平CCD側エッジが
露出するようにレジストパターンを形成する。そして、
N型埋め込み層17の表面に対してボロンをイオン注入
し、N型埋め込み層17の不純物を反対導電型のボロン
で補償することにより、これより不純物濃度の低いバリ
ア層18を形成する(図3(b))。P型ウエル層13
及び16、N型埋め込み層17、バリア層18の不純物
濃度及び接合深さは上述のとおりとする。レジストを剥
離した後、全面に3層目のポリシリコンを形成し、これ
をパターニングして、垂直CCD及び水平CCD転送電
極の他方、すなわち、垂直CCD転送電極12bを形成
する。バリア層18の垂直CCD側のエッジは、転送電
極25aのエッジに自己整合的に形成されるため、結果
的に垂直CCD最終電極に自己整合することになる。そ
の後、全面を絶縁膜にて被覆する(図1(b))。な
お、電極材料としてポリシリコンを用いたが、アルミニ
ウム等の金属材料や、金属とシリコンとの合金でもよ
い。
の断面図を用いて製造方法を説明する。N型半導体基板
14の一主面に、レジストパターンを形成し、これをマ
スクにしてP型不純物、例えばボロンをイオン注入する
ことにより、P型ウエル層16を形成する。新たにレジ
ストパターンを形成し、これをマスクにP型不純物、例
えばボロンをイオン注入することにより、P型ウエル層
13を形成する。そして、全面にN型不純物、例えばリ
ンあるいは砒素をイオン注入することにより、N型埋め
込み層17を形成する。その後、表面にゲート酸化膜2
7を形成する(図3(a))。次に、1層目のポリシリ
コンを全面に形成し、パターニングして、トランスファ
ゲート9を形成する。これをパターニングして、垂直C
CD及び水平CCD転送電極の一方、すなわち、垂直C
CD転送電極11a、転送電極25a、水平CCD転送
電極12aを形成する。全面を絶縁膜にて被覆し、バリ
ア層18形成予定領域以外にレジストパターンを形成す
る。このとき、転送電極25aの水平CCD側エッジが
露出するようにレジストパターンを形成する。そして、
N型埋め込み層17の表面に対してボロンをイオン注入
し、N型埋め込み層17の不純物を反対導電型のボロン
で補償することにより、これより不純物濃度の低いバリ
ア層18を形成する(図3(b))。P型ウエル層13
及び16、N型埋め込み層17、バリア層18の不純物
濃度及び接合深さは上述のとおりとする。レジストを剥
離した後、全面に3層目のポリシリコンを形成し、これ
をパターニングして、垂直CCD及び水平CCD転送電
極の他方、すなわち、垂直CCD転送電極12bを形成
する。バリア層18の垂直CCD側のエッジは、転送電
極25aのエッジに自己整合的に形成されるため、結果
的に垂直CCD最終電極に自己整合することになる。そ
の後、全面を絶縁膜にて被覆する(図1(b))。な
お、電極材料としてポリシリコンを用いたが、アルミニ
ウム等の金属材料や、金属とシリコンとの合金でもよ
い。
【0028】以上の構造及び製法は、水平CCDが1チ
ャンネルの場合を想定して説明した。ところが、水平C
CDは2チャンネルである場合も多い。その場合は、水
平CCD転送電極12b下のN型埋め込み層17表面に
水平CCDバリア層を設ける構造となっている。そこ
で、この水平CCDバリア層形成と同時にバリア層18
を形成するようにすれば、2チャンネルの場合、マスク
パターンを変更すれば工程を増加せずにバリア層18を
形成できるので、製造工程上メリットが大きい。
ャンネルの場合を想定して説明した。ところが、水平C
CDは2チャンネルである場合も多い。その場合は、水
平CCD転送電極12b下のN型埋め込み層17表面に
水平CCDバリア層を設ける構造となっている。そこ
で、この水平CCDバリア層形成と同時にバリア層18
を形成するようにすれば、2チャンネルの場合、マスク
パターンを変更すれば工程を増加せずにバリア層18を
形成できるので、製造工程上メリットが大きい。
【0029】次に、実施例2について図4を垂直CCD
と水平CCDとの接続部平面図を用いて説明する。実施
例1と異なる部分は、垂直CCD3の転送チャネル幅の
広がりかたをより緩やかにしたことである。具体的に
は、撮像領域が終了した位置(ここでは転送電極25a
の中間点)から、トランスファゲート9に向かって、次
第に広がるようにする。撮像領域の垂直CCDチャネル
幅と、水平CCDへの入力側のチャネル幅とは、種々の
問題があり、同一にすることは難しい。よって、異なる
幅の転送チャネルを接続しなければならない。そこで、
転送チャネル幅を急激に変化させると、ポテンシャルプ
ロファイルが低くならず、バリアとなってしまうため、
テーパをつけ、転送チャネル幅を緩やかに変化させるの
が望ましい。その際、撮像領域と水平CCDとの間でな
るべく転送チャネル幅の変化を小さくするには、本実施
例の方が効果がある。バリア層18を設けず、転送チャ
ネル幅を緩やかにするだけでも、転送方向へ次第に低く
なるようなポテンシャルプロファイルをつくることはで
きるが、バリア層18よりその効果が小さい。しかし、
本実施例のようにバリア層18と組み合わせることによ
り、バリア層18を単独で用いた場合よりも、ポテンシ
ャルプロファイルを転送方向へ、より低くできる。
と水平CCDとの接続部平面図を用いて説明する。実施
例1と異なる部分は、垂直CCD3の転送チャネル幅の
広がりかたをより緩やかにしたことである。具体的に
は、撮像領域が終了した位置(ここでは転送電極25a
の中間点)から、トランスファゲート9に向かって、次
第に広がるようにする。撮像領域の垂直CCDチャネル
幅と、水平CCDへの入力側のチャネル幅とは、種々の
問題があり、同一にすることは難しい。よって、異なる
幅の転送チャネルを接続しなければならない。そこで、
転送チャネル幅を急激に変化させると、ポテンシャルプ
ロファイルが低くならず、バリアとなってしまうため、
テーパをつけ、転送チャネル幅を緩やかに変化させるの
が望ましい。その際、撮像領域と水平CCDとの間でな
るべく転送チャネル幅の変化を小さくするには、本実施
例の方が効果がある。バリア層18を設けず、転送チャ
ネル幅を緩やかにするだけでも、転送方向へ次第に低く
なるようなポテンシャルプロファイルをつくることはで
きるが、バリア層18よりその効果が小さい。しかし、
本実施例のようにバリア層18と組み合わせることによ
り、バリア層18を単独で用いた場合よりも、ポテンシ
ャルプロファイルを転送方向へ、より低くできる。
【0030】次に、実施例3について、図15を用いて
説明する。図15(a)は、垂直CCDと水平CCDと
の接続部平面図、図15(b)は、そのE−E′断面図
である。実施例1と異なる部分は、バリア層18に変え
て、バリア層22を設けたことである。すなわち、ウエ
ルオーバーラップ部よりも垂直CCD側にバリアを設け
るのではなく、逆に、ウエルオーバーラップ部内にバリ
ア層を設ける。この場合は、バリア層22の不純物濃度
をN型埋め込み層17よりも少なくするのではなく、逆
に高くしなければならない。そのため、バリア層22の
領域にN型不純物を導入すればよい。この結果、先に図
2を用いて説明した、ポテンシャルが落ち込む領域(点
線)の左側に示した肩の部分、すなわち、電荷転送方向
に向かって持ち上がった部分のポテンシャルを低くし、
電荷がトラップされるような落ち込み部分をなくすこと
ができる。したがって、ウエルオーバーラップ部におい
ても転送残りがなくなるのである。しかし、落ち込み部
分を持ち上げる実施例1よりも、電荷転送方向に対して
ポテンシャルの傾斜が緩やかになってしまうため、水平
CCD側へ電荷を引き寄せる力は少ない。よって、バリ
ア層22を単独で用いるとバリア層18よりも転送効率
向上効果は少ない。しかし、バリア層18とバリア層2
2との両方を組み合わせて用いれば、落ち込み部分を持
ち上げ、かつ、上述の肩の部分をなくすことができるた
め、電荷転送方向に対してポテンシャルがより傾斜する
ことになるので、転送効率が上がるばかりでなく、転送
スピードも上昇する。
説明する。図15(a)は、垂直CCDと水平CCDと
の接続部平面図、図15(b)は、そのE−E′断面図
である。実施例1と異なる部分は、バリア層18に変え
て、バリア層22を設けたことである。すなわち、ウエ
ルオーバーラップ部よりも垂直CCD側にバリアを設け
るのではなく、逆に、ウエルオーバーラップ部内にバリ
ア層を設ける。この場合は、バリア層22の不純物濃度
をN型埋め込み層17よりも少なくするのではなく、逆
に高くしなければならない。そのため、バリア層22の
領域にN型不純物を導入すればよい。この結果、先に図
2を用いて説明した、ポテンシャルが落ち込む領域(点
線)の左側に示した肩の部分、すなわち、電荷転送方向
に向かって持ち上がった部分のポテンシャルを低くし、
電荷がトラップされるような落ち込み部分をなくすこと
ができる。したがって、ウエルオーバーラップ部におい
ても転送残りがなくなるのである。しかし、落ち込み部
分を持ち上げる実施例1よりも、電荷転送方向に対して
ポテンシャルの傾斜が緩やかになってしまうため、水平
CCD側へ電荷を引き寄せる力は少ない。よって、バリ
ア層22を単独で用いるとバリア層18よりも転送効率
向上効果は少ない。しかし、バリア層18とバリア層2
2との両方を組み合わせて用いれば、落ち込み部分を持
ち上げ、かつ、上述の肩の部分をなくすことができるた
め、電荷転送方向に対してポテンシャルがより傾斜する
ことになるので、転送効率が上がるばかりでなく、転送
スピードも上昇する。
【0031】次に、実施例4について図16の垂直CC
Dと水平CCDとの接続部平面図を用いて説明する。実
施例1と異なる部分は、バリア層18の平面形状を矩形
ではなく、三角形状にしたということである。バリア層
18よりもポテンシャルの落ち込み部分を逆に持ち上げ
るまでには至らないが、落ち込み部分をなくして、水平
なポテンシャルプロファイルを形成することができる。
よって、電荷がトラップされることはなく、転送不良は
生じない。しかし、電荷転送効率向上を図るには、バリ
ア層は矩形にするのが最適である。
Dと水平CCDとの接続部平面図を用いて説明する。実
施例1と異なる部分は、バリア層18の平面形状を矩形
ではなく、三角形状にしたということである。バリア層
18よりもポテンシャルの落ち込み部分を逆に持ち上げ
るまでには至らないが、落ち込み部分をなくして、水平
なポテンシャルプロファイルを形成することができる。
よって、電荷がトラップされることはなく、転送不良は
生じない。しかし、電荷転送効率向上を図るには、バリ
ア層は矩形にするのが最適である。
【0032】次に、実施例5について図17の垂直CC
Dと水平CCDとの接続部平面図を用いて説明する。本
実施例は、バリア層18をFIT型CCD装置に適用し
たものである。水平CCD5のP型ウエル層21は、メ
モリ領域に先細りに深く入り込むようにするのではな
く、IT型CCD装置と同様、垂直CCD最終電極8ま
で設ける。よって、垂直CCD4のP型ウエル層16と
オーバーラップする領域は、実施例1と同様、垂直CC
D最終電極8及びトランスファゲート9の下に設けられ
る。したがって、ポテンシャルプロファイルは実施例1
の場合と同じになる。従来の水平CCD側のウエル層を
先細りに入り込ませた構造は、簡単にいえば、0.5V
のポテンシャルバリアを26mVより小さなポテンシャ
ルバリアに分割して、これを1つずつ越えることにより
0.5Vのポテンシャルバリアを越えようというもので
あった。よって、転送不良は確かに無かったが、たとえ
26mVよりも小さいとはいえ、ポテンシャルバリアが
存在していた。したがって、どうしても転送スピードが
頭打ちになっていた。ところが、本実施例によれば、2
6mV以下のポテンシャルバリアを無くすばかりでな
く、転送方向に次第に低くなるポテンシャルプロファイ
ルを形成できるため、転送電荷が水平CCD側により強
くひきよせられるので、従来よりも転送スピードが上が
り、FIT型CCD装置性能も向上する。
Dと水平CCDとの接続部平面図を用いて説明する。本
実施例は、バリア層18をFIT型CCD装置に適用し
たものである。水平CCD5のP型ウエル層21は、メ
モリ領域に先細りに深く入り込むようにするのではな
く、IT型CCD装置と同様、垂直CCD最終電極8ま
で設ける。よって、垂直CCD4のP型ウエル層16と
オーバーラップする領域は、実施例1と同様、垂直CC
D最終電極8及びトランスファゲート9の下に設けられ
る。したがって、ポテンシャルプロファイルは実施例1
の場合と同じになる。従来の水平CCD側のウエル層を
先細りに入り込ませた構造は、簡単にいえば、0.5V
のポテンシャルバリアを26mVより小さなポテンシャ
ルバリアに分割して、これを1つずつ越えることにより
0.5Vのポテンシャルバリアを越えようというもので
あった。よって、転送不良は確かに無かったが、たとえ
26mVよりも小さいとはいえ、ポテンシャルバリアが
存在していた。したがって、どうしても転送スピードが
頭打ちになっていた。ところが、本実施例によれば、2
6mV以下のポテンシャルバリアを無くすばかりでな
く、転送方向に次第に低くなるポテンシャルプロファイ
ルを形成できるため、転送電荷が水平CCD側により強
くひきよせられるので、従来よりも転送スピードが上が
り、FIT型CCD装置性能も向上する。
【0033】
【発明の効果】以上説明したように、本発明によれば、
メモリ領域を持たないIT型CCD装置において、転送
不良がなく、垂直CCDのウエル層と水平CCDのウエ
ル層とを別々に設計できるために、単位面積当たりの電
荷量を多く取れ、感度を向上できるとともに、高速転送
においても高い転送効率が得られる。また、垂直CCD
と水平CCDとのウエルオーバーラップ部を、垂直CC
D最終電極およびトランスファゲートの下に設けられる
ため、チップサイズを大きくすることは全くない。さら
に、ポテンシャルプロファイルを電荷転送方向に次第に
低くすることができるため、電荷を水平CCD側に強く
引き寄せることができ、垂直CCDから水平CCDへの
転送スピードをあげることができる。さらに、ポテンシ
ャルプロファイルをコントロールするためのバリア層の
形成は、周知のイオン注入技術により容易に行うことが
できる。水平CCDが2チャンネルの場合は、このバリ
ア層を水平CCDのバリア層形成と同時に行えるため、
製造工程が増えることはない。さらに、FIT型CCD
装置においても転送スピードを上げることができ、転送
効率を向上できるため、FIT型CCD装置の性能を向
上できる。以上のように、本発明によれば、HDTV方
式の目玉である、高画質性を向上できるIT型CCD装
置あるいはFIT型CCD装置を提供できる。
メモリ領域を持たないIT型CCD装置において、転送
不良がなく、垂直CCDのウエル層と水平CCDのウエ
ル層とを別々に設計できるために、単位面積当たりの電
荷量を多く取れ、感度を向上できるとともに、高速転送
においても高い転送効率が得られる。また、垂直CCD
と水平CCDとのウエルオーバーラップ部を、垂直CC
D最終電極およびトランスファゲートの下に設けられる
ため、チップサイズを大きくすることは全くない。さら
に、ポテンシャルプロファイルを電荷転送方向に次第に
低くすることができるため、電荷を水平CCD側に強く
引き寄せることができ、垂直CCDから水平CCDへの
転送スピードをあげることができる。さらに、ポテンシ
ャルプロファイルをコントロールするためのバリア層の
形成は、周知のイオン注入技術により容易に行うことが
できる。水平CCDが2チャンネルの場合は、このバリ
ア層を水平CCDのバリア層形成と同時に行えるため、
製造工程が増えることはない。さらに、FIT型CCD
装置においても転送スピードを上げることができ、転送
効率を向上できるため、FIT型CCD装置の性能を向
上できる。以上のように、本発明によれば、HDTV方
式の目玉である、高画質性を向上できるIT型CCD装
置あるいはFIT型CCD装置を提供できる。
【図1】本発明の実施例の構造図であり、(a)は垂直
CCDと水平CCDとの接続部平面図、(b)はそのA
−A′断面図。
CCDと水平CCDとの接続部平面図、(b)はそのA
−A′断面図。
【図2】本発明の効果を示すポテンシャルプロファイル
図。
図。
【図3】本発明の実施例のウエルオーバーラップ部付近
の製造工程断面図。
の製造工程断面図。
【図4】本発明の実施例2の垂直CCDと水平CCDと
の接続部平面図。
の接続部平面図。
【図5】IT型CCD装置の課題を説明する平面概略
図。
図。
【図6】IT型CCD装置の垂直CCDと水平CCDと
の接続平面図。
の接続平面図。
【図7】IT型CCD装置のポテンシャルプロファイル
図。
図。
【図8】従来のFIT型CCD装置の平面概略図。
【図9】従来のFIT型CCD装置の垂直CCDと水平
CCDとの接続部平面図。
CCDとの接続部平面図。
【図10】従来のFIT型CCD装置の垂直CCDと水
平CCDとの接続部平面図。
平CCDとの接続部平面図。
【図11】従来のFIT型CCD装置の構造図であり、
(a)はD−D′断面図、(b)はポテンシャルプロフ
ァイル図。
(a)はD−D′断面図、(b)はポテンシャルプロフ
ァイル図。
【図12】従来のFIT型CCD装置の垂直CCDと水
平CCDとの接続部平面図。
平CCDとの接続部平面図。
【図13】従来のFIT型CCD装置の垂直CCDと水
平CCDとの接続部平面図。
平CCDとの接続部平面図。
【図14】従来のFIT型CCD装置の構造平面図であ
って、(a)はB−B′断面図、(b)はポテンシャル
プロファイル図。
って、(a)はB−B′断面図、(b)はポテンシャル
プロファイル図。
【図15】本発明の実施例3の構造図であり、(a)は
垂直CCDと水平CCDとの接続部平面図、(b)はそ
のE−E′断面図。
垂直CCDと水平CCDとの接続部平面図、(b)はそ
のE−E′断面図。
【図16】本発明の実施例4の垂直CCDと水平CCD
との接続部平面図。
との接続部平面図。
【図17】本発明の実施例5の垂直CCDと水平CCD
との接続部平面図。
との接続部平面図。
1 光電変換部 2 読み出しゲート 3,4 垂直CCD 5 水平CCD 6 電荷検出部 7 素子分離領域 8 垂直CCD最終電極 9 トランスファゲート 10 チャネル幅拡大図 11a,11b 垂直CCD転送電極 12a,12b 水平CCD転送電極 13,15,16,21,23,26 P型ウエル層 14 N型半導体基板 17 N型埋め込み層 18,22,24 バリア層 19 絶縁膜 20 レジスト膜 25a,25b 転送電極 27 ゲート酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 27/148 H01L 29/762 H01L 21/339 H04N 5/335
Claims (9)
- 【請求項1】 半導体基板上に行列に配置され、光を電
荷に変換する撮像素子群と、前記撮像素子群の列間に形
成された一導電型の第1領域と、その上部に設けられた
複数のゲート電極とからなり、生成した電荷群を垂直方
向に転送する垂直電荷転送素子群と、前記垂直電荷転送
素子群の転送方向終端に結合された一導電型の第2領域
と、その上部に設けられた複数のゲート電極とからな
り、前記垂直電荷転送素子群から転送されてきた前記電
荷群を行単位で水平方向に転送する水平電荷転送素子群
とを有する固体撮像装置において、前記第1領域と前記
第2領域とが重なる領域において、前記第2領域が前記
第1領域側へ延びるにつれ、ポテンシャルが次第に浅く
なる構造にしたことを特徴とする固体撮像装置。 - 【請求項2】 前記第2領域が前記第1領域へ延びる先
端付近に設けたバリア層により、前記第2領域が前記第
1領域側へ延びるにつれ、ポテンシャルが漸次浅くなる
ようにしたことを特徴とする請求項1の固体撮像装置。 - 【請求項3】 半導体基板上に行列に配置され、光を電
荷に変換する撮像素子群と、前記撮像素子群の列間に形
成された一導電型の第1の領域と、その上部に設けられ
た複数のゲート電極とからなる、生成した電荷群を垂直
方向に転送する垂直電荷転送素子群と、前記垂直電荷転
送素子群の転送方向終端に結合された一導電型の第2領
域と、その上部に設けられた複数のゲート電極とからな
る、前記垂直電荷転送素子群から転送されてきた前記電
荷群を行単位で前記垂直方向とは直交する方向に転送す
る水平電荷転送素子群とを有する固体撮像装置におい
て、前記第1領域と前記第2領域とが重なる領域におい
て、前記第2領域が前記第1領域側へ延びるにつれポテ
ンシャルが漸次浅くなるバリア層を、前記垂直電荷転送
素子群と前記水平電荷転送素子群との間に設けたことを
特徴とする固体撮像装置。 - 【請求項4】 前記バリア層が、前記垂直電荷転送素子
群の最終ゲート電極の位置に設けられていることを特徴
とする請求項2又は3の固体撮像装置。 - 【請求項5】 前記垂直電荷転送素子群のチャネルが、
前記水平電荷転送素子群に向かって拡大されるように形
成されていることを特徴とする請求項1又は3の固体撮
像装置。 - 【請求項6】 半導体基板の所定領域に一導電型の第1
領域を形成する工程と、前記第1領域と一部重なるよう
に一導電型の第2領域を形成する工程と、前記第1領域
および前記第2領域上に逆導電型の第3領域を形成する
工程と、前記第3領域上にゲート酸化膜を形成する工程
と、前記第1領域上に離散的に第1垂直転送ゲート群を
形成する工程と、第2垂直転送ゲート群を前記第1垂直
転送ゲートとは絶縁しつつ交互に並ぶよう形成する工程
とを有する固体撮像装置の製造方法において、前記第2
領域に最も近い第1転送ゲートの前記第2領域側端部に
自己整合させ、かつ、これに隣接する前記第2領域側の
第2転送ゲート下に、前記第1領域から前記第2領域に
向かってポテンシャルが次第に深くなるようになすバリ
ア層を形成する工程とを含むことを特徴とする固体撮像
装置の製造方法。 - 【請求項7】 半導体基板の所定領域に一導電型の第1
領域を形成する工程と、前記第1領域と一部重なるよう
に一導電型の第2領域を形成する工程と、前記第1領域
および前記第2領域上に逆導電型の第3領域を形成する
工程と、前記第3領域上にゲート酸化膜を形成する工程
と、前記第1領域上に離散的に第1垂直転送ゲート群を
形成する工程と、第2垂直転送ゲート群を前記第1垂直
転送ゲートとは絶縁しつつ交互に並ぶよう形成する工程
と、前記第2領域上に離散的に第1水平転送ゲート群を
形成する工程と、第2水平転送ゲート群を前記第1水平
転送ゲートとは絶縁しつつ交互に並ぶよう形成する工程
とを有する固体撮像装置の製造方法において、前記第1
水平転送ゲート群直下及び前記第2領域に最近接した垂
直ゲート直下にバリア層を形成する工程とを有すること
を特徴とする固体撮像装置の製造方法。 - 【請求項8】 一導電型の半導体基板上に、反対導電型
であって第1の不純物濃度と第1の接合深さを有する第
1のウエル層と、反対導電型であって前記第1の不純物
濃度よりも低い第2の不純物濃度と、前記第1の接合深
さよりも深い第2の接合深さを有する第2のウエル層と
を有し、前記第1及び第2のウエル層をオーバーラップ
させ、前記第1のウエル層から前記第2のウエル層に向
かって電荷を転送する固体撮像装置において、前記オー
バーラップ部に生成するポテンシャルのピーク位置に前
記ポテンシャルが電荷転送方向へ次第に低くなる構造を
設けたことを特徴とする固体撮像装置。 - 【請求項9】 前記バリア層の平面形状が矩形であるこ
とを特徴とする請求項2又は3の固体撮像装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6019350A JP2751817B2 (ja) | 1994-02-16 | 1994-02-16 | 固体撮像装置およびその製造方法 |
US08/383,820 US5742081A (en) | 1994-02-16 | 1995-02-06 | Charge transfer image pickup device |
KR1019950002777A KR100201789B1 (ko) | 1994-02-16 | 1995-02-15 | 고체 촬상 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6019350A JP2751817B2 (ja) | 1994-02-16 | 1994-02-16 | 固体撮像装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07231079A JPH07231079A (ja) | 1995-08-29 |
JP2751817B2 true JP2751817B2 (ja) | 1998-05-18 |
Family
ID=11996947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6019350A Expired - Fee Related JP2751817B2 (ja) | 1994-02-16 | 1994-02-16 | 固体撮像装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5742081A (ja) |
JP (1) | JP2751817B2 (ja) |
KR (1) | KR100201789B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6087685A (en) * | 1996-12-12 | 2000-07-11 | Sony Corporation | Solid-state imaging device |
JP4433528B2 (ja) * | 1998-12-08 | 2010-03-17 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
JP4284752B2 (ja) * | 1999-05-31 | 2009-06-24 | ソニー株式会社 | 固体撮像素子 |
JP4695745B2 (ja) * | 1999-08-11 | 2011-06-08 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
KR100370123B1 (ko) * | 1999-08-17 | 2003-01-29 | 주식회사 하이닉스반도체 | 전하 결합 소자 |
EP1102326B1 (en) * | 1999-11-22 | 2007-02-28 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and imaging system using the same |
JP3649397B2 (ja) * | 2002-03-01 | 2005-05-18 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
JP3963443B2 (ja) * | 2002-07-23 | 2007-08-22 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
JP5231161B2 (ja) * | 2008-10-21 | 2013-07-10 | シャープ株式会社 | 固体撮像装置及び電子情報機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62296463A (ja) * | 1986-06-16 | 1987-12-23 | Nec Corp | 固体撮像装置 |
JPH04258168A (ja) * | 1991-02-13 | 1992-09-14 | Hitachi Ltd | 固体撮像素子 |
JP3052560B2 (ja) * | 1992-04-15 | 2000-06-12 | 日本電気株式会社 | 電荷転送撮像装置およびその製造方法 |
-
1994
- 1994-02-16 JP JP6019350A patent/JP2751817B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-06 US US08/383,820 patent/US5742081A/en not_active Expired - Fee Related
- 1995-02-15 KR KR1019950002777A patent/KR100201789B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5742081A (en) | 1998-04-21 |
KR100201789B1 (ko) | 1999-06-15 |
JPH07231079A (ja) | 1995-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3697769B2 (ja) | 光電変換素子及び光電変換装置 | |
US6617174B2 (en) | Fieldless CMOS image sensor | |
JPH1070263A (ja) | 固体撮像素子 | |
GB2103876A (en) | Solid state image sensors | |
EP0809299B1 (en) | Active pixel sensor with punch-through reset and cross-talk suppression | |
DE102006048611A1 (de) | CMOS-Bildsensor und Verfahren zu seiner Herstellung | |
JP2751817B2 (ja) | 固体撮像装置およびその製造方法 | |
JPH05137072A (ja) | 固体撮像装置 | |
JP3292962B2 (ja) | 信号電荷転送装置の製造方法 | |
JP2845216B2 (ja) | 固体撮像装置およびその製造方法 | |
JP3248225B2 (ja) | 固体撮像素子の製造方法 | |
JP3052560B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
US5298778A (en) | Solid state image pickup device | |
JPH0425714B2 (ja) | ||
JP3047965B2 (ja) | 固体撮像装置 | |
JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
JP2897689B2 (ja) | 固体撮像装置 | |
JP3179080B2 (ja) | 電荷結合素子および該素子を備えた固体撮像素子 | |
JP2666684B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
CN101399279B (zh) | 图像传感器及其制造方法 | |
DE102005051485B4 (de) | Bildsensorbauelement und Herstellungsverfahren | |
JP3399000B2 (ja) | 固体撮像素子の製造方法 | |
JP3467918B2 (ja) | 固体撮像素子の製造方法及び固体撮像素子 | |
JPH03266465A (ja) | 固体撮像装置 | |
JPH04207077A (ja) | 固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |
|
LAPS | Cancellation because of no payment of annual fees |