JP4693943B2 - インターフェイス回路 - Google Patents

Description

本発明は、インターフェイス回路に関し、特に、ホスト機器とメモリカード等のサブ機器との間における双方向データ通信を、高速伝送が可能な差動方式によって行うためのインターフェイス回路に関する。

近年、ホスト機器とメモリカード等のサブ機器との間におけるデータ伝送方式に、様々なインターフェイスが用いられている。その中で、伝送速度を高速化する１つの手段として、差動方式が採用されている（例えば、特許文献１参照）。差動方式を用いれば、低振幅での通信が可能になり、インピーダンス整合を取った状態の理想的な伝送路であれば、数ｍ程度の長距離においても負荷が見えないため、高速に信号伝送を実現することができる。

高速メモリインタフェースであるＤＤＲ（Double Data Rate）方式やＸＤＲ（ExtremeData Rate）方式では、メモリ側の回路を単純化してコストを下げるために、ホスト側が通信系全体のクロックレイテンシを含めたタイミングを管理する方式になっている。メモリ側は、タイミング調整を行わず、入力されたクロックでデータを取り込む単純な構成になっている。

高速差動伝送においてクロックとデータのタイミングを保証する方法としては、例えば、受信側にクロックリカバリ回路を搭載して、差動データの取り込みタイミングを調整する方法が知られている。また、送信側でデータの出力タイミングを変えて送信し、受信側でデータを正確に取り込めたときに同期信号を受信側から送信側に送ることによって、タイミング保証を行う方式も提案されている（例えば、特許文献２参照）。

特開２００８−１８６０７７号公報 米国特許第７４０８９９５号明細書

しかしながら、従来の高速差動伝送方式では、クロックソースがホスト機器側にしかない構成の場合には、クロック及びデータのレイテンシの問題が必然的に生じる。また、上述したような同期信号を用いたタイミング保証の方式を採用した場合には、ＬＳＩの温度変化などに応じて変化するデータとクロックのタイミングに対して同期をとる必要があるため、頻繁に同期信号のやりとりを送信側と受信側で一定の期間行う必要があるため、連続してデータ伝送を行うシステムでは問題が生じる。

そこで、本発明は、ホスト機器とサブ機器との間の双方向データ伝送において、クロックソースがホスト機器にのみ存在する構成であっても、クロックおよびデータのレイテンシの問題を解消し、安定した高速データ伝送を実現することを目的とする。

本発明は、ホスト機器と、メモリカード等のサブ機器との間で双方向にデータ伝送を実行するためのインターフェイス回路として、ホスト機器に搭載された第１のＬＳＩは、第１の基準クロックを基にして、第１の送信用クロックと第１の受信用クロックとを個別に生成するとともに、サブ機器用の第２の基準クロックを生成する第１のクロック生成回路と、第２の基準クロックを差動クロックに変換して、サブ機器に向けて出力する差動ドライバと、第１の送信用クロックを用いて、パラレルデータを差動シリアル信号に変換し、サブ機器に向けて出力する第１の送信回路ブロックと、サブ機器から差動シリアル信号を受信し、第１の受信用クロックを用いて、タイミングを合わせた後にパラレルデータに変換する第１の受信回路ブロックとを備えている。また、サブ機器に搭載された第２のＬＳＩは、ホスト機器から差動クロックを受信し、第３の基準クロックに変換する差動レシーバと、第３の基準クロックを基にして、第２の送信用クロックと第２の受信用クロックとを個別に生成する第２のクロック生成回路と、第２の送信用クロックを用いて、パラレルデータを差動シリアル信号に変換し、ホスト機器に向けて出力する第２の送信回路ブロックと、ホスト機器から差動シリアル信号を受信し、第２の受信用クロックを用いて、タイミングを合わせた後にパラレルデータに変換する第２の受信回路ブロックとを備えている。

本発明によると、ホスト機器側で、第１の基準クロックを基にして、第１の送信用クロックと第１の受信用クロックとが個別に生成される。またこれとともに、第１の基準クロックを基にして、サブ機器用の第２の基準クロックが生成され、差動クロックに変換されてホスト機器からサブ機器に送信される。サブ機器側では、受信した差動クロックを第３の基準クロックに変換し、この第３の基準クロックを基にして、第２の送信用クロックと第２の受信用クロックとが個別に生成される。すなわち、水晶発振子等のクロックソースがホスト機器にのみ存在する構成において、ホスト機器側とサブ機器側それぞれにおいて、動作タイミングを保証することが可能になり、双方向データ伝送について、クロックおよびデータのレイテンシの問題を解消することができる。

また、前記第１のクロック生成回路は、多相クロックを出力する多相クロック生成回路であり、かつ、第１の送信用クロックと第１の受信用クロックのバンド幅を、異なる範囲に設定可能に、または、動的に変更可能に、構成されており、前記第２のクロック生成回路は、多相クロックを出力する多相クロック生成回路であり、かつ、第２の送信用クロックと第２の受信用クロックのバンド幅を、異なる範囲に設定可能に、または、動的に変更可能に、構成されているのが好ましい。

これにより、データ伝送の周波数特性をさらに安定させることができる。

また、前記第１のＬＳＩは、第１の入出力端子対の間に接続された終端抵抗の中間に、出力が接続されたバイアス回路を備え、前記バイアス回路は、少なくとも、データ伝送を行わない期間において、コモン電位を所定の電位に維持するのが好ましい。

これにより、伝送方向を切り替える際のデータ伝送を安定させることができ、切り替え時間を短縮することが可能になる。

本発明によると、クロックソースがホスト機器にのみ存在する構成において、ホスト機器側とサブ機器側それぞれにおいて動作タイミングを保証することが可能になり、安定した双方向データ伝送を実現することができる。

実施形態に係るインターフェイス回路を含む構成を示す図である。 実施形態に係る通信方式を実現する機能をより概念的に示した図である。 実施形態におけるコモン電位の安定化を説明するための図である。 実施形態に係るバイアス回路の具体例を示す図である。

以下、本発明の実施形態を図面に基づいて詳細に説明する。

図１は本実施形態に係るインターフェイス回路を含む構成を示す図である。図１に示すように、本実施形態に係るインターフェイス回路は、ホスト機器１とサブ機器２との間で双方向データ転送を実行する通信方式を実現するためのものであり、ホスト機器１に搭載された第１のＬＳＩ１０と、サブ機器２に搭載された第２のＬＳＩ２０とを備えている。なお、第１のＬＳＩ１０と第２のＬＳＩ２０のそれぞれについても、インターフェイス回路と呼ぶものとする。

ホスト機器１とは例えば、プラズマディスプレイなどのＴＶ、ＰＣ、カーナビ、携帯端末、モバイルＡＶ機器、デジタルカメラ、ムービーなどが相当する。サブ機器２とは例えば、メモリモジュールなどが相当する。メモリモジュールは、ＳＤカードなどのメモリカード、または組み込みメモリなどを含む。ホスト機器１とサブ機器２とは、差動信号を伝送する伝送路３１，３２，３３によって電気的に接続されている。伝送路３１は単方向にクロック伝送を行うものであり、差動クロックをホスト機器１からサブ機器２に伝送する。伝送路３１，３２は双方向にデータ伝送を行うものであり、差動シリアル信号をホスト機器１からサブ機器２に、あるいは、サブ機器２からホスト機器１に伝送する。これらの伝送路３１，３２，３３は例えば、ボードやケーブルによって構成される。

ホスト機器１の第１のＬＳＩ１０において、基準クロック生成器１１は、水晶発振子５から発振出力されたクロックを入力し、第１の基準クロックＲＦＣ１を生成する。第１のクロック生成回路１２は、第１の基準クロックＲＦＣ１を基にして、第１の送信用クロックＴＣ１と第１の受信用クロックＲＣ１とを個別に生成する。ここでは第１のクロック生成回路１２は、多相クロックを出力する多相出力ＰＬＬ回路であり、送信用クロックＴＣ１として１０相クロックを生成するとともに、受信用クロックＲＣ１として３０相クロックを生成するものとする。また第１のクロック生成回路１２は、第１の基準クロックＲＦＣ１を基にして、サブ機器２用の第２の基準クロックＲＦＣ２を生成する。差動ドライバ１３は、第２の基準クロックＲＦＣ２を差動クロックに変換して、サブ機器２に向けて出力する。出力された差動クロックは、出力端子対６を介して伝送路３１に送られる。

また、サブ機器２の第２のＬＳＩ２０において、差動レシーバ２１は、ホスト機器１から送信された差動クロックを入力端子対８を介して受信し、第３の基準クロックＲＦＣ３に変換する。第２のクロック生成回路２２は、第３の基準クロックＲＦＣ３を基にして、第２の送信用クロックＴＣ２と第２の受信用クロックＲＣ２とを個別に生成する。ここでは第２のクロック生成回路２２は、多相クロックを出力する多相出力ＤＬＬ回路であり、送信用クロックＴＣ２として１０相クロックを生成するとともに、受信用クロックＲＣ２として３０相クロックを生成するものとする。

すなわち、図１の構成では、クロックをホスト機器１からサブ機器２に送る、いわゆるClockForwarded方式を採用している。これにより、サブ機器２に水晶発振子などのクロックソースを搭載できない場合であっても、サブ機器２側では、ホスト機器１から送信された基準クロックを基にして送信用クロックと受信用クロックが生成できるので、ホスト機器側とサブ機器側それぞれにおいて動作タイミングを保証することが可能になり、安定した双方向データ伝送を実現することができる。

なお、第１のクロック生成回路１２は、多相出力ＰＬＬ回路に限られるものではなく、例えばＤＬＬ回路で実現してもよい。また、第２のクロック生成回路２２は、多相出力ＤＬＬ回路に限られるものではなく、例えばＰＬＬ回路で実現してもよい。

また、図１に示す第１および第２のＬＳＩ１０，２０は、データ伝送機能が２系統設けられている。すなわち、伝送路３２に関して、第１のＬＳＩ１０は第１の送信回路ブロック１４Ａおよび第１の受信回路ブロック１５Ａを備え、第２のＬＳＩ２０は第２の送信回路ブロック２４Ａおよび第２の受信回路ブロック２５Ａを備えている。同様に、伝送路３３に関して、第１のＬＳＩ１０は第１の送信回路ブロック１４Ｂおよび第１の受信回路ブロック１５Ｂを備え、第２のＬＳＩ２０は第２の送信回路ブロック２４Ｂおよび第２の受信回路ブロック２５Ｂを備えている。

第１のＬＳＩ１０において、第１の送信回路ブロック１４Ａ，１４Ｂは、シリアライザ１４１，１４３と差動ドライバ１４２，１４４を備えており、第１の送信用クロックＴＣ１を用いて、パラレルデータを差動シリアル信号に変換し、サブ機器２に向けて出力する。すなわち、シリアライザ１４１，１４３は第１の送信用クロックＴＣ１を用いて、パラレルデータを差動シリアル信号に変換する。ここではシリアライザ１４１，１４３は、８ビットパラレルデータに対して２ビットを追加し、これをシリアルデータに変換しかつ暗号化して出力する（８Ｂ１０Ｂ）。差動ドライバ１４２，１４４はシリアライザ１４１，１４３から出力されたシリアルデータを差動シリアル信号に変換して出力する。差動ドライバ１４２，１４４から出力された差動シリアル信号は、入出力端子対７Ａ，７Ｂを介して伝送路３２，３３にそれぞれ出力される。

また、第１の受信回路ブロック１５Ａ，１５Ｂは、差動レシーバ１５１，１５４、クロックデータリカバリ（ＣＤＲ）回路１５２，１５５、およびデシリアライザ１５３，１５６を備えており、サブ機器２から差動シリアル信号を受信し、第１の受信用クロックＲＣ１を用いて、クロックデータリカバリによってタイミングを合わせた後にパラレルデータに変換する。すなわち、差動レシーバ１５１，１５４は入出力端子対７Ａ，７Ｂを介して伝送路３２，３３からそれぞれ入力した差動シリアル信号を、シリアルデータに変換して出力する。ＣＤＲ回路１５２，１５５は、入力データのデータウィンドウの安全な位置をクロックでたたくためのエッジ選択を決定する回路であり、第１の受信用クロックＲＣ１に従って動作する。なお、ＣＤＲ回路は位相調整回路の一例であって、これ以外の構成によって、差動シリアル信号のタイミング合わせを行うようにしてもかまわない。デシリアライザ１５３，１５６は、ＣＤＲ回路１５２，１５５から出力されたシリアルデータを復号化し、かつ、８ビットパラレルデータに変換して出力する（１０Ｂ８Ｂ）。

なお、上述したように、第１の入出力端子対としての入出力端子対７Ａ，７Ｂは、第１の送信回路ブロック１４Ａ，１４Ｂが接続される差動出力端子、および、第１の受信回路ブロック１５Ａ，１５Ｂが接続される差動入力端子として共用される。

一方、第２のＬＳＩ２０において、第２の送信回路ブロック２４Ａ，２４Ｂは、シリアライザ２４１，２４３と差動ドライバ２４２，２４４を備えており、第２の送信用クロックＴＣ２を用いて、パラレルデータを差動シリアル信号に変換し、ホスト機器１に向けて出力する。すなわち、シリアライザ２４１，２４３は第２の送信用クロックＴＣ２を用いて、パラレルデータを差動シリアル信号に変換する。ここではシリアライザ２４１，２４３は、８ビットパラレルデータに対して２ビットを追加し、これをシリアルデータに変換しかつ暗号化して出力する（８Ｂ１０Ｂ）。差動ドライバ２４２，２４４はシリアライザ２４１，２４３から出力されたシリアルデータを差動シリアル信号に変換して出力する。差動ドライバ２４２，２４４から出力された差動シリアル信号は、入出力端子対９Ａ，９Ｂを介して伝送路３２，３３にそれぞれ出力される。

また、第２の受信回路ブロック２５Ａ，２５Ｂは、差動レシーバ２５１，２５４、クロックデータリカバリ（ＣＤＲ）回路２５２，２５５、およびデシリアライザ２５３，２５６を備えており、ホスト機器１から差動シリアル信号を受信し、第２の受信用クロックＲＣ２を用いて、クロックデータリカバリによってタイミングを合わせた後にパラレルデータに変換する。すなわち、差動レシーバ２５１，２５４は入出力端子対９Ａ，９Ｂを介して伝送路３２，３３からそれぞれ入力した差動シリアル信号を、シリアルデータに変換して出力する。ＣＤＲ回路２５２，２５５は、入力データのデータウィンドウの安全な位置をクロックでたたくためのエッジ選択を決定する回路であり、第２の受信用クロックＲＣ２に従って動作する。なお、ＣＤＲ回路は位相調整回路の一例であって、これ以外の構成によって、差動シリアル信号のタイミング合わせを行うようにしてもかまわない。デシリアライザ２５３，２５６は、ＣＤＲ回路２５２，２５５から出力されたシリアルデータを復号化し、かつ、８ビットパラレルデータに変換して出力する（１０Ｂ８Ｂ）。

なお、上述したように、第２の入出力端子対としての入出力端子対９Ａ，９Ｂは、第２の送信回路ブロック２４Ａ，２４Ｂが接続される差動出力端子、および、第２の受信回路ブロック２５Ａ，２５Ｂが接続される差動入力端子として共用される。

このような構成によって、一対の差動ペア端子で送信と受信の双方向の機能を有することができるため、端子数が限定されたシステムにおいて双方向伝送を実現することができる。

また、第１のＬＳＩ１０は、伝送路３２，３３に差動コモン電位を供給するためのバイアス回路１８Ａ，１８Ｂを備えている。このバイアス回路１８Ａ，１８Ｂについては後述する。また、第２のＬＳＩ２０は、伝送路３２，３３に差動信号がないことを検知するためのＨｉ−Ｚ検知回路２８Ａ，２８Ｂを備えている。伝送路３２，３３がＨｉ−Ｚ（ハイインピーダンス）になると差動間の電位差がなくなるため、Ｈｉ−Ｚ検知回路２８Ａ，２８Ｂは差動電位差が一定の振幅以内に入ると、差動信号がないと判定する。

なお、図１の構成において、差動データ伝送は、双方向においてすなわち、ホスト機器１からサブ機器２へも、サブ機器２からホスト機器１へも、全二重方式または半二重方式によって行われる。

また、図１の構成は、シングルエンドインターフェイスにも対応しており、例えば、従来規格に基づくシングルエンドデータ伝送も実行可能になっている。すなわち、第１のＬＳＩ１０は、シングルエンドインターフェイスの第１のドライバ１６ａ，１７ａおよび第１のレシーバ１６ｂ，１７ｂを備えている。第１のドライバ１６ａ，１７ａの出力端子および第１のレシーバ１６ｂ，１７ｂの入力端子は、差動ドライバ１３の出力に接続されている。第２のＬＳＩ２０は、シングルエンドインターフェイスの第２のドライバ２６ａ，２７ａおよび第２のレシーバ２６ｂ，２７ｂを備えている。第２のドライバ２６ａ，２７ａの出力端子および第２のレシーバ２６ｂ，２７ｂの入力端子は、差動レシーバ２１の入力に接続されている。

また、第１および第２のクロック生成回路１２，２２は、送信用クロックＴＣ１，ＴＣ２と受信用クロックＲＣ１，ＲＣ２のバンド幅を、異なる範囲に設定可能に構成されているのが好ましい。さらに、送信用クロックＴＣ１，ＴＣ２と受信用クロックＲＣ１，ＲＣ２のバンド幅を、動的に変更可能に構成されているのが好ましい。例えば、送信用クロックＴＣ１，ＴＣ２のバンド幅を相対的に低く、例えば１ＭＨｚ〜２ＭＨｚの範囲で設定する一方、受信用クロックＲＣ１，ＲＣ２のバンド幅を相対的に高く、例えば２ＭＨｚ〜４ＭＨｚの範囲に設定する。これにより、受信用クロックと送信用クロックの関係を適正に設定できるので、通信系の周波数特性を改善し安定させることができる。

このような構成を実現するためには、例えば、多相クロック生成回路として多相ＰＬＬ回路を用いる場合には、ＶＣＯ等を受信用と送信用として２個搭載しておけばよい。あるいは、第１および第２のクロック生成回路１２，２２が、それぞれ、送信用と受信用とに個別に、多相クロック生成回路を備えていてもよい。

図２は本実施形態に係る通信方式を実現する機能をより概念的に示した図である。図２において、ホスト機器１は、各種の情報を格納するＲＯＭ４１、通信制御を行う論理回路ブロック４２（ＰＨＹ層、ＬＩＮＫ層およびプロトコル層）、シングルエンドデータ伝送を実行するためのシングルエンド伝送部４３、および差動データ伝送を実行するための差動伝送部４４を備えている。図１の構成では、第１のＬＳＩ１０にシングルエンド伝送部４３と差動伝送部４４が含まれている。同様に、サブ機器２は、各種の情報を格納するＲＯＭ５１、通信制御を行う論理回路ブロック５２（ＰＨＹ層、ＬＩＮＫ層およびプロトコル層）、シングルエンドデータ伝送を実行するためのシングルエンド伝送部５３、および差動データ伝送を実行するための差動伝送部５４を備えている。図１の構成では、第２のＬＳＩ２０にシングルエンド伝送部５３と差動伝送部５４が含まれている。

ホスト機器１において、ＲＯＭ４１は、第１のクロック生成回路１２の詳細情報を記憶している。例えば、第１のクロック生成回路１２がＰＬＬ回路によって構成されているとき、周波数レンジやバンド幅などの情報を記憶している。サブ機器２においても同様に、ＲＯＭ５１は、第２のクロック生成回路２２の詳細情報を記憶している。

そして、ホスト機器１は、サブ機器２が有するＲＯＭ５１に記憶された、第２のクロック生成回路２２の詳細情報を読み込み、この詳細情報に応じて、第１のクロック生成回路１２の設定を行う機能を有する。例えばホスト機器１は、サブ機器２が有する第２のクロック生成回路２２（例えば多相出力ＤＬＬ回路）の周波数レンジ情報に応じて、第１のクロック生成回路２１（例えば多相出力ＰＬＬ回路）のＶＣＯの周波数レンジを最適（±５０％等）に設定する。あるいは、ホスト機器１は、サブ機器２が有する第２のクロック生成回路２２のバンド幅情報に応じて、第１のクロック生成回路２１のバンド幅を最適（±５０％等）に設定する。これにより、ホスト機器１側で、差動データ伝送にとって最適な設定を行うことができるとともに、様々なサブ機器２に対応することが可能になる。

なお、ホスト機器１は、シングルエンドデータ伝送から差動データ伝送に切り替える間に、サブ機器２が有するＲＯＭ５１に記憶された、第２のクロック生成回路２２の詳細情報を読み込む動作を行うのが好ましい。これにより、差動データ伝送を開始する前にサブ機器２のクロック生成回路の設定を読み込み、ホスト機器１側が最適な設定を完了するため、実際の差動データ伝送に影響を与えずに設定を変更できる。

また、図１の構成では、第１のＬＳＩ１０にバイアス回路１８Ａ，１８Ｂを設けることによって、差動伝送路のコモン電位の安定化を図っている。

図３は本実施形態におけるコモン電位の安定化について説明するための図である。まず図３（ａ）に示すように、従来方式では、データ伝送を行わないハイインピーダンス期間（Ｈｉ−Ｚ期間）においてコモン電位が不定となるため、例えば伝送方向を切り替えた後の伝送期間の開始時に、コモン電位が正常状態になるまでに時間を要することになり、差動信号が不安定になる（Ａ）。また図３（ｂ）に示すように、いわゆるＡＣ結合方式を用いた場合、伝送期間の開始時に、差動電位差が十分に大きくなるまでに時間を要することになり、差動信号が不安定になる（Ｂ）。

このため本実施形態では、バイアス回路１８Ａ，１８Ｂによって、少なくともデータ伝送を行わないハイインピーダンス期間を含めて、伝送方向の向きにかかわらず、コモン電位を所定の電位に維持する。これにより、例えば伝送方向を切り替えた後の伝送期間の開始時に、差動信号が不安定になることがなくなるので、伝送方向の切り替えに要する時間をより短縮することが可能になる。

図４はバイアス回路の具体的な構成例を示す図である。図４は伝送路３２に関する回路構成を抜粋して示している。図４では、バイアス回路は、オペアンプからなるボルテージフォロワ回路１８１によって構成されている。ボルテージフォロワ回路１８１の出力は、入出力端子対７Ａの間に接続された終端抵抗１８２の中間に接続されている。差動ドライバ１４２は電流方式であり、“Ｈ”出力のときはＰｃｈ側が定電流を出力しＮｃｈ側で定電流を引き込む一方、“Ｌ”出力のときはＮｃｈ側が定電流を出力しＰｃｈ側で定電流を引き込む。ボルテージフォロワ回路１８１は、ＬＳＩ内部で生成されたコモン電位を伝送路３２の中間電位として出力する。これにより、コモン電位を所定の電位に維持することが可能になる。

本発明に係るインターフェイス回路は、クロックソースがホスト機器にのみ存在する構成において、安定した双方向データ伝送を実現することができるので、例えば、プラズマディスプレイ等のＳＤカード用インターフェイスに有用である。

１ ホスト機器
２ サブ機器
７Ａ，７Ｂ 第１の入出力端子対
９Ａ，９Ｂ 第２の入出力端子対
１０ 第１のＬＳＩ
１２ 第１のクロック生成回路
１３ 差動ドライバ
１４Ａ，１４Ｂ 第１の送信回路ブロック
１５Ａ，１５Ｂ 第１の受信回路ブロック
１６ａ，１７ａ 第１のドライバ
１６ｂ，１７ｂ 第１のレシーバ
１８Ａ，１８Ｂ バイアス回路
２０ 第２のＬＳＩ
２２ 第２のクロック生成回路
２４Ａ，２４Ｂ 第２の送信回路ブロック
２５Ａ，２５Ｂ 第２の受信回路ブロック
２６ａ，２７ａ 第２のドライバ
２６ｂ，２７ｂ 第２のレシーバ
５１ ＲＯＭ
１８１ ボルテージフォロア回路（バイアス回路）
ＲＦＣ１ 第１の基準クロック
ＲＦＣ２ 第２の基準クロック
ＲＦＣ３ 第３の基準クロック
ＴＣ１ 第１の送信用クロック
ＲＣ１ 第１の受信用クロック
ＴＣ２ 第２の送信用クロック
ＲＣ２ 第２の受信用クロック

Claims (19)

1. ホスト機器とサブ機器との間で双方向にデータ伝送を実行するためのインターフェイス回路であって、
   前記ホスト機器に搭載された第１のＬＳＩと、前記サブ機器に搭載された第２のＬＳＩとを備え、
   前記第１のＬＳＩは、
   第１の基準クロックを基にして、第１の送信用クロックと第１の受信用クロックとを個別に生成するとともに、前記サブ機器用の第２の基準クロックを生成する第１のクロック生成回路と、
   前記第２の基準クロックを差動クロックに変換して、前記サブ機器に向けて出力する差動ドライバと、
   前記第１の送信用クロックを用いて、パラレルデータを差動シリアル信号に変換し、前記サブ機器に向けて出力する第１の送信回路ブロックと、
   前記サブ機器から差動シリアル信号を受信し、前記第１の受信用クロックを用いて、タイミングを合わせた後にパラレルデータに変換する第１の受信回路ブロックとを備えており、
   前記第２のＬＳＩは、
   前記ホスト機器から差動クロックを受信し、第３の基準クロックに変換する差動レシーバと、
   前記第３の基準クロックを基にして、第２の送信用クロックと第２の受信用クロックとを個別に生成する第２のクロック生成回路と、
   前記第２の送信用クロックを用いて、パラレルデータを差動シリアル信号に変換し、前記ホスト機器に向けて出力する第２の送信回路ブロックと、
   前記ホスト機器から差動シリアル信号を受信し、前記第２の受信用クロックを用いて、タイミングを合わせた後にパラレルデータに変換する第２の受信回路ブロックとを備えている
   ことを特徴とするインターフェイス回路。
2. 請求項１記載のインターフェイス回路において、
   前記第１のＬＳＩは、
   前記第１の送信回路ブロックが接続される差動出力端子、および、前記第１の受信回路ブロックが接続される差動入力端子として共用される、第１の入出力端子対を備えており、
   前記第２のＬＳＩは、
   前記第２の送信回路ブロックが接続される差動出力端子、および、前記第２の受信回路ブロックが接続される差動入力端子として共用される、第２の入出力端子対を備えている
   ことを特徴とするインターフェイス回路。
3. 請求項１記載のインターフェイス回路において、
   前記第１の受信回路ブロックは、位相調整回路によって、差動シリアル信号のタイミング合わせを行うものであり、
   前記第２の受信回路ブロックは、位相調整回路によって、差動シリアル信号のタイミング合わせを行うものである
   ことを特徴とするインターフェイス回路。
4. 請求項１記載のインターフェイス回路において、
   前記ホスト機器と前記サブ機器との間の差動データ伝送は、双方向において、全二重方式または半二重方式によって行われる
   ことを特徴とするインターフェイス回路。
5. 請求項１記載のインターフェイス回路において、
   前記第１のＬＳＩは、
   シングルエンドインターフェイスの第１のドライバおよび第１のレシーバを備え、
   前記第１のドライバの出力端子および前記第１のレシーバの入力端子は、前記差動ドライバの出力に接続されており、
   前記第２のＬＳＩは、
   シングルエンドインターフェイスの第２のドライバおよび第２のレシーバを備え、
   前記第２のドライバの出力端子および前記第２のレシーバの入力端子は、前記差動レシーバの入力に接続されている
   ことを特徴とするインターフェイス回路。
6. 請求項１記載のインターフェイス回路において、
   前記第１のクロック生成回路は、多相クロックを出力する多相クロック生成回路であり、かつ、前記第１の送信用クロックと前記第１の受信用クロックのバンド幅を、異なる範囲に設定可能に、または、動的に変更可能に、構成されており、
   前記第２のクロック生成回路は、多相クロックを出力する多相クロック生成回路であり、かつ、前記第２の送信用クロックと前記第２の受信用クロックのバンド幅を、異なる範囲に設定可能に、または、動的に変更可能に、構成されている
   ことを特徴とするインターフェイス回路。
7. 請求項６記載のインターフェイス回路において、
   前記第１および第２のクロック生成回路は、それぞれ、送信用と受信用とに個別に、多相クロック生成回路を備えている
   ことを特徴とするインターフェイス回路。
8. 請求項１記載のインターフェイス回路において、
   前記サブ機器は、
   前記第２のクロック生成回路に関する詳細情報を記憶しているＲＯＭを備えており、
   前記ホスト機器は、
   前記サブ機器が有する前記ＲＯＭに記憶された詳細情報を読み込み、この詳細情報に応じて、前記第１のクロック生成回路の設定を行う機能を有する
   ことを特徴とするインターフェイス回路。
9. 請求項８記載のインターフェイス回路において、
   前記ホスト機器と前記サブ機器とは、差動データ伝送に加えて、シングルエンドデータ伝送を実行可能であり、
   前記ホスト機器は、シングルエンドデータ伝送から差動データ伝送に切り替える間に、前記サブ機器が有する前記ＲＯＭに記憶された詳細情報を読み込む動作を行う
   ことを特徴とするインターフェイス回路。
10. 請求項１記載のインターフェイス回路において、
    前記第１のクロック生成回路は、多相クロックを出力する多相出力ＰＬＬ回路であり、
    前記第２のクロック生成回路は、多相クロックを出力する多相出力ＤＬＬ回路である
    ことを特徴とするインターフェイス回路。
11. 請求項１０記載のインターフェイス回路において、
    前記サブ機器は、
    前記多相出力ＤＬＬ回路に関する詳細情報を記憶しているＲＯＭを備えており、
    前記ホスト機器は、
    前記サブ機器が有する前記ＲＯＭに記憶された詳細情報を読み込み、この詳細情報に応じて、前記多相出力ＰＬＬ回路の設定を行う機能を有する
    ことを特徴とするインターフェイス回路。
12. 請求項１記載のインターフェイス回路において、
    前記第１のＬＳＩは、前記第１の入出力端子対の間に接続された終端抵抗の中間に、出力が接続されたバイアス回路を備え、
    前記バイアス回路は、少なくとも、データ伝送を行わない期間において、コモン電位を所定の電位に維持する
    ことを特徴とするインターフェイス回路。
13. ホスト機器とサブ機器との間で双方向にデータ伝送を実行するために、前記ホスト機器に搭載されたインターフェイス回路であって、
    基準クロックを基にして、送信用クロックと受信用クロックとを個別に生成するとともに、前記サブ機器用の基準クロックを生成するクロック生成回路と、
    前記サブ機器用の基準クロックを差動クロックに変換して、前記サブ機器に向けて出力する差動ドライバと、
    前記送信用クロックを用いて、パラレルデータを差動シリアル信号に変換し、前記サブ機器に向けて出力する送信回路ブロックと、
    前記サブ機器から差動シリアル信号を受信し、前記受信用クロックを用いて、タイミングを合わせた後にパラレルデータに変換する受信回路ブロックとを備えている
    ことを特徴とするインターフェイス回路。
14. 請求項１３記載のインターフェイス回路において、
    前記送信回路ブロックが接続される差動出力端子、および、前記受信回路ブロックが接続される差動入力端子として共用される、入出力端子対を備えている
    ことを特徴とするインターフェイス回路。
15. 請求項１３記載のインターフェイス回路において、
    前記受信回路ブロックは、位相調整回路によって、差動シリアル信号のタイミング合わせを行うものである
    ことを特徴とするインターフェイス回路。
16. ホスト機器とサブ機器との間で双方向にデータ伝送を実行するために、前記サブ機器に搭載されたインターフェイス回路であって、
    前記ホスト機器から差動クロックを受信し、基準クロックに変換する差動レシーバと、
    前記基準クロックを基にして、送信用クロックと受信用クロックとを個別に生成するクロック生成回路と、
    前記送信用クロックを用いて、パラレルデータを差動シリアル信号に変換し、前記ホスト機器に向けて出力する送信回路ブロックと、
    前記ホスト機器から差動シリアル信号を受信し、前記受信用クロックを用いて、タイミングを合わせた後にパラレルデータに変換する受信回路ブロックとを備えている
    ことを特徴とするインターフェイス回路。
17. 請求項１６記載のインターフェイス回路において、
    前記送信回路ブロックが接続される差動出力端子、および、前記受信回路ブロックが接続される差動入力端子として共用される、入出力端子対を備えている
    ことを特徴とするインターフェイス回路。
18. 請求項１６記載のインターフェイス回路において、
    前記受信回路ブロックは、位相調整回路によって、差動シリアル信号のタイミング合わせを行う
    ことを特徴とするインターフェイス回路。
19. 請求項１，１３，１６のうちいずれか１項記載のインターフェイス回路において、
    前記サブ機器は、メモリモジュールである
    ことを特徴とするインターフェイス回路。

Images