JP5849997B2 - データ通信システム、スレーブ及びマスタ - Google Patents
データ通信システム、スレーブ及びマスタ Download PDFInfo
- Publication number
- JP5849997B2 JP5849997B2 JP2013131711A JP2013131711A JP5849997B2 JP 5849997 B2 JP5849997 B2 JP 5849997B2 JP 2013131711 A JP2013131711 A JP 2013131711A JP 2013131711 A JP2013131711 A JP 2013131711A JP 5849997 B2 JP5849997 B2 JP 5849997B2
- Authority
- JP
- Japan
- Prior art keywords
- slave
- master
- data
- signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Dc Digital Transmission (AREA)
- Bidirectional Digital Transmission (AREA)
Description
以下、本発明の第1の実施形態について、図1から図4を参照して説明する。データ通信システム1は、車載環境で適用されており、マスタ2とスレーブ3とがワイヤーハーネス4(伝送路に相当)により1対1で接続されて構成されている。マスタ2は例えばECU(Electronic Control Unit)等に実装されるIC(Integrated Circuit)であり、スレーブ3は例えばセンサやアクチュエータ等に実装されるICである。例えばマスタ2がECUに実装され、スレーブ3がセンサに実装される構成では、ECUがセンサからセンサ信号を受信して動作する態様となる。又、例えばマスタ2がECUに実装され、スレーブ3がアクチュエータに実装される構成では、ECUが駆動信号をアクチュエータに送信して当該アクチュエータを駆動させる態様となる。マスタ2は、例えばECU等に実装される構成であれば、その消費電流やチップサイズが大きくても良いが、スレーブ3は、例えばセンサやアクチュエータ等に実装される構成であれば、その消費電流やチップサイズが小さい方が望ましい。ワイヤーハーネス4は、例えばツイストペアケーブル(撚り対線)、フラットケーブル、同軸線及び2芯同軸線等により構成されている。
次に、本発明の第2の実施形態について、図5及び図6を参照して説明する。尚、上記した第1の実施形態と同一の部分については説明を省略し、異なる部分について説明する。第2の実施形態では、スレーブ3は、同一のスレーブ側送信データを複数回に亘ってマスタ2に送信する。マスタ2は、スレーブ3から複数回に亘って送信されたスレーブ側送信データを受信すると、そのスレーブ側送信データを受信した回数の多数決や値の平均によりマスタ側受信データを判定する。具体的に説明すると、スレーブ3が「0」、「1」の2ビットデータを連続して4回送信する仕様である場合に、データエラーが発生しなければ、マスタ2は、マスタ側受信データを「0」、「1」と判定することが可能である。一方、図5に示すように、例えば3回目の送信でデータエラーが発生し、スレーブ3が送信した「0」、「1」の2ビットデータをマスタ2が誤って「1」、「1」の2ビットデータとして受信したとしても、マスタ2は、スレーブ側送信データを受信した回数の多数決により判定することで、マスタ側受信データを「0」、「1」と判定することが可能である。又、図6に示すように、同じく例えば3回目の送信でデータエラーが発生し、スレーブ3が送信した「0」、「1」の2ビットデータをマスタ2が誤って「1」、「1」の2ビットデータとして受信したとしても、マスタ2は、スレーブ側送信データを受信した値の平均により判定することで、マスタ側受信データを「0」、「1」と判定することが可能である。このようにスレーブ3が同一のスレーブ側送信データを複数回に亘ってマスタ2に送信する場合に、スレーブ側送信データを受信した回数の多数決や値の平均によりマスタ側受信データを判定することで、データエラーが発生したとしても、スレーブ側送信データを正確に復元することができ、信頼性を高めることができる。
次に、本発明の第3の実施形態について、図7を参照して説明する。尚、上記した第1の実施形態と同一の部分については説明を省略し、異なる部分について説明する。第3の実施形態では、スレーブ3は、スレーブ側送信データを多値化してマスタ2に送信する。具体的に説明すると、図5に示すように、スレーブ3は、スレーブ側送信信号の振幅に4つの階調を持たせることで、スレーブ側送信データを多値化してマスタ2に送信する。スレーブ3は、3つ以上の階調を持たせることで、スレーブ側送信データの送信レートを高めることが可能となる。
次に、本発明の第4の実施形態について、図8から図10を参照して説明する。尚、上記した第1から第3の実施形態と同一の部分については説明を省略し、異なる部分について説明する。第1から第3の実施形態は、マスタ2とスレーブ3とがワイヤーハーネス4により1対1で接続されている構成であるが、第4の実施形態は、マスタとスレーブとがワイヤーハーネスにより1対n(nは2以上の自然数)で接続されている構成である。即ち、データ通信システム11は、第1の実施形態で説明したマスタ2と第1のスレーブ121から第nのスレーブ12nとがワイヤーハーネス13により1対nで接続されて構成されている。第1のスレーブ121から第nのスレーブ12nは、それぞれ第1の実施形態で説明したスレーブ3と同等の構成である。例えば第1のスレーブ121は、スレーブ側コントローラ121aと、スレーブ側受信回路121bと、スレーブ側クロック抽出回路121cと、FIFO121dと、スレーブ側送信回路121eとを有する。又、第1のスレーブ121には第1のスレーブ側発振器121fが外付けで接続されている。同様に、第2のスレーブ122には第2のスレーブ側発振器122aが外付けで接続されており、第nのスレーブ12nには第nのスレーブ側発振器12naが外付けで接続されている。ワイヤーハーネス13には第1の分岐点131から第mの分岐点13m(m=n−1)が設けられている。
次に、本発明の第5の実施形態について、図11及び図12を参照して説明する。尚、上記した第1から第4の実施形態と同一の部分については説明を省略し、異なる部分について説明する。第1から第4の実施形態は、隣り合うエッジ検出区間でスレーブ側送信データを送信する期間として2区間を確保する構成であるが、第5の実施形態は、隣り合うエッジ検出区間でスレーブ側送信データを送信する期間として4区間を確保する構成である。隣り合うエッジ検出区間でのスレーブ側送信データを送信する期間は、マスタ側送信データの送信レートに依存する。マスタ側送信データの送信レートが相対的に高ければ、隣り合うエッジ検出区間でスレーブ側送信データを送信する期間が相対的に短くなり、スレーブ側送信データの送信レートが相対的に低くなる。一方、マスタ側送信データの送信レートが相対的に低ければ、隣り合うエッジ検出区間でスレーブ側送信データを送信する期間が相対的に長くなり、スレーブ側送信データの送信レートが相対的に高くなる。
本発明は、上記した実施形態にのみ限定されるものではなく、以下のように変形又は拡張することができる。
第1から第5の実施形態をどのように組み合わせても良い。即ち、例えば第3の実施形態と第4や第5の実施形態を組み合わせることで、マスタとスレーブとが1対nで接続されている構成で、それぞれのスレーブがスレーブ側送信データを多値化してマスタに送信する構成であっても良い。
Claims (11)
- マスタ側送信データを含むマスタ側送信信号を伝送路(4)を介してスレーブ(3)に送信するマスタ(2)と、
前記マスタから送信された前記マスタ側送信信号を前記伝送路を介してスレーブ側受信信号として受信し、その受信した前記スレーブ側受信信号からクロックデータリカバリーによりクロックを抽出するクロック抽出処理を行うと共に、前記スレーブ側受信信号からスレーブ側受信データを判定する受信データ判定処理を行うスレーブと、を備えたデータ通信システム(1)において、
前記スレーブは、前記クロック抽出処理と前記受信データ判定処理とを妨げず、且つ前記スレーブ側受信信号が存在する期間で、スレーブ側送信データを含むスレーブ側送信信号を前記伝送路を介して前記マスタに送信し、
前記マスタは、前記スレーブから送信された前記スレーブ側送信信号を前記伝送路を介してマスタ側受信信号として受信し、その受信した前記マスタ側受信信号の信号波形から前記マスタ側送信信号の信号波形成分を除去した後に、前記マスタ側受信信号からマスタ側受信データを判定することを特徴とするデータ通信システム。 - 請求項1に記載したデータ通信システムにおいて、
前記スレーブは、前記マスタが前記マスタ側送信信号を前記スレーブに送信する送信レートよりも高い送信レートで前記スレーブ側送信信号を前記マスタに送信することを特徴とするデータ通信システム。 - 請求項1に記載したデータ通信システムにおいて、
前記スレーブは、前記マスタが前記マスタ側送信信号を前記スレーブに送信する送信レートよりも低い送信レートで前記スレーブ側送信信号を前記マスタに送信することを特徴とするデータ通信システム。 - 請求項3に記載したデータ通信システムにおいて、
前記スレーブは、同一の前記スレーブ側送信データを複数回に亘って前記マスタに送信することを特徴とするデータ通信システム。 - 請求項4に記載したデータ通信システムにおいて、
前記マスタは、前記スレーブから複数回に亘って送信された前記スレーブ側送信データを受信した回数の多数決により前記マスタ側受信データを判定することを特徴とするデータ通信システム。 - 請求項4に記載したデータ通信システムにおいて、
前記マスタは、前記スレーブから複数回に亘って送信された前記スレーブ側送信データを受信した値の平均により前記マスタ側受信データを判定することを特徴とするデータ通信システム。 - 請求項1から6の何れか一項に記載したデータ通信システムにおいて、
前記スレーブは、前記スレーブ側送信データを多値化して前記マスタに送信することを特徴とするデータ通信システム。 - 請求項1から7の何れか一項に記載したデータ通信システムにおいて、
前記マスタと前記スレーブとが1対複数で前記伝送路を介して接続され、
前記複数のスレーブは、それぞれが前記スレーブ側送信信号を前記マスタに送信する期間を時分割することを特徴とするデータ通信システム。 - 請求項8に記載したデータ通信システムにおいて、
前記複数のスレーブは、それぞれが前記スレーブ側送信信号を前記マスタに送信する送信レートが異なることを特徴とするデータ通信システム。 - マスタ側送信データを含むマスタ側送信信号を伝送路(4)を介してスレーブ(3)に送信するマスタ(2)と共にデータ通信システム(1)を構成するスレーブにおいて、
前記マスタから送信されたマスタ側送信データを含むマスタ側送信信号を前記伝送路を介してスレーブ側受信信号として受信するスレーブ側受信手段(3b)と、
前記スレーブ側受信手段により受信された前記スレーブ側受信信号からクロックデータリカバリーによりクロックを抽出するクロック抽出処理を行うクロック抽出手段(3c)と、
前記スレーブ側受信手段により受信された前記スレーブ側受信信号からスレーブ側受信データを判定する受信データ判定処理を行うスレーブ側受信データ判定手段(3a)と、
前記クロック抽出処理と前記受信データ判定処理とを妨げず、且つ前記スレーブ側受信信号が存在する期間で、スレーブ側送信データを含むスレーブ側送信信号を前記伝送路を介して前記マスタに送信するスレーブ側送信手段(3e)と、を備えたことを特徴とするスレーブ。 - マスタ(2)から送信されたマスタ側送信信号を伝送路(4)を介してスレーブ側受信信号として受信し、その受信した前記スレーブ側受信信号からクロックデータリカバリーによりクロックを抽出するクロック抽出処理を行うと共に、前記スレーブ側受信信号からスレーブ側受信データを判定する受信データ判定処理を行うスレーブ(3)と共にデータ通信システム(1)を構成するマスタにおいて、
前記スレーブから送信されたスレーブ側送信信号を前記伝送路を介してマスタ側受信信号として受信するマスタ側受信手段(2c)と、
前記マスタ側受信手段により受信された前記マスタ側受信信号の信号波形から前記マスタ側送信信号の信号波形成分を除去する除去手段(2e)と、
マスタ側送信信号の信号波形成分が前記除去手段により除去された前記マスタ側受信信号の信号波形から前記マスタ側受信データを判定するマスタ側受信データ判定手段(2a)と、を備えたことを特徴とするマスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013131711A JP5849997B2 (ja) | 2013-06-24 | 2013-06-24 | データ通信システム、スレーブ及びマスタ |
US14/309,249 US9703735B2 (en) | 2013-06-24 | 2014-06-19 | Data communication system, slave, and master |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013131711A JP5849997B2 (ja) | 2013-06-24 | 2013-06-24 | データ通信システム、スレーブ及びマスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015005962A JP2015005962A (ja) | 2015-01-08 |
JP5849997B2 true JP5849997B2 (ja) | 2016-02-03 |
Family
ID=52111923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013131711A Expired - Fee Related JP5849997B2 (ja) | 2013-06-24 | 2013-06-24 | データ通信システム、スレーブ及びマスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9703735B2 (ja) |
JP (1) | JP5849997B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016136669A (ja) * | 2015-01-23 | 2016-07-28 | 株式会社デンソー | 電流ドライバ回路 |
JP6424846B2 (ja) * | 2016-02-05 | 2018-11-21 | 株式会社デンソー | 波形観測システム及び波形観測方法 |
JP6673021B2 (ja) | 2016-05-31 | 2020-03-25 | 富士通株式会社 | メモリおよび情報処理装置 |
CN108541020B (zh) * | 2018-04-03 | 2022-03-15 | 东软熙康健康科技有限公司 | 一种通信***、方法及活动监测*** |
US11362750B2 (en) * | 2019-03-11 | 2022-06-14 | Marvell Asia Pte Ltd | Synchronization of automotive sensors using communication-link TDM timing |
CN112486883A (zh) * | 2020-11-16 | 2021-03-12 | 江苏科大亨芯半导体技术有限公司 | 单线读写通讯***及方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3993867A (en) | 1974-10-15 | 1976-11-23 | Motorola, Inc. | Digital single signal line full duplex method and apparatus |
USRE30111E (en) | 1974-10-15 | 1979-10-09 | Motorola, Inc. | Digital single signal line full duplex method and apparatus |
JPS55147054A (en) * | 1979-05-04 | 1980-11-15 | Nec Corp | Data transmission system |
JPH02272838A (ja) * | 1989-04-13 | 1990-11-07 | Nippon Signal Co Ltd:The | データ処理装置 |
JP2984080B2 (ja) * | 1991-04-18 | 1999-11-29 | 京セラ株式会社 | 多数決判定装置 |
US6738417B1 (en) * | 1998-09-10 | 2004-05-18 | Silicon Image, Inc. | Method and apparatus for bidirectional data transfer between a digital display and a computer |
JP2001086185A (ja) | 1999-09-14 | 2001-03-30 | Sharp Corp | 通信方法および装置 |
JP3712631B2 (ja) | 2000-06-19 | 2005-11-02 | シャープ株式会社 | 伝送方法および伝送システム並びに通信装置 |
EP1241844B1 (en) * | 2001-03-16 | 2019-11-06 | Super Interconnect Technologies LLC | Combining a clock signal and a data signal |
JP3791762B2 (ja) * | 2001-04-17 | 2006-06-28 | 株式会社日立製作所 | 同時双方向送受信装置及び信号送受信システム |
US7388904B2 (en) * | 2003-06-03 | 2008-06-17 | Vativ Technologies, Inc. | Near-end, far-end and echo cancellers in a multi-channel transceiver system |
JP4413664B2 (ja) | 2004-03-18 | 2010-02-10 | 株式会社リコー | 信号処理装置、適用等化器、データ受信装置及び信号処理方法 |
JP2006109082A (ja) | 2004-10-05 | 2006-04-20 | Ricoh Co Ltd | データ送受信方法、及びデータ送受信装置 |
JP2006166229A (ja) | 2004-12-09 | 2006-06-22 | Ricoh Co Ltd | データリカバリ方法及びデータリカバリ回路及びこれを用いたデータ受信装置 |
JP4676792B2 (ja) | 2005-03-17 | 2011-04-27 | 株式会社リコー | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
JP4724267B2 (ja) | 2006-03-20 | 2011-07-13 | 株式会社日立国際電気 | デジタル伝送装置 |
JP5086014B2 (ja) | 2007-09-20 | 2012-11-28 | 株式会社リコー | データリカバリ方法およびデータリカバリ回路 |
JP5286845B2 (ja) | 2008-03-12 | 2013-09-11 | 株式会社リコー | データリカバリ回路 |
WO2010109553A1 (ja) | 2009-03-25 | 2010-09-30 | パナソニック株式会社 | インターフェイス回路 |
US8706042B2 (en) * | 2011-05-06 | 2014-04-22 | Futurewei Technologies, Inc. | Transmit phase control for the echo cancel based full duplex transmission system |
US8958497B2 (en) * | 2012-06-12 | 2015-02-17 | Silicon Image, Inc. | Simultaneous transmission of clock and bidirectional data over a communication channel |
-
2013
- 2013-06-24 JP JP2013131711A patent/JP5849997B2/ja not_active Expired - Fee Related
-
2014
- 2014-06-19 US US14/309,249 patent/US9703735B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015005962A (ja) | 2015-01-08 |
US20140379949A1 (en) | 2014-12-25 |
US9703735B2 (en) | 2017-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5849997B2 (ja) | データ通信システム、スレーブ及びマスタ | |
CN106470177A (zh) | 用dfe进行偏移的cdr电路 | |
KR102240293B1 (ko) | 고속 통신을 유지하기 위한 시스템 및 방법 | |
JPH08507908A (ja) | バス上の隣接デバイス間のインタフェースに設けられたアイソレーション・バリヤを通してnrzデータ信号を伝送する方法及び装置 | |
JP4393458B2 (ja) | データ伝送装置及びデータ伝送方法 | |
WO2008026289A1 (fr) | Circuit de transmission de données et procédé de transmission | |
US9071357B1 (en) | Data communications system including an optical fiber data link disposed between serial bidirectional electrical data busses | |
TWI465089B (zh) | 用於傳達資料之通信電路及方法 | |
US20130002396A1 (en) | Communication device, communication circuit, and method | |
JPH0637836A (ja) | 通信装置、通信方法、および通信システム | |
JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
JP2016536927A (ja) | 信号を送信及び受信するための方法、並びに対応する装置及びシステム | |
JP2001352318A (ja) | 送信回路とその方法、受信回路とその方法およびデータ通信装置 | |
US8225017B1 (en) | Method and apparatus for reducing power supply introduced data dependent jitter in high-speed SerDes transmitters | |
US10476710B2 (en) | Equalizer circuit, receiver circuit, and integrated circuit device | |
US7236463B2 (en) | Transceiver for echo and near-end crosstalk cancellation without loop timing configuration | |
US8320503B2 (en) | Receiver | |
KR101272886B1 (ko) | 클록 정보와 함께 데이터를 전송하는 방법 및 장치 | |
EP1503543A1 (en) | Detection of failures in a ring-based electrical network | |
FR3093831A1 (fr) | Dispositif pour et procédé de transmission de données | |
KR101775834B1 (ko) | 디지털 이퀄라이저 및 디지털 이퀄라이징 방법 | |
JP2006109082A (ja) | データ送受信方法、及びデータ送受信装置 | |
JP4413664B2 (ja) | 信号処理装置、適用等化器、データ受信装置及び信号処理方法 | |
Li et al. | Sign3‐LMS data‐transition decision feedback equaliser | |
JP6121690B2 (ja) | クロック並走型シリアライザ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5849997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |