CN112052208A - 用于校准输出定时的方法、以及相应的主设备和从设备 - Google Patents

用于校准输出定时的方法、以及相应的主设备和从设备 Download PDF

Info

Publication number
CN112052208A
CN112052208A CN202010506789.3A CN202010506789A CN112052208A CN 112052208 A CN112052208 A CN 112052208A CN 202010506789 A CN202010506789 A CN 202010506789A CN 112052208 A CN112052208 A CN 112052208A
Authority
CN
China
Prior art keywords
master device
signal edges
predetermined
signal
slave device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010506789.3A
Other languages
English (en)
Inventor
W·福特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112052208A publication Critical patent/CN112052208A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

在此提供用于校准输出定时的方法、以及相应的主设备和从设备。主设备和从设备经由接口通信耦合。该方法包括：从主设备接收指示同步事件的一个或多个连续的第一信号边沿；基于一个或多个连续的第一信号边沿来恢复主设备的参考时钟；向主设备传输一个或多个预定的第二信号边沿。一个或多个预定的第二信号边沿由从设备使用所恢复的参考时钟来生成。附加地，该方法包括：从主设备接收指示主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。该方法包括：基于一个或多个预定的第二信号边沿与主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的比较来调整输出定时。

Description

用于校准输出定时的方法、以及相应的主设备和从设备
技术领域
本公开涉及用于从设备的输出定时校准。具体地，示例涉及一种用于从设备的用于校准向主设备传送数据的输出定时的方法，以及用于主设备的用于使得经由接口通信耦合到主设备的从设备能够校准输出定时的方法。其他示例涉及一种主设备和一种从设备。
背景技术
对于经由接口(例如，总线)耦合的主设备和从设备，主设备提供由主设备和从设备使用的参考时钟，以用于对该主设备和该从设备的相应的输出进行定时以及采样操作。在这种***中，与单个符号的持续时间相比，可能发生显着传输线延迟和输入/输出(I/O)延迟。进一步地，***的往返延迟(即，从设备A向设备B发送数据与在设备A处接收来自设备B的数据之间的时间间隔)取决于***的结构以及温度。
主设备很难选择正确的采样点来对从从设备接收的信号进行采样。例如，如果不同的从设备表现出不同的往返延迟，则针对每个从设备，主设备的采样点应当不同。
发明内容
因此，可能需要对从设备进行输出定时校准，使得便于主控设备采样。
可以通过所附权利要求的主题来满足该需求。
一个示例涉及用于从设备的用于校准向主设备传输数据的输出定时的方法。该主设备和从设备经由接口通信耦合。该方法包括：从主设备接收指示同步事件的一个或多个连续的第一信号边沿。进一步地，该方法包括：基于该一个或多个连续的第一信号边沿来恢复主设备的参考时钟。该方法包括：向主设备传输一个或多个预定的第二信号边沿。该一个或多个预定的第二信号边沿由从设备使用所恢复的参考时钟来生成。附加地，该方法包括：从主设备接收指示主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。该方法包括：基于该一个或多个预定的第二信号边沿与主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的比较来调整输出定时。
另一示例涉及用于主设备的用于使得经由接口通信耦合到主设备的从设备能够校准输出定时的方法。该方法包括：向从设备传输指示同步事件的一个或多个连续的第一信号边沿。该一个或多个连续的第一信号边使用主设备的参考时钟来生成。进一步地，该方法包括：使用参考时钟对从从设备接收的一个或多个预定的第二信号边沿进行采样，以获得针对一个或多个预定的第二信号边沿的采样值。该方法还包括：向从设备传输指示针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。
再一示例涉及从设备，该从设备适于校准用于向主设备传输数据的输出定时。主设备和从设备经由接口通信耦合。从设备包括接收器电路，该接收器电路被配置为从主设备接收指示同步事件的一个或多个连续的第一信号边沿。进一步地，该从设备包括处理电路，该处理电路被配置为基于一个或多个连续的第一信号边沿来恢复主设备的参考时钟。从设备还包括发送器电路，发送器电路被配置为向主设备传送一个或多个预定的第二信号边沿。该一个或多个预定的第二信号边沿由从设备使用所恢复的参考时钟来生成。接收器电路还被配置为从主设备接收指示主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。处理电路还被配置为基于该一个或多个预定的第二信号边沿与主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的比较来调整输出定时。
又一示例涉及主设备，该主设备适于使得经由接口通信耦合到主设备的从设备能够校准输出定时。主设备包括发送器电路，发送器电路被配置为向从设备传输指示同步事件的一个或多个连续的第一信号边沿，其中该一个或多个连续的第一信号边沿使用主设备的参考时钟来生成。附加地，主设备包括接收器电路，接收器电路被配置为使用参考时钟来对从从设备接收的一个或多个预定的第二信号边沿进行采样，以便获得针对一个或多个预定的第二信号边沿的采样值。发送器电路还被配置为向从设备传输指示针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。
附图说明
仅通过示例并且参考附图，在下面对装置和/或方法的一些示例进行描述，其中
图1图示了用于从设备的用于校准向主设备传输数据的输出定时的方法的示例的流程图；
图2示出了用于主设备的用于使得经由接口通信耦合到主设备的从设备能够校准输出定时的方法的示例的流程图；
图3图示了包括主设备和从设备的***的示例；
图4图示了用于不同从设备的传播延迟的示例性比较；
图5图示了主设备的示例性输出和采样定时；
图6图示了提出的用于校准的信号流的示例；
图7图示了提出的用于校准的信号流的另一示例；
图8图示了校准后的示例性信号流；
图9图示了适于使得经由接口通信耦合到主设备的从设备能够校准输出定时的主设备的示例；以及
图10图示了适于校准用于向主设备传输数据的输出定时的从设备的示例。
具体实施方式
现在，参考其中图示了一些示例的附图对各种示例进行更全面的描述。在附图中，为了清楚起见，线、层和/或区域的厚度可能被放大。
因而，尽管其他示例能够有各种修改和备选形式，但是其一些特定示例在附图中示出，随后进行详细描述。然而，该具体实施方式没有将其他示例限于所描述的特定形式。其他示例可以涵盖落入本公开范围内的所有修改、等同形式和备选形式。在整个附图的描述中，相同或相似的附图标记是指相同或相似的元件，这些相同或相似的元件当彼此比较时，可以相同地或以修改的形式实现，同时提供相同或相似的功能。
应当理解，当元件被称为“连接”或“耦合”到另一元件时，这些元件可以经由一个或多个中间元件直接连接或耦合。如果两个元件A和B使用“或”组合，则在没有另外明确或隐含定义的情况下，应当理解为公开所有可能的组合，即，仅A、仅B、以及A和B。相同组合的备选措词是“A和B中的至少一个”或“A和/或B”。在细节上作必要修改之后，同样适用于两个以上元件的组合。
本文中出于描述特定示例的目的而使用的术语并不旨在限制其他示例。每当使用诸如“一”、“一个”和“该”之类的单数形式并且仅使用单个元件没有明确或隐含定义为强制性时，其他示例也可以使用多个元件来实现相同的功能。同样，当功能随后被描述为使用多个元件实现时，其他示例可以使用单个元件或处理实体来实现相同的功能。进一步地，应当理解，术语“包括”、“具有”、“包含”和/或“含有”在使用时指定存在所述特征、整数、步骤、操作、过程、动作、元件和/或部件，但不排除存在或增加一个或多个其他特征、整数、步骤、操作、过程、动作、元件、部件和/或其任何组。
除非另有定义，否则所有术语(包括技术术语和科学术语)均以示例所属领域的普通含义在本文中使用。
所提出的用于校准从设备的输出定时的校准技术包括从设备本身和经由接口通信耦合到从设备的主设备的动作。主设备和从设备是经由接口通信的电子设备。在这方面，主设备对从设备具有单向控制。该接口可以是使用任何信令电平或方法(例如，低压差分信令LVDS；互补金属氧化物半导体CMOS信令；或晶体管-晶体管逻辑TTL信令)的任何有线通信接口。例如，该接口可以是差分接口或单端接口。接口可以例如使用并行线终端或串行线终端(即，方法100还可以在接口处存在反射的情况下使用)。应当指出，所提出的校准技术不限于接口的特定实现方式。
术语“输出定时”表示诸如主设备或从设备的电子电路向接口输出输出信号的时间实例。
下文参考图1和图2对校准过程进行描述。图1图示了用于从设备的用于校准向主设备传输数据的其输出定时的方法100的流程图。换句话说，方法100描述了从设备执行的用于输出定时校准的步骤。另一方面，图2图示了用于主设备的用于使得从设备能够校准其输出定时的方法200的流程图。也就是说，方法200描述了由主设备执行的用于校准从设备的输出定时的步骤。
方法200包括：向从设备传输202指示同步事件的一个或多个连续的第一信号边沿。一个或多个连续的第一信号边沿使用主设备的参考时钟生成。参考时钟(例如，振荡信号)是主设备用于将数据输出到接口并且用于对经由接口接收的数据进行采样的时钟周期序列。例如，参考时钟的时钟周期可以确定由主设备和从设备用于数据交换的调制方案中的数据符号的长度。方法100分别包括：从主设备接收102指示同步事件的一个或多个连续的第一信号边沿。同步事件是允许从设备与主设备的参考时钟(时间、定时)同步的事件。同步事件可以由单个第一信号边沿(例如，上升信号边沿，即，从较低的第一信号电平到较高(更高)的第二信号电平的转换，或下降信号边沿)或多个连续的第一信号边沿(例如，上升信号边沿和下降信号边沿的预定序列)指示。一个或多个连续的第一信号边沿允许对与主设备的参考时钟的相位和频率相关的信息进行编码。换句话说，同步事件可以是允许提供参考时钟的相位和频率信息的任何信号模式。例如，预定的脉冲串(burst)或代码可以被编码为用于指示同步事件的一个或多个连续的第一信号边沿(通过该一个或多个连续的第一信号边沿进行编码)。
如上所述，同步事件允许从设备与主设备的参考时钟同步。因此，方法100包括：基于一个或多个连续的第一信号边沿来恢复104主设备的参考时钟。可以使用已知的时钟恢复技术(例如，在从设备处使用锁相环PLL或延迟锁定环DLL)来完成主设备参考时钟的恢复。从设备使用恢复的参考时钟对一个或多个连续的第一信号边沿进行解码，使得从设备能够检测从主设备接收到的信号中的同步事件。
附加地，方法100包括：响应于检测到同步事件，经由接口向主设备传输106一个或多个预定的第二信号边沿。一个或多个预定的第二信号边沿由从设备使用恢复的参考时钟来生成。例如，从设备可以在恢复的参考时钟的一个或多个时钟周期或恢复的参考时钟的相移副本中，输出与预定的信号边沿同步的一个或多个预定的第二信号边沿。一个或多个预定的第二信号边沿是单个预定的信号边沿(例如，如果主设备使接口处于高信号电平，则为下降信号边沿)或上升信号边沿和下降信号边沿的预定序列。在一些示例中，从设备可以例如在一个或多个连续的第一信号边沿之后的预定时隙内传输一个或多个预定的第二信号边沿。换句话说，在已经经过了从接收到一个或多个连续的第一信号边沿起的预定义时间跨度(例如，参考时钟的预定义数目的时钟周期)之后，从设备可以向主设备传输一个或多个预定的第二信号边沿。
主设备接收一个或多个预定的第二信号边沿。因而，方法200包括：使用参考时钟对一个或多个预定的第二信号边沿进行采样204，以获得针对一个或多个预定的第二信号边沿的采样值。例如，主设备可以在参考时钟的一个或多个时钟周期内对预定信号边沿处的一个或多个预定的第二信号边沿进行采样。(多个)采样值指示(多个)相应采样时间处的一个或多个预定的第二信号边沿的(多个)相应信号电平，其中(多个)采样时间基于主设备的参考时钟(由主设备的参考时钟确定)。
进一步地，方法200包括：经由接口向从设备传输206指示一个或多个预定的第二信号边沿的一个或多个采样值的数据。例如，从设备可以生成并且传输指示一个或多个预定的第二信号边沿的一个或多个采样值的一个或多个连续的信号边沿和/或信号电平。换句话说，主设备可以将从从设备接收的边沿数据有效“反射”回到从设备。
方法100分别包括：从主设备接收108指示主设备的一个或多个预定的第二信号边沿的一个或多个采样值的数据。从设备使用恢复的参考时钟对指示主设备的一个或多个采样值的数据进行解码。
另外，方法100包括：基于一个或多个预定的第二信号边沿与主设备的一个或多个预定的第二信号边沿的一个或多个采样值的比较来调整110(通过从设备本身)从设备的输出定时。
由从设备传输到主设备的一个或多个预定的第二信号边沿表示从设备的输出处的已知数据转换(例如，在主设备使接口处于高信号电平之后，驱动为低)。同样，主设备的一个或多个预定的第二信号边沿的一个或多个采样值表示主设备的(多个)采样时间处的主设备的输入处的已知数据转换。通过将主设备的一个或多个预定的第二信号边沿的采样值与一个或多个预定的第二信号边沿进行比较，从设备可以确定一个或多个预定的第二信号边沿是在主设备的输入处的(多个)采样时间(即，主设备的参考时钟)之前还是之后。因而，调整108输出定时可以包括：将由主设备的一个或多个采样值指示的一个或多个信号电平与一个或多个预定的第二信号边沿进行比较，以确定一个或多个预定的第二信号边沿是在主设备的输入处的主设备的参考时钟之前还是之后。
基于比较结果，从设备调整其输出定时以补偿差异。例如，调整108输出定时可以包括：如果一个或多个预定的第二信号边沿在主设备的参考时钟之后，则将从设备的输出定时移位到更早的输出定时(例如，达参考时钟的一部分(a fraction of the referenceclock)或预定的时间移位)；或如果一个或多个预定的第二信号边沿在主设备的参考时钟之前，则将从设备的输出定时移位到更晚的输出定时(例如，达参考时钟的一部分(afraction of the reference clock)或预定的时间移位)。
上文参考图1和图2所描述的所提出的校准过程可以允许快速自动调整从设备的输出定时，使得从设备的数据以优化方式到达主设备。例如，从设备的数据可以在主设备的最佳采样时间到达主设备。换句话说，在校准之后，从设备到达主设备的数据可以与主设备的采样时间(即，主设备的参考时钟)同步。
尽管上文仅考虑到单个从设备来描述所提出的校准过程，但是应当注意，所提出的校准过程可以用于类似地校准经由接口通信耦合到主设备的其他从设备。所提出的校准过程允许通过分别针对每个从设备执行上文所描述的方法步骤来彼此独立调整多个从设备的输出定时。多个从设备的输出定时校准可以一个接一个地或并行地完成。如果多个从设备通信耦合，则根据所提出的技术校准各个从设备的输出定时可以允许主设备以相同采样定时(例如，通过相同采样电路)对来自所有从设备的信号进行采样。具体地，所提出的校准过程可以允许补偿从设备的不同的I/O延迟和不同的传播延迟。因此，所提出的校准过程还可以允许避免由不同的从设备经由接口向主设备传输的数据(例如，符号)的冲突。
方法100和200可以例如在启动(多个)从设备期间执行以补偿***容差。备选地或附加地，可以在主设备和从设备之间的两个有效载荷数据交换之间执行方法100和200。换句话说，可以在常规操作期间执行所提出的校准过程，以例如补偿温度漂移等。
在下文中，结合使用差分总线作为接口的示例性实现方式对所提出的校准过程的其他方面进行描述。然而，应当指出，以下描述的所提出的校准过程的各个方面不限于使用差分总线作为接口的实现方式。一般而言，可以使用任何接口。
图3图示了***300的示例，该***300包括根据所提出的技术的主设备310、根据所提出的技术的两个从设备320和330、以及将主设备310与从设备320和330通信耦合的差分总线接口340。
主设备310包括：发送器电路311，用于经由接口340传输数据；以及接收器电路312，用于从接口340接收数据。在图3的示例中，发送器电路311和接收器电路312由相应的驱动器电路示意性表示。然而，应当指出，发送器电路311和接收器电路312可以包括附加元件或不同元件(电路)。主设备310借助于端子313和314(例如，引脚或接触垫)耦合到接口340的两个差分信号线D+和D-。尽管未示出，但是主设备310可以包括诸如存储器或处理电路(单个专用处理器、单个共享处理器或其中一些或全部可以共享的多个单独的处理器、数字信号处理器硬件、专用集成电路或现场可编程门阵列)的附加电路。
同样，从设备320和330中的每个从设备包括相应的发送器电路321、331和相应的接收器电路322、332。进一步地，从设备320和330包括相应的处理电路323、333。从设备借助于端子324、325、334和335耦合到接口340的两个信号线D+和D-。尽管未示出，但是从设备320和330可以包括诸如存储器的附加电路。
从设备320和330在接口的不同点处耦合到接口340。因此，将从设备320耦合到主设备310的(多个)信号(传输)线的长度与将从设备330耦合到主设备310的(多个)信号(传输)线的长度不同。主设备310与两个从设备320和330之间的不同距离导致从从设备320和330传输到主设备310的信号具有不同的传播延迟(时间)，反之亦然。
这在图4中示例性地图示。在图4的示例中，沿着接口340的从设备320到主设备310的距离小于沿着接口340的从设备330到主设备310的距离。换句话说，从设备320被布置为比另一从设备330更靠近主设备310。因此，在从设备320和主设备310之间交换的信号的传播延迟tPropA小于另一从设备330和主设备310之间交换的信号的传播延迟tPropB。进一步地，从设备320和330中的每个从设备可以表现出不同的输出定时。
使用所提出的校准技术，从设备320和330的输出定时可以与主设备的参考时钟对准。
尽管***300包括两个从设备320和330，但是下文仅关于从设备320对所提出的校准技术进行描述。应当指出，另一从设备330的输出定时可以进行相应调整。进一步地，应当指出，所提出的校准技术可以用于与***300相比包含更多或更少从设备的***。
图5示意性地图示了主设备310的操作。图5的上部图示了主设备310的参考时钟(信号)510。在图5的示例中，假设用于在主设备310和从设备320之间交换数据的数据符号的长度(持续时间)等于参考时钟510的时钟周期的长度(持续时间)。
为了便于说明，假设主设备生成与参考时钟510的前沿(即本示例中的上升边沿)同步的输出，并且主设备对与参考时钟510的后沿(即该示例中的下降边沿)同步的输入数据进行采样。换句话说，与数据生成相比较，主设备中的数据采样以180°的相位偏移进行，以命中数据眼的中心。然而，应当指出，还可以使用不同于180°的相位偏移。
图5的下部图示了如在主设备310的端子313处观察到的信号线D+的信号。由于主设备310在内部符号时钟的前沿处生成其输出，所以主设备310在与参考时钟510的前沿同步的不同信号电平(即，上升信号边沿或下降信号边沿)之间生成信号转换。在图5的示例中，主设备310通过生成信号转换而在符号时隙-1和0中输出数据，该信号转换与同符号时隙-1和0相关联的时钟周期的前沿同步。
在符号时隙1期间，信号线D+未被驱动，即处于三态模式，以避免主设备310的输出数据与来自从设备320的输入数据之间的冲突。从符号时隙2开始，由从设备320传输的符号到达主设备310的端子313。主设备310对与参考时钟510的后沿同步的引入数据进行采样，以在中心对从设备320的符号进行采样。
在图5的示例中，从设备310传输输入符号，使得输入符号的信号边沿在主设备310的端子313处与参考时钟510的前沿完全对准。为了实现这种对准，根据所提出的校准技术来调整从设备320的输出定时。
下文参考图6和图7对校准过程进行详细描述。在图6和图7的示例中，为了便于描述，假设主设备310仅传输一个第一信号边沿，并且从设备320仅传输一个第二信号边沿。然而，应当指出，在备选示例中，主设备310和从设备320可以分别传输多个信号边沿。
图6的上部图示了参考时钟510。在主设备310和从设备320之间交换数据的数据符号的长度(持续时间)再次等于参考时钟510的时钟周期的长度(持续时间)。图6的下部再次图示了如在主设备310的端子313处观察到的信号线D+的信号。
主设备310与同符号时隙0相关联的时钟周期的前沿同步地将单个第一信号边沿601传输到从设备320。单个第一信号边沿601指示同步事件。在符号时隙1期间，信号线D+未被驱动，即，处于三态模式，以便避免主设备310的输出数据与来自从设备320的输入数据之间的冲突。
单个第一信号边沿601由从设备320接收并且被解码以便检测同步事件。进一步地，从设备320基于单个第一信号边沿601来恢复主设备的参考时钟。
响应于检测到同步事件，从设备320在符号时隙2中向主设备传输单个第二信号边沿602(由于主设备使接口340处于高信号电平，所以在图6的示例中为下降信号边沿)。如上所述，从设备320基于恢复的参考时钟来生成单个第二信号边沿602。主设备经由接口340在端子313处接收单个第二信号边沿602。随后，主设备310在参考时钟510的前沿处对单个第二信号边沿602进行采样以获得单个第二信号边沿602的采样值。
依据从设备320的输出定时，可能发生三种不同的情况a)至c)。
在情况a)中，从设备320的输出定时使得在端子313处，单个第二信号边沿602相对于主设备310的参考时钟510较晚。也就是说，当主设备320在与符号时隙2相关联的时钟周期的前沿处对信号线D+的信号进行采样时，单个第二信号边沿602尚未到达端子313。因此，在情况a)中，单个第二信号边沿602的采样值指示信号线D+处的高信号电平。主设备320在预定义的符号时隙m中传输高信号电平，以便指示所采样的高信号电平。
在情况c)中，从设备320的输出定时使得在端子313处，单个第二信号边沿602相对于主设备310的参考时钟510较早。也就是说，当主设备320在与符号时隙2相关联的时钟周期的前沿处对信号线D+的信号进行采样之前，单个第二信号边沿602已经到达端子313。因此，在情况b)中，单个第二信号边沿602的采样值指示信号线D+处的低信号电平。主设备320在预定义的符号时隙m中传输低信号电平，以便指示采样的低信号电平。
在情况b)中，从设备320的输出定时使得在端子313处，单个第二信号边沿602相对于主设备310的参考时钟510基本上同步。也就是说，与主设备320在与符号时隙2相关联的时钟周期的前沿对信号线D+的信号进行采样基本上同时，单个第二信号边沿602到达端子313。在情况b)中，依据诸如参考时钟的抖动的统计效应，单个第二信号边沿602的采样值指示信号线D+处的低信号电平或高信号电平。对低信号电平或高信号电平进行采样的机会(基本)相同。因而，主设备320在预定义的符号时隙m中传输低信号电平或高信号电平，以便指示如所采样的低信号电平或高信号电平。
在情况a)至c)中的每种情况下，从设备320在符号时隙m中接收低信号电平或高信号电平，并且将所接收的信号与在符号时隙2中传输的单个第二信号边沿602进行比较。
在情况a)中，符号时隙m中的高信号电平与在符号时隙2中传输的下降信号边沿的比较告知从设备320：在端子313处，第二信号边沿602在主设备310的参考时钟510之后。因此，从设备320将其输出定时移位到更早的输出定时，使得与第二信号边沿602相比较，从设备320输出的未来信号边沿将更早到达端子313处。
在情况c)中，符号时隙m中的低信号电平与在符号时隙2中传输的下降信号边沿的比较告知从设备320：在端子313处，第二信号边沿602在主设备310的参考时钟510之前。因此，从设备320将其输出定时移位到更晚的输出定时，使得与第二信号边沿602相比较，从设备320输出的未来信号边沿将更晚到达端子313处。
在情况b)中，在符号时隙m中指示的信号电平与在符号时隙2中传输的信号下降边沿的比较告知从设备320：在端子313处，第二信号边沿602在主设备310的参考时钟510前后的概率相同。因而，如果所提出的校准过程被重复多次，则从设备将调整其输出定时，使得从设备320输出的未来信号边沿的到达时间切换到参考时钟510的前沿附近。
概括地说(并且考虑到还可以传输多个信号边沿)，主设备310可以在一个或多个连续的第一信号边沿之后的第一预定时隙内接收一个或多个预定的第二信号边沿(从设备320可以相应传输一个或多个预定的第二信号边沿)。同样，从设备320可以在一个或多个连续的第一信号边沿之后的第二预定时隙内接收指示主设备310的一个或多个采样值的数据(主设备310可以相应传输指示一个或多个采样值的数据)。
如上所述，主设备310可以传输用于指示同步事件的多个连续的第一信号边沿(从设备320可以相应接收多个连续的第一信号边沿)。同样，从设备320可以向主设备310传输多个预定的第二信号边沿(主设备310可以相应接收多个预定的第二信号边沿)。因而，主设备310可以传输指示多个预定的第二信号边沿的多个采样值的数据(从设备320可以相应接收指示多个采样值的数据)。
与上文针对在符号时隙2中传输的单个第二信号边沿602所描述的内容类似，从设备320可以在一个或多个连续的第一信号边沿之后的第三预定时隙内向主设备310传输多个预定的第二信号边沿(主设备310可以相应接收多个预定的第二信号边沿)。
与上文针对在符号时隙m中传输的信号电平所描述的内容类似，主设备310可以在一个或多个连续的第一信号边沿之后的第四预定时隙内向从设备320传输指示多个预定的第二信号边沿的多个采样值的数据(从设备320可以相应接收指示多个采样值的数据)。
换句话说，每个同步事件可以***从设备320的多个已知信号转换和多个反射边沿样本，以用于例如加速校准。进一步地，可以串行校准多个从设备，使得多个已知信号转换和多个反射边沿样本在同步事件之后。
如上所述，所提出的校准过程可以重复若干次。例如，从设备320可以在接收一个或多个连续的第一信号边沿之后向主设备310传输多个预定的第二信号边沿中的一个或多个预定的第二信号边沿，并且还可以在从主设备310接收指示随后同步事件的一个或多个连续的第三信号边沿之后，向主设备310传输多个预定的第二信号边沿中的一个或多个预定的第二信号边沿，等等。因而，主设备310可以每次对接收到的多个预定的第二信号边沿中的一个或多个预定的第二信号边沿进行采样，并且向从设备320传输指示多个预定的第二信号边沿中的一个或多个预定的第二信号边沿的采样值的相应数据，使得从设备可以迭代调整其输出定时。
图7图示了与图6中图示的校准过程类似的校准过程。与图6中图示的校准过程相比较，指示随后同步事件的第三信号边沿603在单个第二信号边沿602与用于指示如由主设备620所采样的信号电平的信号电平之间传输。
在图7的示例中，在对符号时隙2中的单个第二信号边沿602进行采样之后，主设备310与同符号时隙s相关联的时钟周期的前沿同步地传输第三单个信号边沿603。第三单个信号边沿603指示随后同步事件。在符号时隙s中传输随后同步事件之后，主设备310在预定义的符号时隙s+2中传输相应高信号电平或低信号电平，以用于指示在符号时隙2中采样的信号电平。
基于符号时隙s+2中的信号电平，从设备320与上文所描述的那样类似地调整其输出定时。
概括地说，主设备310可以在传输指示一个或多个预定的第二信号边沿的一个或多个采样值的数据之前，向从设备320传输指示随后同步事件的一个或多个连续的第三信号边沿。在从从设备320接收一个或多个预定的第二信号边沿之后，一个或多个连续的第三信号边沿被传输到从设备320(从设备320可以相应接收一个或多个连续的第三信号边沿)。例如，主设备可以在一个或多个连续的第三信号边沿之后的预定时隙内传输指示一个或多个预定的第二信号边沿的一个或多个采样值的数据(从设备320可以相应接收指示一个或多个采样值的数据)。
换句话说，在不同的同步事件之后，可以生成从设备320的***的已知信号转换和主设备310的反射的边沿样本。
如果使用多个预定的第二信号边沿，则滤波可以用于从主设备310接收的多个采样值。例如，所提出的用于从设备的方法还可以包括：在基于多个预定的第二信号边沿与主设备的多个采样值的比较来调整从设备的输出定时之前，对主设备的多个预定的第二信号边沿的多个采样值进行滤波。例如，在将多个预定的第二信号边沿中的一个信号边沿与第二信号边沿进行比较之前，针对多个预定的第二信号边沿中的该相同信号边沿的多个采样值可以被平均，等等。换句话说，可以对多个反射边沿样本进行滤波以确定输出定时调整。
在一些示例中，如果接口包括用于通信耦合主设备和从设备的多个通信线，则从设备可以经由接口的一个或多个第一通信线来接收一个或多个连续的第一信号边沿。接口的一个或多个第一通信线不同于主设备和从设备用来交换有效载荷数据的接口的一个或多个第二通信线。换句话说，同步事件不必嵌入在数据中，该同步事件可以在额外通信线上传送。备选地，从设备可以经由接口的一个或多个通信线接收一个或多个连续的第一信号边沿，该接口的该一个或多个通信线还被主设备和从设备用于交换有效载荷数据。
可以从图8中看到所提出的校准过程的效果。图8图示了在所提出的校准过程之后主设备310与从设备320和330之间的数据交换。在图8的示例中，还假设***300包括第三从设备。每个从设备均已调整了输出定时。
图8的上部图示了主设备310的参考时钟510。图8的下部再次图示了如在主设备310的端子313处观察到的信号线D+的信号。
主设备310与同符号时隙0相关联的时钟周期的前沿同步地将单个信号边沿801传输到从设备。第一信号边沿801指示同步事件。在符号时隙1期间，信号线D+未被驱动，即，处于三态模式，以便避免主设备310的输出数据与来自从设备的输入数据之间的冲突。
从设备在不同的时间点传输，因为这些从设备以与主设备310相距不同的距离耦合到接口(例如，更近的从设备可能更晚响应)。由于从设备的输出定时的先前校准，所以三个从设备的数据块810、820和830通过主设备310的对准的数据眼开口到达。如上所述，所提出的校准过程还可以允许补偿主设备和从设备的各个I/O延迟。由于从数据与主设备310的参考时钟的对准，所以如情况a)所示的数据块810、820和830之间的单个未驱动符号时隙840和850可能足以避免冲突。如果各个从设备的输出定时得到了很好的调整，则如图8中的情况b)所示，可能会丢弃(省略)用于避免冲突的未驱动符号时隙。
在下文中，参考图9和图10对根据所提出的技术的主设备和从设备的更详细示例进行描述。
图9图示了根据所提出的技术的用于使得通信耦合到主设备的从设备能够校准其输出定时的主设备900的示例。
主设备900包括发送器电路910、接收器电路920和处理电路930。进一步地，主设备900包括两个端子901和902，以用于将发送器电路910和接收器电路920耦合到差分接口(由不同的信号线D+和D-指示)，该差分接口将主设备900通信耦合到从设备。
发送器电路910包括两个触发器电路911和912以及驱动器电路913(例如，放大器)。触发器电路911用于启用/禁用驱动器电路913，而触发器电路912提供要传输到驱动器电路913的数据。
处理电路930向触发器电路911提供参考时钟信号903和输出使能信号904(该输出使能信号904指示是否要启用/禁用驱动器电路913)。因而，触发器电路911向驱动器电路913供应使能信号905，该使能信号905与参考时钟同步。
进一步地，处理电路930提供参考时钟信号903和数据信号909，该数据信号909包括要发送到触发器电路912的数据。因而，触发器电路912向驱动器电路913供应数据信号，该数据信号包括要传输的数据，并且与参考时钟同步。
驱动器电路913根据触发器电路911和912所提供的信号来驱动差分接口的信号线D+和D-上的信号电平。
接收器电路920包括驱动器电路921(例如，放大器)以及两个触发器电路922和923。驱动器电路921接收差分接口的信号线D+和D-上的信号电平，并且基于该信号电平来生成单端接收信号。触发器电路922和923基于参考时钟信号903来对单端接收信号进行采样。触发器电路922对与参考时钟信号903的前沿同步的单端接收信号进行采样，而触发器电路923对与参考时钟信号903的后沿同步的单端接收信号进行采样。
触发器电路923用于在数据眼的中心对来自从设备的引入数据进行采样，以便从从设备中恢复数据。因而，触发器电路922提供包括采样的输入数据在内的输入数据信号908。触发器电路922用于对一个或多个预定的第二信号边沿进行采样，该一个或多个预定的第二信号边沿用于校准从设备。因而，触发器电路922提供信号907，信号907包括指示一个或多个预定的第二信号边沿的采样值的数据。
数据信号909由处理电路930的多路复用器电路931提供。多路复用器电路931可以向触发器电路912供应输出数据信号906或信号907，该信号907包括指示一个或多个预定的第二信号边沿的采样值的数据。例如，输出数据信号906可以包括关于同步事件的数据，从而多路复用器电路931向触发器电路912供应关于同步事件的数据作为数据信号909(或如果从设备未被校准，则为有效载荷数据)。因而，驱动器电路913经由差分接口的信号线D+和D-向从设备传输指示同步事件的一个或多个连续的第一信号边沿。例如，同步事件可以是从低信号电平到高信号电平的转换。基于同步事件，从设备可以恢复参考时钟，并且对主设备900所传输的数据进行解码。
包括指示一个或多个预定的第二信号边沿的采样值的数据的信号907被处理电路930的延迟电路932延迟。多路复用器电路931向触发器电路912供应指示一个或多个预定的第二信号边沿的采样值的延迟的数据作为数据信号909，使得驱动器电路913在一个或多个连续的第一信号边沿之后的预定时隙内(例如，在如上所述的预定符号时隙中)传输指示一个或多个预定的第二信号边沿的一个或多个采样值的数据。换句话说，主设备900可以被配置为在更晚的(延迟的)符号时隙中反映从设备的“边沿数据”。
主设备900可以允许向从设备提供指示同步事件的一个或多个连续的第一信号边沿和指示一个或多个预定的第二信号边沿的采样值的数据，从而从设备可以根据所提出的技术来调整其输出定时。
图10图示了能够校准用于向主设备传输数据的其输出定时的从设备1000的示例。
从设备1000包括接收器电路1010、发送器电路1020和处理电路1030。进一步地，从设备1000包括两个端子1001和1002，以用于将接收器电路1010和发送器电路1020耦合到差分接口(由不同的信号线D+和D-指示)，该差分接口将从设备1000通信耦合到主设备。
接收器电路1010包括驱动器电路1011(例如，放大器)和触发器电路1012。驱动器电路1011接收差分接口的信号线D+和D-上的信号电平，并且基于该信号电平来生成单端接收信号。触发器电路1012对单端接收信号进行采样。
处理电路1030包括时钟恢复电路1031，该时钟恢复电路1031用于恢复主设备的参考时钟。经由差分接口从主设备接收的一个或多个连续的第一信号边沿指示同步事件，并且包括与主设备的参考时钟的相位和频率有关的信息。时钟恢复电路1031可以例如包括PLL或DLL，以使用已知的时钟恢复技术来恢复主设备的参考时钟。换句话说，从设备1000可以基于嵌入在主设备所发送的数据中的同步事件来通过PLL或DLL恢复参考时钟。
经由处理电路1030的延迟电路1032将恢复的参考时钟延迟180°，以便为触发器电路1012提供参考时钟的延迟副本。触发器电路1012对与延迟的参考时钟的前沿同步(即，与实际参考时钟的后沿有效同步)的单端接收信号进行采样，以便在数据眼的中间对接收的输入数据进行采样。触发器电路1012提供输入数据信号1003，该输入数据信号1003包括采样的输入数据。
发送器电路1020包括两个触发器电路1021和1022以及驱动器电路1023(例如，放大器)。触发器电路1022用于启用/禁用驱动器电路1023，而触发器电路1021提供要传输到驱动器电路1023的数据。驱动器电路1023根据触发器电路1021和1022所提供的信号驱动差分接口的信号线D+和D-上的信号电平。触发器电路1021和1022由处理电路1030控制。
处理电路1030包括相位调整电路1034。相位调整电路1034从触发器电路1012接收输入数据信号1003。如果输入数据信号1003包括用于指示同步事件的主设备的一个或多个信号边沿，则相位调整电路1034经由AND门1035和OR门1036控制发送器电路1020以输出一个或多个预定的第二信号边沿。换句话说，从设备可以向主设备传输已知数据转换(例如，在主设备使接口处于高信号电平之后，将信号电平驱动为低)。
随后，从设备1000从主设备接收指示主设备的一个或多个预定的第二信号边沿的一个或多个采样值的数据。借助于输入数据信号1003向相位调整电路1034提供指示一个或多个采样值的数据。相位调整电路1034将一个或多个预定的第二信号边沿与主设备的一个或多个预定的第二信号边沿的一个或多个采样值进行比较，以确定从设备1000的输出定时的调整。
时钟恢复电路1031提供恢复的参考时钟的多个相移副本。基于一个或多个预定的第二信号边沿与主设备的一个或多个预定的第二信号边沿的一个或多个采样值的比较，相位调整电路1034控制处理设备1030的相位选择电路1033以选择恢复的参考时钟的多个相移副本中的一个相移副本。换句话说，相位选择电路1033使用由主设备反射的边沿数据来调整从设备1000的输出定时。
相位选择电路1033向发送器设备1020的触发器电路1021和1022供应恢复的参考时钟的所选择副本，使得触发器电路1022与恢复的参考时钟的所选择副本的信号前沿同步地启用/禁用驱动器电路1023，并且使得触发器电路1021向驱动器电路1023提供数据，该数据要与所恢复的参考时钟的所选择副本的信号前沿同步地被传输。换句话说，从设备1000可以以时钟周期的一部分(fractions of the clock period)来调整其输出定时(例如，时钟相位可以由DLL提供)。
如果从设备1000未对其输出定时进行校准，则AND门1035和OR门1036允许提供要传输到发送器设备1020的触发器电路1021和1022的有效载荷数据或其他数据，使得触发器电路1021、1022控制驱动器电路1023，以根据要传输的数据来驱动差分接口的线D+和D-。
尽管图9和图10中未图示，但是主设备900和从设备1000可以可选地包括其他电路和/或元件。
本文中所描述的示例可以总结如下：
一些示例涉及用于从设备的用于校准向主设备传输数据的输出定时的方法。主设备和从设备经由接口通信耦合。该方法包括：从主设备接收指示同步事件的一个或多个连续的第一信号边沿。进一步地，该方法包括：基于一个或多个连续的第一信号边沿来恢复主设备的参考时钟。该方法包括：向主设备传输一个或多个预定的第二信号边沿。该一个或多个预定的第二信号边沿由从设备使用所恢复的参考时钟来生成。附加地，该方法包括：从主设备接收指示主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。该方法包括：基于一个或多个预定的第二信号边沿与主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的比较来调整输出定时。
在一些示例中，调整输出定时包括：将主设备的一个或多个采样值所指示的一个或多个信号电平与一个或多个预定的第二信号边沿进行比较，以确定一个或多个预定第二信号边沿是在主设备的参考时钟之前还是之后；以及如果一个或多个预定的第二信号边沿在主设备的参考时钟之后，则将从设备的输出定时移位到更早的输出定时；或者如果一个或多个预定的第二信号边沿在主设备的参考时钟之前，则将从设备的输出定时移位到更晚的输出定时。
根据一些示例，从设备在一个或多个连续的第一信号边沿之后的预定时隙内接收指示主设备的一个或多个采样值的数据。
在备选示例中，在从主设备接收到指示随后同步事件的一个或多个连续的第三信号边沿之后，从设备接收指示主设备的一个或多个采样值的数据，其中在向主设备传输一个或多个预定的第二信号边沿之后，一个或多个连续的第三信号边沿被从设备接收。
在一些示例中，一个或多个连续的第一信号边沿对与主设备的参考时钟的相位和频率有关的信息进行编码。
根据一些示例，从设备向主设备传输多个预定的第二信号边沿，并且其中从设备接收指示主设备的针对多个预定的第二信号边沿的多个采样值的数据。
在一些示例中，从设备在一个或多个连续的第一信号边沿之后的预定时隙内向主设备传输多个预定的第二信号边沿。
在备选示例中，在接收到一个或多个连续的第一信号边沿之后，从设备向主设备传输多个预定的第二信号边沿中的一个或多个预定的第二信号边沿；并且在从主设备接收到指示随后同步事件的一个或多个连续的第三信号边沿之后，从设备进一步向主设备传输多个预定的第二信号边沿中的一个或多个预定的第二信号边沿。
根据一些示例，该方法还包括：在基于多个预定的第二信号边沿与主设备的多个采样值的比较来调整从设备的输出定时之前，对主设备的针对多个预定的第二信号边沿的多个采样值进行滤波。
在一些示例中，接口包括多个通信线，该多个通信线用于通信耦合主设备和从设备。从设备经由接口的一个或多个第一通信线接收一个或多个连续的第一信号边沿。接口的一个或多个第一通信线不同于接口的一个或多个第二通信线，该一个或多个第二通信线由主设备和从设备用于交换有效载荷数据。
根据一些示例，该方法在启动从设备期间执行。
在其他示例中，该方法在主设备和从设备之间的两个有效载荷数据交换之间被执行。
其他示例涉及用于主设备的用于使得经由接口通信耦合到主设备的从设备能够校准输出定时的方法。该方法包括：向从设备传输指示同步事件的一个或多个连续的第一信号边沿。一个或多个连续的第一信号边沿使用主设备的参考时钟来生成。进一步地，该方法包括：使用参考时钟对从从设备接收的一个或多个预定的第二信号边沿进行采样，以便获得针对一个或多个预定的第二信号边沿的采样值。附加地，该方法包括：向从设备传输指示针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。
根据一些示例，主设备在一个或多个连续的第一信号边沿之后的预定时隙内传输指示针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。
根据备选示例，在传输指示针对一个或多个预定的第二信号边沿的一个或多个采样值的数据之前，主设备向从设备传输指示随后同步事件的一个或多个连续的第三信号边沿，其中在从从设备接收到一个或多个预定的第二信号边沿之后，一个或多个连续的第三信号边沿被传输到从设备。
在一些示例中，一个或多个连续的第一信号边沿对与参考时钟的相位和频率有关的信息进行编码。
根据一些示例，主设备从从设备接收多个预定的第二信号边沿，并且其中主设备传输指示针对多个预定的第二信号边沿的多个采样值的数据。
在一些示例中，主设备在一个或多个连续的第一信号边沿之后的预定时隙内从从设备接收多个预定的第二信号边沿。
在备选示例中，在传输一个或多个连续的第一信号边沿之后，主设备从从设备接收多个预定的第二信号边沿中的一个或多个预定的第二信号边沿，并且在传输指示随后同步事件的一个或多个连续的第三信号边沿之后，主设备进一步从从设备接收多个预定的第二信号边沿中的一个或多个预定的第二信号边沿。
根据一些示例，接口包括多个通信线，该多个通信线用于通信耦合主设备和从设备。主设备经由接口的一个或多个第一通信线传输一个或多个连续的第一信号边沿。接口的一个或多个第一通信线不同于接口的一个或多个第二通信线，该一个或多个第二通信线由主设备和从设备用于交换有效载荷数据。
在一些示例中，该方法在启动从设备期间被执行。
在其他示例中，该方法在主设备和从设备之间的两个有效载荷数据交换之间被执行。
其他示例涉及从设备，该从设备适于校准用于向主设备传输数据的输出定时。主设备和从设备经由接口通信耦合。从设备包括接收器电路，该接收器电路被配置为从主设备接收指示同步事件的一个或多个连续的第一信号边沿。进一步地，该从设备包括处理电路，该处理电路被配置为基于一个或多个连续的第一信号边沿来恢复主设备的参考时钟。该从设备还包括发送器电路，该发送器电路被配置为向主设备传输一个或多个预定的第二信号边沿。一个或多个预定的第二信号边沿由从设备使用所恢复的参考时钟来生成。接收器电路还被配置为从主设备接收指示主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。处理电路还被配置为基于一个或多个预定的第二信号边沿与主设备的针对一个或多个预定的第二信号边沿的一个或多个采样值的比较来调整输出定时。
又其他示例涉及主设备，该主设备适于使得经由接口通信耦合到主设备的从设备能够校准输出定时。主设备包括发送器电路，该发送器电路被配置为向从设备传输指示同步事件的一个或多个连续的第一信号边沿，其中一个或多个连续的第一信号边沿使用主设备的参考时钟来生成。附加地，该主设备包括接收器电路，该接收器电路被配置为使用参考时钟来对从从设备接收的一个或多个预定的第二信号边沿进行采样，以便获得针对一个或多个预定的第二信号边沿的采样值。发送器电路还被配置为向从设备传输指示针对一个或多个预定的第二信号边沿的一个或多个采样值的数据。
一些示例涉及一种***，该***包括如本文所述的主设备、至少一个如本文所述的从设备、以及被配置为通信耦合主设备和至少一个从设备的接口。
示例涉及其上存储有程序的非暂态机器可读介质，该程序具有程序代码，该程序代码用于当程序在从设备的可编程硬件上执行时，使得从设备执行如本文所述的用于校准输出定时的方法。
其他示例涉及一种具有程序代码的程序，该程序代码用于当该程序在从设备的可编程硬件上执行时，使得从设备执行如本文所述的用于校准输出定时的方法。
其他示例涉及一种其上存储有程序的非暂态机器可读介质，该程序具有程序代码，该程序代码用于当程序在主设备的可编程硬件上执行时，使得主设备执行如本文所述的用于使得从设备能够校准输出定时的方法。
其他示例涉及一种具有程序代码的程序，该程序代码用于当该程序在主设备的可编程硬件上执行时，使得主设备执行如本文所述的用于使得从设备能够校准输出定时的方法。
一些示例涉及一种装置，该装置包括用于使从设备执行如本文所述的用于校准输出定时的方法的器件。
其他示例涉及一种装置，该装置包括用于使得主设备执行如本文所述的用于使得从设备能够校准输出定时的方法的器件。
本公开的示例可以实现用于高速接口的快速输出定时校准。
所提及和描述的各个方面和各个特征以及先前所详述的示例和附图中的一个或多个示例和附图还可以与其他示例中的一个或多个其他示例组合，以替换另一示例中的相似特征或以便将特征附加地引入到另一示例。
说明书和附图仅说明了本公开的原理。更进一步地，本文中所列举的所有示例原则上明确地仅旨在用于说明目的，以帮助读者理解本公开的原理和(多位)发明人为进一步发展本领域所做出的构思。本文中引用本公开的原理、方面和示例以及其特定示例的所有陈述旨在涵盖其等同物。
框图比如可以说明实现本公开的原理的高级电路图。同样，流程图表、流程图、状态转换图、伪代码等可以表示各种过程、操作或步骤，其比如可以基本上在计算机可读介质中表示并且因此由计算机或处理器执行，无论是否明确示出这些计算机或处理器。说明书或权利要求书中所公开的方法可以由具有用于执行这些方法的相应动作中的每个动作的器件的设备来实现。
应当理解，除非比如出于技术原因而明确地或隐含地指出，否则说明书或权利要求书中公开的多个动作、过程、操作、步骤或功能的公开内容不会被解释为在特定次序内。因此，除非由于技术原因而导致多个动作或功能不可互换，否则这些动作或功能的公开内容不会将它们限制为特定次序。更进一步地，在一些示例中，单个动作、功能、过程、操作或步骤可能会包括或分解为多个子动作、功能、过程、操作或步骤。除非明确排除，否则这些子动作可以被包括在内，并且作为该单个动作的公开内容的一部分。
更进一步地，以下权利要求在此并入具体实施方式中，其中每个权利要求可以独立作为单独示例。虽然每个权利要求可以独立作为单独示例，但是应当指出，尽管从属权利要求在权利要求中可以是指与一个或多个其他权利要求的特定组合，但是其他示例还可以包括从属权利要求与彼此从属或独立权利要求的主题的组合。除非指出不旨在特定组合，否则本文中明确提出了这样的组合。更进一步地，旨在将权利要求的特征也包括到任何其他独立权利要求中，即使该权利要求没有直接从属于独立权利要求。

Claims (15)

1.一种用于从设备的用于校准向主设备传输数据的输出定时的方法(100)，其中所述主设备和所述从设备经由接口通信耦合，所述方法包括：
从所述主设备接收(102)指示同步事件的一个或多个连续的第一信号边沿；
基于所述一个或多个连续的第一信号边沿来恢复(104)所述主设备的参考时钟；
向所述主设备传输(106)一个或多个预定的第二信号边沿，其中所述一个或多个预定的第二信号边沿由所述从设备使用所恢复的参考时钟来生成；
从所述主设备接收(108)指示所述主设备的、针对所述一个或多个预定的第二信号边沿的一个或多个采样值的数据；以及
基于所述一个或多个预定的第二信号边沿与所述主设备的、针对所述一个或多个预定的第二信号边沿的所述一个或多个采样值的比较，来调整(110)所述输出定时。
2.根据权利要求1所述的方法，其中调整(110)所述输出定时包括：
将所述主设备的所述一个或多个采样值所指示的一个或多个信号电平与所述一个或多个预定的第二信号边沿进行比较，以确定所述一个或多个预定的第二信号边沿是在所述主设备的所述参考时钟之前还是之后；以及
如果所述一个或多个预定的第二信号边沿在所述主设备的所述参考时钟之后，则将所述从设备的所述输出定时移位到更早的输出定时；或者
如果所述一个或多个预定的第二信号边沿在所述主设备的所述参考时钟之前，则将所述从设备的所述输出定时移位到更晚的输出定时。
3.根据权利要求1或2所述的方法，其中在从所述主设备接收指示随后同步事件的一个或多个连续的第三信号边沿之后，所述从设备接收指示所述主设备的所述一个或多个采样值的所述数据，其中在将所述一个或多个预定的第二信号边沿传输到所述主设备之后，所述一个或多个连续的第三信号边沿被所述从设备接收。
4.根据权利要求1至3中任一项所述的方法，其中所述一个或多个连续的第一信号边沿对与所述主设备的所述参考时钟的相位和频率有关的信息进行编码。
5.根据权利要求1至4中任一项所述的方法，其中所述从设备向所述主设备传输多个预定的第二信号边沿，并且其中所述从设备接收指示所述主设备的、针对所述多个预定的第二信号边沿的多个采样值的数据。
6.根据权利要求1至5中任一项所述的方法，其中所述接口包括多个通信线，所述多个通信线用于将所述主设备和所述从设备通信耦合，其中所述从设备经由所述接口的一个或多个第一通信线接收所述一个或多个连续的第一信号边沿，并且其中所述接口的所述一个或多个第一通信线不同于所述接口的一个或多个第二通信线，所述接口的所述一个或多个第二通信线由所述主设备和所述从设备用于交换有效载荷数据。
7.根据权利要求1至6中任一项所述的方法，其中所述方法在所述主设备与所述从设备之间的两个有效载荷数据交换之间被执行。
8.一种用于主设备的用于使得经由接口通信耦合到所述主设备的从设备能够校准输出定时的方法(200)，所述方法包括：
向所述从设备传输(202)指示同步事件的一个或多个连续的第一信号边沿，其中所述一个或多个连续的第一信号边沿使用所述主设备的参考时钟来生成；
使用所述参考时钟对从所述从设备接收的一个或多个预定的第二信号边沿进行采样(204)，以便获得针对所述一个或多个预定的第二信号边沿的采样值；以及
向所述从设备传输(206)指示针对所述一个或多个预定的第二信号边沿的一个或多个采样值的数据。
9.根据权利要求8所述的方法，其中所述一个或多个连续的第一信号边沿对与所述参考时钟的相位和频率有关的信息进行编码。
10.根据权利要求8或9所述的方法，其中所述主设备从所述从设备接收多个预定的第二信号边沿，并且其中所述主设备传输指示针对所述多个预定的第二信号边沿的多个采样值的数据。
11.根据权利要求10所述的方法，其中在传输所述一个或多个连续的第一信号边沿之后，所述主设备从所述从设备接收所述多个预定的第二信号边沿中的一个或多个预定第二信号边沿；并且在传输指示随后同步事件的一个或多个连续的第三信号边沿之后，所述主设备进一步从所述从设备接收所述多个预定的第二信号边沿中的一个或多个预定的第二信号边沿。
12.根据权利要求8至11中任一项所述的方法，其中所述接口包括多个通信线，所述多个通信线用于将所述主设备和所述从设备通信耦合，其中所述主设备经由所述接口的一个或多个第一通信线传输所述一个或多个连续的第一信号边沿，并且其中所述接口的所述一个或多个第一通信线不同于所述接口的一个或多个第二通信线，所述接口的所述一个或多个第二通信线由所述主设备和所述从设备用于交换有效载荷数据。
13.一种从设备(320)，适于校准用于向主设备传输数据的输出定时，其中所述主设备和所述从设备经由接口通信耦合，所述从设备包括：
接收器电路(322)，被配置为从所述主设备接收指示同步事件的一个或多个连续的第一信号边沿；
处理电路(323)，被配置为基于所述一个或多个连续的第一信号边沿来恢复所述主设备的参考时钟；以及
发送器电路(321)，被配置为向所述主设备传输一个或多个预定的第二信号边沿，其中所述一个或多个预定的第二信号边沿由所述从设备使用所恢复的参考时钟来生成；
其中所述接收器电路(322)还被配置为从所述主设备接收指示所述主设备的、针对所述一个或多个预定的第二信号边沿的一个或多个采样值的数据；以及
其中所述处理电路(323)还被配置为基于所述一个或多个预定第的二信号边沿与所述主设备的、针对所述一个或多个预定第二信号边沿的所述一个或多个采样值的比较，来调整所述输出定时。
14.一种主设备(310)，适于使得经由接口通信耦合到所述主设备的从设备能够校准输出定时，所述主设备包括：
发送器电路(311)，被配置为向所述从设备传输指示同步事件的一个或多个连续的第一信号边沿，其中所述一个或多个连续的第一信号边沿使用所述主设备的参考时钟来生成；以及
接收器电路(312)，被配置为使用所述参考时钟来对从所述从设备接收的一个或多个预定的第二信号边沿进行采样，以便获得针对所述一个或多个预定的第二信号边沿的采样值，
其中所述发送器电路(311)还被配置为向所述从设备传输指示针对所述一个或多个预定的第二信号边沿的所述一个或多个采样值的数据。
15.一种***(300)，包括：
根据权利要求14所述的主设备(310)；
至少一个根据权利要求13所述的从设备(320)；以及
接口(340)，被配置为将所述主设备(310)和至少一个所述从设备(320)通信耦合。
CN202010506789.3A 2019-06-06 2020-06-05 用于校准输出定时的方法、以及相应的主设备和从设备 Pending CN112052208A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19178649.0A EP3748512B1 (en) 2019-06-06 2019-06-06 Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
EP19178649.0 2019-06-06

Publications (1)

Publication Number Publication Date
CN112052208A true CN112052208A (zh) 2020-12-08

Family

ID=66776165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010506789.3A Pending CN112052208A (zh) 2019-06-06 2020-06-05 用于校准输出定时的方法、以及相应的主设备和从设备

Country Status (3)

Country Link
US (1) US11509410B2 (zh)
EP (1) EP3748512B1 (zh)
CN (1) CN112052208A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114112B2 (en) 2017-09-07 2021-09-07 Google Llc Low power, high bandwidth, low latency data bus
US11294837B2 (en) * 2018-08-22 2022-04-05 Google Llc Dynamic delay calibration of devices attached to bus systems utilizing time-multiplexed clock and data lines
US11657010B2 (en) 2018-08-22 2023-05-23 Google Llc Dynamic timing calibration systems and methods
EP3748512B1 (en) * 2019-06-06 2023-08-02 Infineon Technologies AG Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695805A (en) * 1985-05-13 1987-09-22 Online Computer Systems Inc. Apparatus for generating signals synchronized to an unstable external signal
US5714904A (en) * 1994-06-06 1998-02-03 Sun Microsystems, Inc. High speed serial link for fully duplexed data communication
US6665308B1 (en) * 1995-08-25 2003-12-16 Terayon Communication Systems, Inc. Apparatus and method for equalization in distributed digital data transmission systems
US7278069B2 (en) * 2000-10-31 2007-10-02 Igor Anatolievich Abrosimov Data transmission apparatus for high-speed transmission of digital data and method for automatic skew calibration
US7231306B1 (en) * 2002-04-30 2007-06-12 Rambus Inc. Method and apparatus for calibrating static timing offsets across multiple outputs
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US7945803B2 (en) * 2003-06-18 2011-05-17 Nethra Imaging, Inc. Clock generation for multiple clock domains
US8374075B2 (en) * 2006-06-27 2013-02-12 John W. Bogdan Phase and frequency recovery techniques
US7295644B1 (en) * 2003-07-14 2007-11-13 Marvell International Ltd. Apparatus for clock data recovery
US7403584B2 (en) * 2003-12-31 2008-07-22 Intel Corporation Programmable phase interpolator adjustment for ideal data eye sampling
US7095789B2 (en) * 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions
US7447971B2 (en) * 2004-05-14 2008-11-04 Hewlett-Packard Development Company, L.P. Data recovery systems and methods
KR100688516B1 (ko) * 2005-01-11 2007-03-02 삼성전자주식회사 단일 라인을 이용한 직렬 데이터 통신 방법 및 그 장치
US7256627B1 (en) * 2005-01-13 2007-08-14 Advanced Micro Devices, Inc. Alignment of local transmit clock to synchronous data transfer clock having programmable transfer rate
KR100915387B1 (ko) * 2006-06-22 2009-09-03 삼성전자주식회사 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치
US7342521B1 (en) * 2006-06-28 2008-03-11 Chrontel, Inc. System and method for multi-channel delay cell based clock and data recovery
CN101682500A (zh) * 2007-06-11 2010-03-24 松下电器产业株式会社 定时恢复电路、通信节点、网络***以及电子设备
US7864912B1 (en) * 2007-10-19 2011-01-04 Marvell International Ltd. Circuits, architectures, a system and methods for improved clock data recovery
US8174958B2 (en) * 2008-08-01 2012-05-08 Broadcom Corporation Method and system for a reference signal (RS) timing loop for OFDM symbol synchronization and tracking
US8467418B2 (en) * 2008-11-10 2013-06-18 Rockstar Consortium Us Lp Differential timing transfer over synchronous ethernet using digital frequency generators and control word signaling
KR101062853B1 (ko) * 2009-07-01 2011-09-07 주식회사 하이닉스반도체 반도체 장치의 데이터 샘플링 회로
US8180007B2 (en) * 2010-01-14 2012-05-15 Freescale Semiconductor, Inc. Method for clock and data recovery
US8582606B2 (en) * 2010-05-24 2013-11-12 Cortina Systems, Inc. Network system with synchronization and method of operation thereof
US8488657B2 (en) * 2010-06-04 2013-07-16 Maxim Integrated Products, Inc. Data interface with delay locked loop for high speed digital to analog converters and analog to digital converters
TWI445314B (zh) * 2010-08-24 2014-07-11 Genesys Logic Inc 具有頻率與相位偵測器之傳送／接收系統
US8619932B2 (en) * 2010-09-15 2013-12-31 Mediatek Inc. Signal transmission system with clock signal generator configured for generating clock signal having stepwise/smooth frequency transition and related signal transmission method thereof
US8693608B2 (en) * 2010-09-20 2014-04-08 Alcatel Lucent Frequency synchronization using clock recovery loop with adaptive packet filtering
US8410834B2 (en) * 2011-03-10 2013-04-02 Realtek Semiconductor Corp. All digital serial link receiver with low jitter clock regeneration and method thereof
US9191190B2 (en) * 2011-04-29 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and apparatus for digital host-lock mode in a transceiver
KR101197462B1 (ko) * 2011-05-31 2012-11-09 주식회사 실리콘웍스 오동기 록 방지 회로, 방지 방법 및 그를 이용한 지연고정루프
KR20130047428A (ko) * 2011-10-31 2013-05-08 페어차일드코리아반도체 주식회사 제어전압 지연 장치, 이를 사용하는 디지털 전력 컨버터 및 그 구동 방법
US8836394B2 (en) * 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
US8797075B2 (en) * 2012-06-25 2014-08-05 Intel Corporation Low power oversampling with reduced-architecture delay locked loop
JP2014017590A (ja) * 2012-07-06 2014-01-30 Fujitsu Ltd 電子回路及び通信方法
US9876501B2 (en) * 2013-05-21 2018-01-23 Mediatek Inc. Switching power amplifier and method for controlling the switching power amplifier
CN103354493B (zh) * 2013-06-26 2016-06-29 华为技术有限公司 一种时钟恢复电路、光接收机及无源光网络设备
US9178637B2 (en) * 2013-12-09 2015-11-03 Khalifa University of Science, Technology, and Research Method and devices for synchronization using linear programming
US20160080138A1 (en) * 2014-09-17 2016-03-17 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for timing synchronization in a distributed timing system
CN104320240B (zh) * 2014-11-03 2016-08-17 武汉数字派特科技有限公司 一种提供***内全局时钟的方法和装置
GB2538246B (en) * 2015-05-11 2018-06-20 Cirrus Logic Int Semiconductor Ltd Digital accessory interface calibration
EP3622659B1 (en) * 2017-05-12 2022-12-07 Seakr Engineering, Inc. Pulse-based synchronization training for synchronous digital and mixed-signal systems
US10284395B2 (en) * 2017-06-02 2019-05-07 Regents Of The University Of Minnesota Time-based decision feedback equalization
US10749717B2 (en) * 2017-06-29 2020-08-18 Analog Devices, Inc. Demodulator for pulse-width modulated clock signals
US10116315B1 (en) * 2017-09-21 2018-10-30 Qualcomm Incorporated System-on-a-chip clock phase management using fractional-N PLLs
GB201717689D0 (en) * 2017-10-27 2017-12-13 Microsoft Technology Licensing Llc Phase cashing for fast data recovery
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
DE102018105018A1 (de) * 2018-03-05 2019-09-05 Infineon Technologies Ag Radarvorrichtung, Radarsystem und Verfahren zur Erzeugung eines Abtasttaktsignals
US11513209B2 (en) * 2018-04-17 2022-11-29 Analog Devices, Inc. Radio frequency ranging using phase difference
US11294837B2 (en) * 2018-08-22 2022-04-05 Google Llc Dynamic delay calibration of devices attached to bus systems utilizing time-multiplexed clock and data lines
US11657010B2 (en) * 2018-08-22 2023-05-23 Google Llc Dynamic timing calibration systems and methods
JP2022031983A (ja) * 2018-10-02 2022-02-24 ソニーセミコンダクタソリューションズ株式会社 送信装置、受信装置及び送受信システム
US10826502B1 (en) * 2018-11-05 2020-11-03 Nima Badizadegan Field programmable gate array with external phase-locked loop
US11418312B2 (en) * 2019-04-19 2022-08-16 Infinera Corporation Synchronization for subcarrier communication
EP3748512B1 (en) * 2019-06-06 2023-08-02 Infineon Technologies AG Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
CN113972910A (zh) * 2020-07-24 2022-01-25 瑞昱半导体股份有限公司 频率控制装置与频率控制方法
US11165553B1 (en) * 2020-09-11 2021-11-02 Cadence Design Systems, Inc. Static clock calibration in physical layer device

Also Published As

Publication number Publication date
US20200389244A1 (en) 2020-12-10
US11509410B2 (en) 2022-11-22
EP3748512B1 (en) 2023-08-02
EP3748512A1 (en) 2020-12-09

Similar Documents

Publication Publication Date Title
US11509410B2 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
EP0688447B1 (en) De-skewer for serial data bus
EP2334003B1 (en) Asymmetrical i/o devices and system
US20030053574A1 (en) Adaptive sampling
JP4279672B2 (ja) データ有効インジケータ及びスキュー不耐性データグループを有するパラレルデータ通信
CN109643298B (zh) 用于同步链路的三倍数据率技术
CN107832246B (zh) 半导体装置
CN101877633A (zh) 信号同步的方法和***、及信号接收装置和信号发送装置
KR101447506B1 (ko) 바이어스 및 랜덤 지연 소거
US7139308B2 (en) Source synchronous bus repeater
EP1946475B1 (en) Data interface and method of seeking synchronization
US8675798B1 (en) Systems, circuits, and methods for phase inversion
JP5704988B2 (ja) 通信装置
US5748123A (en) Decoding apparatus for Manchester code
KR20190068546A (ko) 론치 심볼들에 다중 클록 위상들을 사용하여 c-phy 인터페이스에서의 송신기 인코딩 지터의 감소
JP2000138661A (ja) 信号転送制御方法およびその回路
US7376190B2 (en) Asynchronous data transmitting apparatus
US8311170B2 (en) Data transfer system
US12038864B2 (en) Signal processing circuit and reception device
JP2000332741A (ja) 通信装置
JP6933258B2 (ja) 通信回路、通信システム及び通信方法
US20230087104A1 (en) Signal processing circuit and reception device
JPH05336091A (ja) バス通信システム
US7180935B2 (en) System and method for compensating for delay time fluctuations
JP2004165850A (ja) ディジタル信号中継装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination