JP2009290843A - 信号伝送装置 - Google Patents

信号伝送装置 Download PDF

Info

Publication number
JP2009290843A
JP2009290843A JP2008144370A JP2008144370A JP2009290843A JP 2009290843 A JP2009290843 A JP 2009290843A JP 2008144370 A JP2008144370 A JP 2008144370A JP 2008144370 A JP2008144370 A JP 2008144370A JP 2009290843 A JP2009290843 A JP 2009290843A
Authority
JP
Japan
Prior art keywords
signal
transmission
differential
circuit
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008144370A
Other languages
English (en)
Other versions
JP5197164B2 (ja
Inventor
Takeshi Kobayashi
剛 小林
Seiichi Saito
成一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008144370A priority Critical patent/JP5197164B2/ja
Publication of JP2009290843A publication Critical patent/JP2009290843A/ja
Application granted granted Critical
Publication of JP5197164B2 publication Critical patent/JP5197164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】差動信号と同相信号とを分離して、1対の伝送線路を用いて確実に伝送するとともに、マルチポイント接続に対応することができる信号伝送装置を提供する。
【解決手段】ペア線路3を用いて、差動信号、および同相信号として重畳されたシングルエンド信号を伝送する信号伝送装置であって、ペア線路3から分岐して接続され、差動信号と同相信号とを送受信する送受信装置5を備え、送受信装置5は、同相信号とシングルエンド信号とを互換するとともに、差動信号と同相信号とを分離または合成して出力する分離合成回路6を有し、分離合成回路6は、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなるで、差動信号を通過させる差動信号通過手段と、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなることで、同相信号を通過させる同相信号通過手段とを含む。
【選択図】図3

Description

この発明は、2本の伝送線路からなる1対の伝送線路を用いて、差動信号と同相信号とを同時に伝送する信号伝送装置に関する。
データ伝送を行う方法として、複数本の伝送線路を用いて、1度に複数ビットのデータを伝送するパラレル伝送と、1本の伝送線路を用いて、1ビットずつ順番にデータを伝送するシリアル伝送とが知られている。
近年では、伝送速度の高速化に伴い、パラレル伝送において、伝送線路数が増加したり、伝送線路間にスキューが発生したりするという問題点が顕著になっている。そのため、高速伝送については、シリアル伝送が多く用いられている。
また、特に電磁環境両立性(EMC:Electro−Magnetic Compatibility)の観点から、シリアル伝送の中でも、2本の伝送線路を1対として、それぞれの伝送線路に対して互いに逆相の信号(差動信号)を伝送することによってデータ伝送を行う差動伝送が多く用いられている。
ここで、差動伝送では、差動信号が電磁界的に互いに結合して伝送されるので、外部への不要輻射が少なくなるという特徴がある。また、外部からのノイズは、同相信号として1対の伝送線路に重畳するが、差動伝送では、受信時に2本の伝送線路の信号の差分をデータとして取り出すので、同相成分であるノイズが相殺されるという特徴がある。
なお、データ伝送では、受信の際に各ビットを正確に取り込むためのタイミングクロックが必要になる。パラレル伝送では、データ信号用の伝送線路とは別にクロック線を設け、クロック線を用いてクロック信号を直接伝送する方法が一般的である。
これに対して、シリアル伝送では、伝送線路数の増加を避けるために、クロック線を設けてクロック信号を伝送するのではなく、ある一定の割合以上で必ず信号の変化が起こるようにデータを符号化し、受信側で信号の変化タイミングを検出することにより、クロックを再生する方法(CDR:Clock Data Recovery)が用いられている。
クロック線を用いてクロック信号を直接伝送する場合には、クロック線の他に、信号の帰還線路となるリターン線が必要になる。このとき、シングルエンド信号のパラレル伝送やシリアル伝送の場合であれば、グランド線とも呼ばれるリターン線が、データ信号用にもとから設けられているので、クロック信号用の伝送線路を1本追加すればよい。
しかしながら、差動信号のシリアル伝送の場合には、互いに逆相の信号が伝送されるので、リターン線が不要となり設けられていない。そのため、クロックをシングルエンド信号として伝送する場合も、差動信号として伝送する場合も、2本の伝送線路を追加する必要がある。この場合には、データ信号用の2本の伝送線路に加えて、クロック信号用の2本の伝送線路を追加することとなり、伝送線路の数が倍増してコストが上がるとともに、構成が複雑になるという問題点があった。
また、受信側でクロックを再生する場合には、クロックを再生するために、データ伝送に先立ってクロック再生用の信号(プリアンブル)を伝送する必要がある。そのため、例えばフレーム長が短く分割されている場合には、データ伝送効率が低下するという問題点があった。また、複数(3台以上)の信号伝送装置が接続されて相互にデータ伝送を行うマルチポイント接続の場合には、送信装置が切り替わるたびにクロックを再生するための時間が必要となり、さらにデータ伝送効率が低下するという問題点があった。
また、1度再生されたクロックも、そのタイミングの維持または追従のために、一定の割合以上の頻度で信号の変化が起こるようにデータを符号化する必要がある。そのため、この符号化により、本来のデータのビット量よりも多くのビット量のデータを伝送することになり、データ伝送効率がさらに低下するという問題点があった。
そこで、これらの問題点を解決するために、データを差動信号として伝送する2本で1対の伝送線路(以下、「ペア線路」と称する)に、クロックを同相信号として重畳し、異なる信号を同じ伝送線路で伝送することが考えられる。
異なる信号を同じ伝送線路で伝送する発明としては、例えば以下のものが挙げられる。
従来の信号伝送システムは、1対の伝送線路(ペア線路)のそれぞれの終端抵抗の中間電位点に接続されたシングルエンド送受信回路を備えている。シングルエンド送受信回路からシングルエンド信号として出力されたクロックは、同相信号としてペア線路に重畳され、差動送受信回路から出力された差動信号とともにペア線路を伝送される(例えば、特許文献1参照)。
このように、ペア線路を用いて差動信号と同相信号とを伝送することにより、伝送線路の数を倍増させることなく、また、データ伝送効率を下げることなく差動信号と同相信号とを伝送することができる。
特開2002−204272号公報
しかしながら、従来技術には、次のような問題点があった。
従来の信号伝送システムにおいて、シングルエンド送受信回路は、ペア線路の終端抵抗の中間電位点に直接接続され、差動送受信回路は、ペア線路に直接接続されている。そのため、例えば差動信号送信回路およびシングルエンド送受信回路がともに信号を送信している場合には、ともにインピーダンスが低い状態となり、差動送受信回路から送信された差動信号の一部が、ペア線路の反対側の差動送受信回路に受信されることなく、シングルエンド送受信回路に受信される恐れがある。また、同様に、シングルエンド送受信回路から送信されたシングルエンド信号の一部が、ペア線路の反対側のシングルエンド送受信回路に受信されることなく、差動送受信回路に受信される恐れもある。
すなわち、従来の信号伝送システムでは、差動信号と同相信号(シングルエンド信号)とが十分にペア線路に伝送されないという問題点があった。
また、同相信号を伝送する場合には、信号の帰還線路となるリターン線が必要になるが、従来の信号伝送システムでは、リターン線の構成が明確に示されていないので、同相信号を伝送できない恐れがあるという問題点もあった。
また、従来の信号伝送システムでは、シングルエンド送受信回路を終端抵抗の中間電位点に接続して同相信号を伝送しているので、複数(3台以上)の信号伝送装置が接続されたマルチポイント接続の場合には、ペア線路間の抵抗値が低下し、電位差が減少する。そのため、従来の信号伝送システムは、3台以上のデータ伝送に適応しないという問題点もあった。
この発明は、上記のような課題を解決するためになされたものであって、その目的は、差動信号と同相信号とを分離して、差動信号と同相信号とを、1対の伝送線路を用いて確実に伝送するとともに、マルチポイント接続に対応することができる信号伝送装置を提供することにある。
この発明に係る信号伝送装置は、2本の伝送線路からなる1対の伝送線路を用いて、1対の差動信号、および1対の同相信号として重畳されたシングルエンド信号を伝送する信号伝送装置であって、1対の伝送線路から分岐して接続され、差動信号と同相信号とを送受信する送受信装置を備え、送受信装置は、差動信号と同相信号とを分離または合成して出力する分離合成回路と、分離合成回路との間で差動信号を送受信する差動送受信バッファと、分離合成回路との間でシングルエンド信号を送受信するシングルエンド送受信バッファとを備え、分離合成回路は、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなることにより、差動信号を通過させる差動信号通過手段と、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなることにより、同相信号を通過させる同相信号通過手段とを含むものである。
この発明の信号伝送装置によれば、1対の伝送線路から分岐して接続された送受信装置は、差動信号と同相信号とを分離または合成して出力する分離合成回路を有している。また、分離合成回路は、差動信号に対して低インピーダンスとなることにより、差動信号を通過させる差動信号通過手段と、同相信号に対して低インピーダンスとなることにより、同相信号を通過させる同相信号通過手段とを含んでいる。
そのため、差動信号と同相信号とを分離して、差動信号と同相信号とを、1対の伝送線路を用いて確実に伝送するとともに、マルチポイント接続に対応することができる。
以下、この発明の各実施の形態について図に基づいて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
なお、以下の実施の形態では、差動信号がデータで、シングルエンド信号がクロックである場合を例に挙げて説明するが、これに限定されず、例えば差動信号が画像データで、シングルエンド信号が音声データであってもよい。
実施の形態1.
図1は、この発明の実施の形態1に係る信号伝送装置を示す回路図である。
図1において、この信号伝送装置は、1対の差動信号(ディファレンシャルモード)と1対の同相信号(コモンモード)とを伝送する2本の伝送線路1、2からなる1対の伝送線路3(以下、「ペア線路3」と称する)と、同相信号の帰還線路となるリターン線4と、ペア線路3から分岐して接続され、差動信号と同相信号とを送受信する複数の送受信装置5とを備えている。
送受信装置5は、同相信号とシングルエンド信号とを互換するとともに、差動信号と同相信号とを分離または合成して出力する分離合成回路6と、分離合成回路6との間で差動信号を送受信する差動送受信バッファ7と、分離合成回路6との間でシングルエンド信号を送受信するシングルエンド送受信バッファ8とを有している。
また、ペア線路3の端部には、終端抵抗9が設けられており、リターン線4は、送受信装置5の基準電位となるシグナルグランド10に接続されている。
また、複数の送受信装置5は、互いに同一の構成を有している。
以下、図2を参照しながら、送受信装置5の構成について詳細に説明する。
図2は、この発明の実施の形態1に係る送受信装置5を詳細に示す回路図である。
図2において、分離合成回路6は、コモンモードチョークコイル61(差動信号通過手段)と、ディファレンシャルチョークコイル62(同相信号通過手段)とを含んでいる。
コモンモードチョークコイル61は、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなることにより、差動信号を通過させる。また、ディファレンシャルチョークコイル62は、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなることにより、同相信号を通過させる。
差動送受信バッファ7は、差動信号を送信する差動送信バッファ71と、差動信号を受信する差動受信バッファ72とを含んでいる。
また、シングルエンド送受信バッファ8は、シングルエンド信号を送信するシングルエンド送信バッファ81と、シングルエンド信号を受信するシングルエンド受信バッファ82とを含んでいる。
以下、上記構成の信号伝送装置において、送受信装置5がデータを送信する場合の動作について説明する。
まず、送信データは、差動送信バッファ71に入力され、差動信号として分離合成回路6に入力される。また、クロックは、シングルエンド送信バッファ81に入力され、シングルエンド信号として分離合成回路6に入力される。
続いて、分離合成回路6に入力されたシングルエンド信号は、同相信号に変換された後、差動信号と合成されてペア線路3に送信される。
ここで、コモンモードチョークコイル61は、上述したように、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなる。そのため、差動送信バッファ71とシングルエンド送信バッファ81とが同時に送信を行う場合に、コモンモードチョークコイル61は、差動信号を低インピーダンスでペア線路3に送信するとともに、同相信号が低インピーダンスとなっている差動送信バッファ71に流れ込まないようブロックする。
また、ディファレンシャルチョークコイル62は、上述したように、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなる。そのため、シングルエンド送信バッファ81と差動送信バッファ71とが同時に送信を行う場合に、ディファレンシャルチョークコイル62は、同相信号を低インピーダンスでペア線路3に送信するとともに、差動信号が低インピーダンスとなっているシングルエンド送信バッファ81に流れ込まないようブロックする。
これにより、差動信号と同相信号とが合成される。
以下、上記構成の信号伝送装置において、送受信装置5がデータを受信する場合の動作について説明する。
送受信装置5から送信された差動信号および同相信号は、ペア線路3を伝送されて別の送受信装置5に受信され、分離合成回路6に入力される。
このとき、差動信号は、ペア線路3のみを通って伝送される。一方、同相信号は、リターン線4を帰還線路として伝送される。
また、ペア線路3の端部に設けられた終端抵抗9は、ペア線路3の特性インピーダンスと同一またはその近傍の抵抗値を有しており、信号の反射が防止される。
続いて、分離合成回路6に入力された差動信号および同相信号は、差動信号および同相信号に分離され、同相信号は、さらにシングルエンド信号に変換される。
ここで、コモンモードチョークコイル61は、ペア線路3を伝送された差動信号および同相信号のうち、同相信号をブロックし、差動信号のみを差動受信バッファ72に出力する。
また、ディファレンシャルチョークコイル62は、ペア線路3を伝送された差動信号および同相信号のうち、差動信号をブロックし、同相信号のみを差動受信バッファ72に出力する。
これにより、差動信号と同相信号とが分離される。
分離された差動信号は、差動受信バッファ72に入力され、データが取り出される。また、シングルエンド信号に変換されたクロック信号は、シングルエンド受信バッファ82に入力され、クロックが取り出される。また、このクロックタイミングに基づいて、データが復元される。
この発明の実施の形態1に係る信号伝送装置によれば、送受信装置5は、差動信号と同相信号とを分離または合成して出力する分離合成回路6を有している。また、分離合成回路6は、差動信号を通過させるコモンモードチョークコイル61と、同相信号を通過させるディファレンシャルチョークコイル62とを含んでいる。
そのため、一方の送受信バッファに他方のモードの信号の影響を与えることなく差動信号と同相信号とを分離して、差動信号と同相信号とを、ペア線路3を用いて確実に伝送することができる。また、コモンモードチョークコイル61およびディファレンシャルチョークコイル62を用いることにより、簡素な構成で効率的に差動信号と同相信号とを合成および分離することができる。
また、差動信号と同相信号とを分離または合成して出力する分離合成回路6を有することにより、1本の伝送線路をリターン線4として追加するだけで、ペア線路3を用いて差動信号と同相信号とを同時に伝送することができる。
また、送受信装置5がペア線路3から分岐して接続されているので、ペア線路3に3台以上の送受信装置5が接続されたマルチポイント接続の双方向通信に適用することができる。
実施の形態2.
図3は、この発明の実施の形態2に係る送受信装置5Aを詳細に示す回路図である。
図3において、分離合成回路6Aは、図2に示した分離合成回路6に加えて、第1キャパシタ63と、第2キャパシタ64と、プルアップ抵抗65と、プルダウン抵抗66とを含んでいる。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
以下、分離合成回路6Aの詳細な構成および機能について説明する。なお、コモンモードチョークコイル61およびディファレンシャルチョークコイル62については、上述した実施の形態1と同様なので、説明を省略する。
第1キャパシタ63は、ディファレンシャルチョークコイル62に設けられ、ペア線路3間に生じる直流的な短絡を防止する。
第2キャパシタ64は、ディファレンシャルチョークコイル62とシングルエンド送受信バッファ8との間に設けられ、シングルエンド信号の直流成分を除去する。
そのため、シングルエンド信号を送信する場合に、シングルエンド信号は、0Vを中心として振幅が変化する信号となり、シングルエンド信号のもつ不要なオフセットがペア線路3に伝わることを防止することができる。また、シングルエンド信号を受信する場合には、ペア線路3からの不要なオフセットが除去される。
プルアップ抵抗65およびプルダウン抵抗66は、第2キャパシタ64とシングルエンド送受信バッファ8との接続点と、電源およびシグナルグランド10との間にそれぞれ設けられている。プルアップ抵抗65およびプルダウン抵抗66は、第2キャパシタ64により直流成分が除去されたシングルエンド信号の受信信号に対して、直流成分を付加する。
これにより、シングルエンド信号の受信信号は、0Vを中心電圧とした信号から、シングルエンド受信バッファ82の受信レベルに適合した中心電圧の信号に変換される。
この発明の実施の形態2に係る信号伝送装置によれば、分離合成回路6Aは、第1キャパシタ63と第2キャパシタ64とを含んでいるので、シングルエンド送受信バッファ8とペア線路3との間で不要な直流成分を除去することができるとともに、ペア線路3間に生じる直流的な短絡を防止することができる。
また、分離合成回路6Aは、プルアップ抵抗65およびプルダウン抵抗66を含んでいるので、シングルエンド信号の受信信号を、シングルエンド受信バッファ82の受信レベルに適合した中心電圧の信号に変換することができる。
実施の形態3.
図4は、この発明の実施の形態3に係る送受信装置5Bを詳細に示す回路図である。
図4において、分離合成回路6Bは、図2に示した分離合成回路6に加えて、直列共振回路67を含んでいる。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
以下、分離合成回路6Bの詳細な構成および機能について説明する。なお、コモンモードチョークコイル61およびディファレンシャルチョークコイル62については、上述した実施の形態1と同様なので、説明を省略する。
直列共振回路67は、ディファレンシャルチョークコイル62とシングルエンド送受信バッファ8との間に設けられ、インダクタとキャパシタとを直列に接続した構成を有している。
ここで、インダクタとキャパシタとを直列に接続すると、特定の周波数帯域の信号に対して低インピーダンスとなり、その他の周波数帯域の信号に対して高インピーダンスとなる。すなわち、直列共振回路67は、バンドパスフィルタとして機能する。
そこで、同相信号であるクロック信号の周波数帯域を、直列共振回路67の通過帯域と適合させることにより、シングルエンド送受信バッファ8とペア線路3との間で、クロック信号成分のみが伝送される。
この発明の実施の形態3に係る信号伝送装置によれば、分離合成回路6Bは、直列共振回路67を含んでいるので、シングルエンド送受信バッファ8とペア線路3との間で不要な周波数帯域のノイズを除去して信号を伝送することができる。
なお、この実施の形態3に示した分離合成回路6Bを、上記実施の形態2で示した分離合成回路6Aと併用してもよい。
実施の形態4.
図5は、この発明の実施の形態4に係る送受信装置5Cを詳細に示す回路図である。
図5において、分離合成回路6Cは、図2に示した分離合成回路6に加えて、並列共振回路68を含んでいる。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
以下、分離合成回路6Cの詳細な構成および機能について説明する。なお、コモンモードチョークコイル61およびディファレンシャルチョークコイル62については、上述した実施の形態1と同様なので、説明を省略する。
並列共振回路68は、ディファレンシャルチョークコイル62とシングルエンド送受信バッファ8との接続点と、シグナルグランド10との間に設けられ、インダクタとキャパシタとを並列に接続した構成を有している。
ここで、インダクタとキャパシタとを並列に接続すると、特定の周波数帯域の信号に対して高インピーダンスとなり、その他の周波数帯域の信号に対して低インピーダンスとなる。すなわち、並列共振回路68は、バンドエリミネーションフィルタとして機能する。
そこで、同相信号であるクロック信号の周波数帯域を、並列共振回路68の阻止帯域と適合させることにより、クロック信号の信号帯域外の信号成分を除去し、シングルエンド送受信バッファ8とペア線路3との間で、クロック信号成分のみが伝送される。
この発明の実施の形態4に係る信号伝送装置によれば、分離合成回路6Cは、並列共振回路68を含んでいるので、シングルエンド送受信バッファ8とペア線路3との間で不要な周波数帯域のノイズを除去して信号を伝送することができる。
なお、この実施の形態4に示した分離合成回路6Cを、上記実施の形態2で示した分離合成回路6Aと併用してもよい。
実施の形態5.
図6は、この発明の実施の形態5に係る送受信装置5Dを詳細に示す回路図である。
図6において、分離合成回路6Dは、図2に示した分離合成回路6に加えて、絶縁トランス型共振回路69を含んでいる。
また、上記実施の形態1〜4では、リターン線4がシグナルグランド10に接続されているとしたが、この実施の形態5では、リターン線4は、送受信装置5Dの筐体や大地に接続されるフレームグランド11に接続されている。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
以下、分離合成回路6Dの詳細な構成および機能について説明する。なお、コモンモードチョークコイル61およびディファレンシャルチョークコイル62については、上述した実施の形態1と同様なので、説明を省略する。
絶縁トランス型共振回路69は、ディファレンシャルチョークコイル62と、シングルエンド送受信バッファ8と、シグナルグランド10と、フレームグランド11との間に設けられ、絶縁トランスとキャパシタとを並列に接続した構成を有している。また、絶縁トランスのペア線路3側の一方は、フレームグランド11に接続されたリターン線4に接続されている。
ここで、絶縁トランスとキャパシタとを並列に接続すると、ペア線路3とシングルエンド送受信バッファ8とが電気的に絶縁されるとともに、特定の周波数帯域の信号に対して高インピーダンスとなり、その他の周波数帯域の信号に対して低インピーダンスとなる。すなわち、絶縁トランス型共振回路69は、バンドエリミネーションフィルタとして機能する。
そこで、同相信号であるクロック信号の周波数帯域を、絶縁トランス型共振回路69の阻止帯域と適合させることにより、クロック信号の信号帯域外の信号成分を除去し、シングルエンド送受信バッファ8とペア線路3との間で、クロック信号成分のみが伝送される。
この発明の実施の形態5に係る信号伝送装置によれば、分離合成回路6Dは、絶縁トランス型共振回路69を含んでいるので、シングルエンド送受信バッファ8とペア線路3との間で不要な周波数帯域のノイズを除去して信号を伝送することができる。
なお、この実施の形態5に示した分離合成回路6Dを、上記実施の形態2で示した分離合成回路6Aと併用してもよい。
実施の形態6.
図7は、この発明の実施の形態6に係る送受信装置5Eを詳細に示す回路図である。
図7において、分離合成回路6Eは、図2に示した分離合成回路6に加えて、PLL回路70(PLL回路)を含んでいる。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
以下、分離合成回路6Eの詳細な構成および機能について説明する。なお、コモンモードチョークコイル61およびディファレンシャルチョークコイル62については、上述した実施の形態1と同様なので、説明を省略する。
PLL回路70は、ディファレンシャルチョークコイル62とシングルエンド受信バッファ82との間に設けられている。
一般的なPLL回路70は、図8に示すように、位相比較器、ループフィルタ、VCO(電圧制御発振器)および分周器を有している。なお、PLL回路70の構成は、図8のものに限定されない。
PLL回路70においては、ループフィルタの時定数によって応答速度を変えることができる。例えば、時定数を小さくすれば、クロック同期の時間を早くすることができ、時定数を大きくすれば、耐ノイズ性を高めることができる。
ここで、PLL回路70を用いることで、クロック信号の抽出とともに、クロック信号の分周または逓倍も同時に行うことができる。
この発明の実施の形態6に係る信号伝送装置によれば、分離合成回路6Eは、PLL回路70を含んでいるので、受信したクロック信号のノイズ成分を除去するとともに、ジッタを低減することができ、より確実なクロック信号を受信することができる。
なお、この実施の形態6に示した分離合成回路6Eを、上記実施の形態2で示した分離合成回路6Aと併用してもよい。
なお、上記実施の形態1〜6では、同相信号を通過させる同相信号通過手段を、ディファレンシャルチョークコイル62としたが、これに限定されない。
例えば、図9に示すように、2個のインダクタ12を、ディファレンシャルチョークコイル62の代わりに用いてもよい。
ここで、インダクタ12は、周波数の低い信号に対して低インピーダンスとなり、周波数の高い信号に対して高インピーダンスとなる。
そこで、同相信号であるクロック信号を、差動信号であるデータ信号よりも低い周波数帯域の信号とすることにより、2個のインダクタ12を用いて、同相信号のみを通過させることができ、ディファレンシャルチョークコイル62と同等の機能を実現することができる。
この場合には、ディファレンシャルチョークコイル62を用いるよりも安価かつ簡素な構成で、差動信号と同相信号とを合成および分離することができる。
また、上記実施の形態1〜6では、リターン線4として1本の伝送線路を追加していたが、これに限定されない。
例えば、図10に示すように、ペア線路3を外部電磁界から遮蔽するシールド13を、リターン線4の代わりに同相信号の帰還線路として用いてもよい。
この場合には、従来のシールド付伝送線路を用いて差動伝送を行う場合と同様に、2本の伝送線路のみを用いることにより、差動信号と同相信号とを同時に伝送することができる。
また、上記実施の形態1〜6では、データを差動信号として伝送し、クロックをシングルエンド信号から同相信号に変換して伝送するとしたが、これに限定されず、データをシングルエンド信号から同相信号に変換して伝送し、クロックを差動信号として伝送してもよい。
また、上記実施の形態1〜6において、クロック信号は、必ずしもデータの最小変化周期に対応した信号である必要はなく、送信の際に分周した信号を送信し、受信後に逓倍してデータの復元に用いるなど、データの変化タイミングに同期したタイミング信号であってもよい。
また、上記実施の形態1〜6では、データ信号を送信する送受信装置5がクロック信号も同時に送信する構成となっている。しかしながら、これに限定されず、クロック信号を常に特定の送受信装置5から送信し、他の送受信装置5は常にクロック信号の受信のみを行う構成とし、それぞれシングルエンド送信バッファ81またはシングルエンド受信バッファ82の何れかのみを備えていてもよい。
これらの場合も、上記実施の形態1〜6と同様の効果を奏することができる。
この発明の実施の形態1に係る信号伝送装置を示す回路図である。 この発明の実施の形態1に係る送受信装置を詳細に示す回路図である。 この発明の実施の形態2に係る送受信装置を詳細に示す回路図である。 この発明の実施の形態3に係る送受信装置を詳細に示す回路図である。 この発明の実施の形態4に係る送受信装置を詳細に示す回路図である。 この発明の実施の形態5に係る送受信装置を詳細に示す回路図である。 この発明の実施の形態6に係る送受信装置を詳細に示す回路図である。 この発明の実施の形態6に係るPLL回路を示すブロック図である。 この発明の実施の形態1〜6に係る送受信装置を詳細に示す別の回路図である。 この発明の実施の形態1〜6に係る信号伝送装置を示す別の回路図である。
符号の説明
1、2 伝送線路、3 ペア線路、4 リターン線、5、5A〜5E 送受信装置、6、6A〜6E 分離合成回路、7 差動送受信バッファ、8 シングルエンド送受信バッファ、9 終端抵抗、10 シグナルグランド、11 フレームグランド、12 インダクタ、13 シールド、61 コモンモードチョークコイル(差動信号通過手段)、62 ディファレンシャルチョークコイル(同相信号通過手段)、63 第1キャパシタ、64 第2キャパシタ、65 プルアップ抵抗、66 プルダウン抵抗、67 直列共振回路、68 並列共振回路、69 絶縁トランス型共振回路、70 PLL回路(位相同期回路)、71 差動送信バッファ、72 差動受信バッファ、81 シングルエンド送信バッファ、82 シングルエンド受信バッファ。

Claims (9)

  1. 2本の伝送線路からなる1対の伝送線路を用いて、1対の差動信号、および1対の同相信号として重畳されたシングルエンド信号を伝送する信号伝送装置であって、
    前記1対の伝送線路から分岐して接続され、前記差動信号と前記同相信号とを送受信する送受信装置を備え、
    前記送受信装置は、
    前記差動信号と前記同相信号とを分離または合成して出力する分離合成回路と、
    前記分離合成回路との間で前記差動信号を送受信する差動送受信バッファと、
    前記分離合成回路との間で前記シングルエンド信号を送受信するシングルエンド送受信バッファと、を備え、
    前記分離合成回路は、
    前記差動信号に対して低インピーダンスとなり、前記同相信号に対して高インピーダンスとなることにより、前記差動信号を通過させる差動信号通過手段と、
    前記同相信号に対して低インピーダンスとなり、前記差動信号に対して高インピーダンスとなることにより、前記同相信号を通過させるとともに、前記同相信号と前記シングルエンド信号とを相互に変換する同相信号通過手段と、
    を含むことを特徴とする信号伝送装置。
  2. 前記差動信号通過手段は、コモンモードチョークコイルであり、
    前記同相信号通過手段は、ディファレンシャルチョークコイルである
    ことを特徴とする請求項1に記載の信号伝送装置。
  3. 前記同相信号は、前記差動信号よりも低い周波数帯域の信号であり、
    前記差動信号通過手段は、コモンモードチョークコイルであり、
    前記同相信号通過手段は、前記1対の同相信号の各々に対応する2個のインダクタである
    ことを特徴とする請求項1に記載の信号伝送装置。
  4. 前記分離合成回路は、
    前記同相信号通過手段に設けられ、前記2本の伝送線路の間の直流的な短絡を防止する第1キャパシタと、
    前記同相信号通過手段と前記シングルエンド送受信バッファとの間に設けられ、前記シングルエンド信号の直流成分を除去する第2キャパシタと、
    前記第2キャパシタと前記シングルエンド送受信バッファとの接続点と、電源およびグランドとの間にそれぞれ設けられ、前記第2キャパシタにより直流成分が除去された前記シングルエンド信号に、直流成分を付加するプルアップ抵抗およびプルダウン抵抗と、
    をさらに有していることを特徴とする請求項1から請求項3までの何れか1項に記載の信号伝送装置。
  5. 前記分離合成回路は、前記同相信号通過手段と前記シングルエンド送受信バッファとの間に設けられ、前記シングルエンド信号の周波数成分のみを通過させる直列共振回路をさらに有していることを特徴とする請求項1から請求項4までの何れか1項に記載の信号伝送装置。
  6. 前記分離合成回路は、前記同相信号通過手段と前記シングルエンド送受信バッファとの接続点と、グランドとの間に設けられ、前記シングルエンド信号の周波数成分以外を前記グランドに流す並列共振回路をさらに有していることを特徴とする請求項1から請求項4までの何れか1項に記載の信号伝送装置。
  7. 前記分離合成回路は、前記同相信号通過手段と、前記シングルエンド送受信バッファと、グランドとの間に設けられ、前記シングルエンド信号の周波数成分以外を前記グランドに流す絶縁トランス型共振回路をさらに有していることを特徴とする請求項1から請求項4までの何れか1項に記載の信号伝送装置。
  8. 前記分離合成回路は、前記同相信号通過手段と前記シングルエンド送受信バッファとの間に設けられた位相同期回路をさらに有していることを特徴とする請求項1から請求項4までの何れか1項に記載の信号伝送装置。
  9. 前記1対の伝送線路を遮蔽するシールドを、前記同相信号の帰還線路となるリターン線とすることを特徴とする請求項1から請求項8までの何れか1項に記載の信号伝送装置。
JP2008144370A 2008-06-02 2008-06-02 信号伝送装置 Active JP5197164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008144370A JP5197164B2 (ja) 2008-06-02 2008-06-02 信号伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008144370A JP5197164B2 (ja) 2008-06-02 2008-06-02 信号伝送装置

Publications (2)

Publication Number Publication Date
JP2009290843A true JP2009290843A (ja) 2009-12-10
JP5197164B2 JP5197164B2 (ja) 2013-05-15

Family

ID=41459521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008144370A Active JP5197164B2 (ja) 2008-06-02 2008-06-02 信号伝送装置

Country Status (1)

Country Link
JP (1) JP5197164B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234255A (ja) * 2010-04-29 2011-11-17 Murata Mfg Co Ltd ノイズ対策回路
JP2012070279A (ja) * 2010-09-24 2012-04-05 Canon Inc ノイズフィルタ及び伝送装置
WO2012114672A1 (ja) 2011-02-23 2012-08-30 パナソニック株式会社 信号伝送装置
JP2013157981A (ja) * 2012-01-27 2013-08-15 Tektronix Inc 信号合成回路及びシステム
JP2016019175A (ja) * 2014-07-09 2016-02-01 ルネサスエレクトロニクス株式会社 固体撮像装置、画像データ伝送方法、およびカメラシステム
US10044332B2 (en) 2013-11-28 2018-08-07 Thine Electronics, Inc. Transmission apparatus, reception apparatus, and transmission/reception system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728778B2 (en) 2020-12-29 2023-08-15 Analog Devices International Unlimited Company Differential signaling transmission systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115820A (ja) * 1994-10-12 1996-05-07 Murata Mfg Co Ltd コモンモードチョークコイル
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
JP2005244351A (ja) * 2004-02-24 2005-09-08 Matsushita Electric Ind Co Ltd 信号伝送装置
JP2009165043A (ja) * 2008-01-09 2009-07-23 Alpine Electronics Inc 非対称全二重伝送装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115820A (ja) * 1994-10-12 1996-05-07 Murata Mfg Co Ltd コモンモードチョークコイル
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
JP2005244351A (ja) * 2004-02-24 2005-09-08 Matsushita Electric Ind Co Ltd 信号伝送装置
JP2009165043A (ja) * 2008-01-09 2009-07-23 Alpine Electronics Inc 非対称全二重伝送装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234255A (ja) * 2010-04-29 2011-11-17 Murata Mfg Co Ltd ノイズ対策回路
JP2012070279A (ja) * 2010-09-24 2012-04-05 Canon Inc ノイズフィルタ及び伝送装置
WO2012114672A1 (ja) 2011-02-23 2012-08-30 パナソニック株式会社 信号伝送装置
JP5025839B1 (ja) * 2011-02-23 2012-09-12 パナソニック株式会社 信号伝送装置
US8705637B2 (en) 2011-02-23 2014-04-22 Panasonic Corporation Signal transmission device
JP2013157981A (ja) * 2012-01-27 2013-08-15 Tektronix Inc 信号合成回路及びシステム
US10044332B2 (en) 2013-11-28 2018-08-07 Thine Electronics, Inc. Transmission apparatus, reception apparatus, and transmission/reception system
JP2016019175A (ja) * 2014-07-09 2016-02-01 ルネサスエレクトロニクス株式会社 固体撮像装置、画像データ伝送方法、およびカメラシステム

Also Published As

Publication number Publication date
JP5197164B2 (ja) 2013-05-15

Similar Documents

Publication Publication Date Title
JP5197164B2 (ja) 信号伝送装置
US11296709B2 (en) Cross-clock-domain processing circuit
CN108418582B (zh) 传输信号的方法、驱动器及***
US8270526B2 (en) Communication system
WO2010089974A1 (ja) 信号伝達システム及び信号伝達方法
US8159274B2 (en) Signaling with superimposed clock and data signals
JP2002359613A (ja) クロック信号とデータ信号の組み合わせ方法
EP3646520B1 (en) Frequency/phase-shift-keying for back-channel serdes communication
WO2000016525A1 (en) A system and method for sending and receiving data signals over a clock signal line
US20090265490A1 (en) High-Speed Video Serializer and Deserializer
US8432954B2 (en) Video serializer/deserializer having selectable multi-lane serial interface
JP4693943B2 (ja) インターフェイス回路
CN112840571B (zh) 一种跨时钟域处理电路
EP1334594A2 (en) Apparatus and method for sending and receiving data signals over a clock signal line by pulse width modulation
JP5718596B2 (ja) 受信回路、信号伝送回路、及び信号受信方法
CN110750479A (zh) 基于同步422标准的数据采样方法
JP6933258B2 (ja) 通信回路、通信システム及び通信方法
JP5621895B1 (ja) データ伝送システム及びデータ伝送方法
JP2005151410A (ja) 並列データ信号の位相整合回路
JP2007074705A (ja) 信号伝送装置
Aria et al. Document Revision History

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5197164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250