JP2009290843A - 信号伝送装置 - Google Patents
信号伝送装置 Download PDFInfo
- Publication number
- JP2009290843A JP2009290843A JP2008144370A JP2008144370A JP2009290843A JP 2009290843 A JP2009290843 A JP 2009290843A JP 2008144370 A JP2008144370 A JP 2008144370A JP 2008144370 A JP2008144370 A JP 2008144370A JP 2009290843 A JP2009290843 A JP 2009290843A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- differential
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】ペア線路3を用いて、差動信号、および同相信号として重畳されたシングルエンド信号を伝送する信号伝送装置であって、ペア線路3から分岐して接続され、差動信号と同相信号とを送受信する送受信装置5を備え、送受信装置5は、同相信号とシングルエンド信号とを互換するとともに、差動信号と同相信号とを分離または合成して出力する分離合成回路6を有し、分離合成回路6は、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなるで、差動信号を通過させる差動信号通過手段と、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなることで、同相信号を通過させる同相信号通過手段とを含む。
【選択図】図3
Description
近年では、伝送速度の高速化に伴い、パラレル伝送において、伝送線路数が増加したり、伝送線路間にスキューが発生したりするという問題点が顕著になっている。そのため、高速伝送については、シリアル伝送が多く用いられている。
ここで、差動伝送では、差動信号が電磁界的に互いに結合して伝送されるので、外部への不要輻射が少なくなるという特徴がある。また、外部からのノイズは、同相信号として1対の伝送線路に重畳するが、差動伝送では、受信時に2本の伝送線路の信号の差分をデータとして取り出すので、同相成分であるノイズが相殺されるという特徴がある。
これに対して、シリアル伝送では、伝送線路数の増加を避けるために、クロック線を設けてクロック信号を伝送するのではなく、ある一定の割合以上で必ず信号の変化が起こるようにデータを符号化し、受信側で信号の変化タイミングを検出することにより、クロックを再生する方法(CDR:Clock Data Recovery)が用いられている。
しかしながら、差動信号のシリアル伝送の場合には、互いに逆相の信号が伝送されるので、リターン線が不要となり設けられていない。そのため、クロックをシングルエンド信号として伝送する場合も、差動信号として伝送する場合も、2本の伝送線路を追加する必要がある。この場合には、データ信号用の2本の伝送線路に加えて、クロック信号用の2本の伝送線路を追加することとなり、伝送線路の数が倍増してコストが上がるとともに、構成が複雑になるという問題点があった。
また、1度再生されたクロックも、そのタイミングの維持または追従のために、一定の割合以上の頻度で信号の変化が起こるようにデータを符号化する必要がある。そのため、この符号化により、本来のデータのビット量よりも多くのビット量のデータを伝送することになり、データ伝送効率がさらに低下するという問題点があった。
異なる信号を同じ伝送線路で伝送する発明としては、例えば以下のものが挙げられる。
このように、ペア線路を用いて差動信号と同相信号とを伝送することにより、伝送線路の数を倍増させることなく、また、データ伝送効率を下げることなく差動信号と同相信号とを伝送することができる。
従来の信号伝送システムにおいて、シングルエンド送受信回路は、ペア線路の終端抵抗の中間電位点に直接接続され、差動送受信回路は、ペア線路に直接接続されている。そのため、例えば差動信号送信回路およびシングルエンド送受信回路がともに信号を送信している場合には、ともにインピーダンスが低い状態となり、差動送受信回路から送信された差動信号の一部が、ペア線路の反対側の差動送受信回路に受信されることなく、シングルエンド送受信回路に受信される恐れがある。また、同様に、シングルエンド送受信回路から送信されたシングルエンド信号の一部が、ペア線路の反対側のシングルエンド送受信回路に受信されることなく、差動送受信回路に受信される恐れもある。
すなわち、従来の信号伝送システムでは、差動信号と同相信号(シングルエンド信号)とが十分にペア線路に伝送されないという問題点があった。
また、従来の信号伝送システムでは、シングルエンド送受信回路を終端抵抗の中間電位点に接続して同相信号を伝送しているので、複数(3台以上)の信号伝送装置が接続されたマルチポイント接続の場合には、ペア線路間の抵抗値が低下し、電位差が減少する。そのため、従来の信号伝送システムは、3台以上のデータ伝送に適応しないという問題点もあった。
そのため、差動信号と同相信号とを分離して、差動信号と同相信号とを、1対の伝送線路を用いて確実に伝送するとともに、マルチポイント接続に対応することができる。
なお、以下の実施の形態では、差動信号がデータで、シングルエンド信号がクロックである場合を例に挙げて説明するが、これに限定されず、例えば差動信号が画像データで、シングルエンド信号が音声データであってもよい。
図1は、この発明の実施の形態1に係る信号伝送装置を示す回路図である。
図1において、この信号伝送装置は、1対の差動信号(ディファレンシャルモード)と1対の同相信号(コモンモード)とを伝送する2本の伝送線路1、2からなる1対の伝送線路3(以下、「ペア線路3」と称する)と、同相信号の帰還線路となるリターン線4と、ペア線路3から分岐して接続され、差動信号と同相信号とを送受信する複数の送受信装置5とを備えている。
また、ペア線路3の端部には、終端抵抗9が設けられており、リターン線4は、送受信装置5の基準電位となるシグナルグランド10に接続されている。
また、複数の送受信装置5は、互いに同一の構成を有している。
図2は、この発明の実施の形態1に係る送受信装置5を詳細に示す回路図である。
図2において、分離合成回路6は、コモンモードチョークコイル61(差動信号通過手段)と、ディファレンシャルチョークコイル62(同相信号通過手段)とを含んでいる。
コモンモードチョークコイル61は、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなることにより、差動信号を通過させる。また、ディファレンシャルチョークコイル62は、同相信号に対して低インピーダンスとなり、差動信号に対して高インピーダンスとなることにより、同相信号を通過させる。
また、シングルエンド送受信バッファ8は、シングルエンド信号を送信するシングルエンド送信バッファ81と、シングルエンド信号を受信するシングルエンド受信バッファ82とを含んでいる。
まず、送信データは、差動送信バッファ71に入力され、差動信号として分離合成回路6に入力される。また、クロックは、シングルエンド送信バッファ81に入力され、シングルエンド信号として分離合成回路6に入力される。
ここで、コモンモードチョークコイル61は、上述したように、差動信号に対して低インピーダンスとなり、同相信号に対して高インピーダンスとなる。そのため、差動送信バッファ71とシングルエンド送信バッファ81とが同時に送信を行う場合に、コモンモードチョークコイル61は、差動信号を低インピーダンスでペア線路3に送信するとともに、同相信号が低インピーダンスとなっている差動送信バッファ71に流れ込まないようブロックする。
これにより、差動信号と同相信号とが合成される。
送受信装置5から送信された差動信号および同相信号は、ペア線路3を伝送されて別の送受信装置5に受信され、分離合成回路6に入力される。
このとき、差動信号は、ペア線路3のみを通って伝送される。一方、同相信号は、リターン線4を帰還線路として伝送される。
また、ペア線路3の端部に設けられた終端抵抗9は、ペア線路3の特性インピーダンスと同一またはその近傍の抵抗値を有しており、信号の反射が防止される。
ここで、コモンモードチョークコイル61は、ペア線路3を伝送された差動信号および同相信号のうち、同相信号をブロックし、差動信号のみを差動受信バッファ72に出力する。
また、ディファレンシャルチョークコイル62は、ペア線路3を伝送された差動信号および同相信号のうち、差動信号をブロックし、同相信号のみを差動受信バッファ72に出力する。
これにより、差動信号と同相信号とが分離される。
そのため、一方の送受信バッファに他方のモードの信号の影響を与えることなく差動信号と同相信号とを分離して、差動信号と同相信号とを、ペア線路3を用いて確実に伝送することができる。また、コモンモードチョークコイル61およびディファレンシャルチョークコイル62を用いることにより、簡素な構成で効率的に差動信号と同相信号とを合成および分離することができる。
また、送受信装置5がペア線路3から分岐して接続されているので、ペア線路3に3台以上の送受信装置5が接続されたマルチポイント接続の双方向通信に適用することができる。
図3は、この発明の実施の形態2に係る送受信装置5Aを詳細に示す回路図である。
図3において、分離合成回路6Aは、図2に示した分離合成回路6に加えて、第1キャパシタ63と、第2キャパシタ64と、プルアップ抵抗65と、プルダウン抵抗66とを含んでいる。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
第1キャパシタ63は、ディファレンシャルチョークコイル62に設けられ、ペア線路3間に生じる直流的な短絡を防止する。
そのため、シングルエンド信号を送信する場合に、シングルエンド信号は、0Vを中心として振幅が変化する信号となり、シングルエンド信号のもつ不要なオフセットがペア線路3に伝わることを防止することができる。また、シングルエンド信号を受信する場合には、ペア線路3からの不要なオフセットが除去される。
これにより、シングルエンド信号の受信信号は、0Vを中心電圧とした信号から、シングルエンド受信バッファ82の受信レベルに適合した中心電圧の信号に変換される。
また、分離合成回路6Aは、プルアップ抵抗65およびプルダウン抵抗66を含んでいるので、シングルエンド信号の受信信号を、シングルエンド受信バッファ82の受信レベルに適合した中心電圧の信号に変換することができる。
図4は、この発明の実施の形態3に係る送受信装置5Bを詳細に示す回路図である。
図4において、分離合成回路6Bは、図2に示した分離合成回路6に加えて、直列共振回路67を含んでいる。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
直列共振回路67は、ディファレンシャルチョークコイル62とシングルエンド送受信バッファ8との間に設けられ、インダクタとキャパシタとを直列に接続した構成を有している。
そこで、同相信号であるクロック信号の周波数帯域を、直列共振回路67の通過帯域と適合させることにより、シングルエンド送受信バッファ8とペア線路3との間で、クロック信号成分のみが伝送される。
なお、この実施の形態3に示した分離合成回路6Bを、上記実施の形態2で示した分離合成回路6Aと併用してもよい。
図5は、この発明の実施の形態4に係る送受信装置5Cを詳細に示す回路図である。
図5において、分離合成回路6Cは、図2に示した分離合成回路6に加えて、並列共振回路68を含んでいる。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
並列共振回路68は、ディファレンシャルチョークコイル62とシングルエンド送受信バッファ8との接続点と、シグナルグランド10との間に設けられ、インダクタとキャパシタとを並列に接続した構成を有している。
そこで、同相信号であるクロック信号の周波数帯域を、並列共振回路68の阻止帯域と適合させることにより、クロック信号の信号帯域外の信号成分を除去し、シングルエンド送受信バッファ8とペア線路3との間で、クロック信号成分のみが伝送される。
なお、この実施の形態4に示した分離合成回路6Cを、上記実施の形態2で示した分離合成回路6Aと併用してもよい。
図6は、この発明の実施の形態5に係る送受信装置5Dを詳細に示す回路図である。
図6において、分離合成回路6Dは、図2に示した分離合成回路6に加えて、絶縁トランス型共振回路69を含んでいる。
また、上記実施の形態1〜4では、リターン線4がシグナルグランド10に接続されているとしたが、この実施の形態5では、リターン線4は、送受信装置5Dの筐体や大地に接続されるフレームグランド11に接続されている。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
絶縁トランス型共振回路69は、ディファレンシャルチョークコイル62と、シングルエンド送受信バッファ8と、シグナルグランド10と、フレームグランド11との間に設けられ、絶縁トランスとキャパシタとを並列に接続した構成を有している。また、絶縁トランスのペア線路3側の一方は、フレームグランド11に接続されたリターン線4に接続されている。
そこで、同相信号であるクロック信号の周波数帯域を、絶縁トランス型共振回路69の阻止帯域と適合させることにより、クロック信号の信号帯域外の信号成分を除去し、シングルエンド送受信バッファ8とペア線路3との間で、クロック信号成分のみが伝送される。
なお、この実施の形態5に示した分離合成回路6Dを、上記実施の形態2で示した分離合成回路6Aと併用してもよい。
図7は、この発明の実施の形態6に係る送受信装置5Eを詳細に示す回路図である。
図7において、分離合成回路6Eは、図2に示した分離合成回路6に加えて、PLL回路70(PLL回路)を含んでいる。
その他の構成については、実施の形態1と同様であり、その説明は省略する。
PLL回路70は、ディファレンシャルチョークコイル62とシングルエンド受信バッファ82との間に設けられている。
一般的なPLL回路70は、図8に示すように、位相比較器、ループフィルタ、VCO(電圧制御発振器)および分周器を有している。なお、PLL回路70の構成は、図8のものに限定されない。
ここで、PLL回路70を用いることで、クロック信号の抽出とともに、クロック信号の分周または逓倍も同時に行うことができる。
なお、この実施の形態6に示した分離合成回路6Eを、上記実施の形態2で示した分離合成回路6Aと併用してもよい。
例えば、図9に示すように、2個のインダクタ12を、ディファレンシャルチョークコイル62の代わりに用いてもよい。
そこで、同相信号であるクロック信号を、差動信号であるデータ信号よりも低い周波数帯域の信号とすることにより、2個のインダクタ12を用いて、同相信号のみを通過させることができ、ディファレンシャルチョークコイル62と同等の機能を実現することができる。
この場合には、ディファレンシャルチョークコイル62を用いるよりも安価かつ簡素な構成で、差動信号と同相信号とを合成および分離することができる。
例えば、図10に示すように、ペア線路3を外部電磁界から遮蔽するシールド13を、リターン線4の代わりに同相信号の帰還線路として用いてもよい。
この場合には、従来のシールド付伝送線路を用いて差動伝送を行う場合と同様に、2本の伝送線路のみを用いることにより、差動信号と同相信号とを同時に伝送することができる。
また、上記実施の形態1〜6において、クロック信号は、必ずしもデータの最小変化周期に対応した信号である必要はなく、送信の際に分周した信号を送信し、受信後に逓倍してデータの復元に用いるなど、データの変化タイミングに同期したタイミング信号であってもよい。
また、上記実施の形態1〜6では、データ信号を送信する送受信装置5がクロック信号も同時に送信する構成となっている。しかしながら、これに限定されず、クロック信号を常に特定の送受信装置5から送信し、他の送受信装置5は常にクロック信号の受信のみを行う構成とし、それぞれシングルエンド送信バッファ81またはシングルエンド受信バッファ82の何れかのみを備えていてもよい。
これらの場合も、上記実施の形態1〜6と同様の効果を奏することができる。
Claims (9)
- 2本の伝送線路からなる1対の伝送線路を用いて、1対の差動信号、および1対の同相信号として重畳されたシングルエンド信号を伝送する信号伝送装置であって、
前記1対の伝送線路から分岐して接続され、前記差動信号と前記同相信号とを送受信する送受信装置を備え、
前記送受信装置は、
前記差動信号と前記同相信号とを分離または合成して出力する分離合成回路と、
前記分離合成回路との間で前記差動信号を送受信する差動送受信バッファと、
前記分離合成回路との間で前記シングルエンド信号を送受信するシングルエンド送受信バッファと、を備え、
前記分離合成回路は、
前記差動信号に対して低インピーダンスとなり、前記同相信号に対して高インピーダンスとなることにより、前記差動信号を通過させる差動信号通過手段と、
前記同相信号に対して低インピーダンスとなり、前記差動信号に対して高インピーダンスとなることにより、前記同相信号を通過させるとともに、前記同相信号と前記シングルエンド信号とを相互に変換する同相信号通過手段と、
を含むことを特徴とする信号伝送装置。 - 前記差動信号通過手段は、コモンモードチョークコイルであり、
前記同相信号通過手段は、ディファレンシャルチョークコイルである
ことを特徴とする請求項1に記載の信号伝送装置。 - 前記同相信号は、前記差動信号よりも低い周波数帯域の信号であり、
前記差動信号通過手段は、コモンモードチョークコイルであり、
前記同相信号通過手段は、前記1対の同相信号の各々に対応する2個のインダクタである
ことを特徴とする請求項1に記載の信号伝送装置。 - 前記分離合成回路は、
前記同相信号通過手段に設けられ、前記2本の伝送線路の間の直流的な短絡を防止する第1キャパシタと、
前記同相信号通過手段と前記シングルエンド送受信バッファとの間に設けられ、前記シングルエンド信号の直流成分を除去する第2キャパシタと、
前記第2キャパシタと前記シングルエンド送受信バッファとの接続点と、電源およびグランドとの間にそれぞれ設けられ、前記第2キャパシタにより直流成分が除去された前記シングルエンド信号に、直流成分を付加するプルアップ抵抗およびプルダウン抵抗と、
をさらに有していることを特徴とする請求項1から請求項3までの何れか1項に記載の信号伝送装置。 - 前記分離合成回路は、前記同相信号通過手段と前記シングルエンド送受信バッファとの間に設けられ、前記シングルエンド信号の周波数成分のみを通過させる直列共振回路をさらに有していることを特徴とする請求項1から請求項4までの何れか1項に記載の信号伝送装置。
- 前記分離合成回路は、前記同相信号通過手段と前記シングルエンド送受信バッファとの接続点と、グランドとの間に設けられ、前記シングルエンド信号の周波数成分以外を前記グランドに流す並列共振回路をさらに有していることを特徴とする請求項1から請求項4までの何れか1項に記載の信号伝送装置。
- 前記分離合成回路は、前記同相信号通過手段と、前記シングルエンド送受信バッファと、グランドとの間に設けられ、前記シングルエンド信号の周波数成分以外を前記グランドに流す絶縁トランス型共振回路をさらに有していることを特徴とする請求項1から請求項4までの何れか1項に記載の信号伝送装置。
- 前記分離合成回路は、前記同相信号通過手段と前記シングルエンド送受信バッファとの間に設けられた位相同期回路をさらに有していることを特徴とする請求項1から請求項4までの何れか1項に記載の信号伝送装置。
- 前記1対の伝送線路を遮蔽するシールドを、前記同相信号の帰還線路となるリターン線とすることを特徴とする請求項1から請求項8までの何れか1項に記載の信号伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144370A JP5197164B2 (ja) | 2008-06-02 | 2008-06-02 | 信号伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144370A JP5197164B2 (ja) | 2008-06-02 | 2008-06-02 | 信号伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290843A true JP2009290843A (ja) | 2009-12-10 |
JP5197164B2 JP5197164B2 (ja) | 2013-05-15 |
Family
ID=41459521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008144370A Active JP5197164B2 (ja) | 2008-06-02 | 2008-06-02 | 信号伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5197164B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011234255A (ja) * | 2010-04-29 | 2011-11-17 | Murata Mfg Co Ltd | ノイズ対策回路 |
JP2012070279A (ja) * | 2010-09-24 | 2012-04-05 | Canon Inc | ノイズフィルタ及び伝送装置 |
WO2012114672A1 (ja) | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 信号伝送装置 |
JP2013157981A (ja) * | 2012-01-27 | 2013-08-15 | Tektronix Inc | 信号合成回路及びシステム |
JP2016019175A (ja) * | 2014-07-09 | 2016-02-01 | ルネサスエレクトロニクス株式会社 | 固体撮像装置、画像データ伝送方法、およびカメラシステム |
US10044332B2 (en) | 2013-11-28 | 2018-08-07 | Thine Electronics, Inc. | Transmission apparatus, reception apparatus, and transmission/reception system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11728778B2 (en) | 2020-12-29 | 2023-08-15 | Analog Devices International Unlimited Company | Differential signaling transmission systems |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08115820A (ja) * | 1994-10-12 | 1996-05-07 | Murata Mfg Co Ltd | コモンモードチョークコイル |
JP2002204272A (ja) * | 2000-12-28 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 信号伝送装置および信号伝送システム |
JP2005244351A (ja) * | 2004-02-24 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 信号伝送装置 |
JP2009165043A (ja) * | 2008-01-09 | 2009-07-23 | Alpine Electronics Inc | 非対称全二重伝送装置 |
-
2008
- 2008-06-02 JP JP2008144370A patent/JP5197164B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08115820A (ja) * | 1994-10-12 | 1996-05-07 | Murata Mfg Co Ltd | コモンモードチョークコイル |
JP2002204272A (ja) * | 2000-12-28 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 信号伝送装置および信号伝送システム |
JP2005244351A (ja) * | 2004-02-24 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 信号伝送装置 |
JP2009165043A (ja) * | 2008-01-09 | 2009-07-23 | Alpine Electronics Inc | 非対称全二重伝送装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011234255A (ja) * | 2010-04-29 | 2011-11-17 | Murata Mfg Co Ltd | ノイズ対策回路 |
JP2012070279A (ja) * | 2010-09-24 | 2012-04-05 | Canon Inc | ノイズフィルタ及び伝送装置 |
WO2012114672A1 (ja) | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 信号伝送装置 |
JP5025839B1 (ja) * | 2011-02-23 | 2012-09-12 | パナソニック株式会社 | 信号伝送装置 |
US8705637B2 (en) | 2011-02-23 | 2014-04-22 | Panasonic Corporation | Signal transmission device |
JP2013157981A (ja) * | 2012-01-27 | 2013-08-15 | Tektronix Inc | 信号合成回路及びシステム |
US10044332B2 (en) | 2013-11-28 | 2018-08-07 | Thine Electronics, Inc. | Transmission apparatus, reception apparatus, and transmission/reception system |
JP2016019175A (ja) * | 2014-07-09 | 2016-02-01 | ルネサスエレクトロニクス株式会社 | 固体撮像装置、画像データ伝送方法、およびカメラシステム |
Also Published As
Publication number | Publication date |
---|---|
JP5197164B2 (ja) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5197164B2 (ja) | 信号伝送装置 | |
US11296709B2 (en) | Cross-clock-domain processing circuit | |
CN108418582B (zh) | 传输信号的方法、驱动器及*** | |
US8270526B2 (en) | Communication system | |
WO2010089974A1 (ja) | 信号伝達システム及び信号伝達方法 | |
US8159274B2 (en) | Signaling with superimposed clock and data signals | |
JP2002359613A (ja) | クロック信号とデータ信号の組み合わせ方法 | |
EP3646520B1 (en) | Frequency/phase-shift-keying for back-channel serdes communication | |
WO2000016525A1 (en) | A system and method for sending and receiving data signals over a clock signal line | |
US20090265490A1 (en) | High-Speed Video Serializer and Deserializer | |
US8432954B2 (en) | Video serializer/deserializer having selectable multi-lane serial interface | |
JP4693943B2 (ja) | インターフェイス回路 | |
CN112840571B (zh) | 一种跨时钟域处理电路 | |
EP1334594A2 (en) | Apparatus and method for sending and receiving data signals over a clock signal line by pulse width modulation | |
JP5718596B2 (ja) | 受信回路、信号伝送回路、及び信号受信方法 | |
CN110750479A (zh) | 基于同步422标准的数据采样方法 | |
JP6933258B2 (ja) | 通信回路、通信システム及び通信方法 | |
JP5621895B1 (ja) | データ伝送システム及びデータ伝送方法 | |
JP2005151410A (ja) | 並列データ信号の位相整合回路 | |
JP2007074705A (ja) | 信号伝送装置 | |
Aria et al. | Document Revision History |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5197164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |