JP3724979B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3724979B2
JP3724979B2 JP11946799A JP11946799A JP3724979B2 JP 3724979 B2 JP3724979 B2 JP 3724979B2 JP 11946799 A JP11946799 A JP 11946799A JP 11946799 A JP11946799 A JP 11946799A JP 3724979 B2 JP3724979 B2 JP 3724979B2
Authority
JP
Japan
Prior art keywords
cap
substrate
opening
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11946799A
Other languages
English (en)
Other versions
JP2000311960A (ja
Inventor
敦和 清水
隆雄 西村
敦 菊池
孝夫 赤井
匠 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11946799A priority Critical patent/JP3724979B2/ja
Priority to US09/443,434 priority patent/US6239486B1/en
Priority to TW088120366A priority patent/TW439236B/zh
Priority to KR1019990052329A priority patent/KR100656227B1/ko
Publication of JP2000311960A publication Critical patent/JP2000311960A/ja
Application granted granted Critical
Publication of JP3724979B2 publication Critical patent/JP3724979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はキャップを有する半導体装置に関する。
【0002】
【従来の技術】
半導体装置は、基板と、該基板に搭載された半導体部品とを含む。半導体部品は例えば半導体チップや半導体パッケージからなる。半導体部品を保護するために、半導体部品を覆って基板に取り付けられたキャップを含む半導体装置がある。
【0003】
特開平6−61383号公報は、キャップを有する半導体装置を開示している。この半導体装置では、半導体チップは上部が開口した箱状のセラミックパッケージの底部に搭載され、キャップは箱状のセラミックパッケージの上部に載るほぼ平らなプレートとして形成される。樹脂が半導体チップを取り囲み、半導体チップの上部がこの樹脂から露出している。はんだの層が半導体チップ及び樹脂の上に配置され、キャップははんだの層の上に配置される。このようにして、外力に対して保護され且つ放熱性に優れた半導体装置が得られる。さらに、平らなキャップはガス抜き孔を有する。
【0004】
【発明が解決しようとする課題】
上記特開平6−61383号公報に記載された従来技術では、平らなキャップが上部が開口した箱状のセラミックパッケージに取り付けられている。これに対して、逆カップ形状のキャップが平らな基板に取り付けられている半導体装置も多く利用されている。
【0005】
逆カップ形状のキャップは、旋削加工や金属絞り加工等の機械加工により作られる。キャップを旋削加工で作ると比較的にコストが高くなり、キャップを金属絞り加工で作ると比較的にコストが安くなる。従って、金属絞り加工で得られたキャップを使用するのが望ましいことが多い。しかしながら、金属絞り加工で得られたキャップの場合、キャップの金属絞り加工時にキャップのコーナー部に応力が集中し、歪みが生じてキャップが反りやすくなるという問題があった。
【0006】
また、半導体チップが基板にフリップチップ接合で取り付けられる構造では、アンダーフィル樹脂が基板と半導体チップとの間に挿入される。また、半導体チップは接着剤によりキャップに接着される。これらのアンダーフィル樹脂や接着剤の硬化時にガスや溶剤が発生する。ガスや溶剤はキャップを基板に接着している接着剤を劣化させる。また、ガスや溶剤は密封されたキャップ内で膨張し、キャップの変形の原因となるという問題があった。
【0007】
そこで、開口部がキャップに設けられていると、ガスや溶剤はキャップから抜け、接着剤の劣化がなく、キャップの変形が防止される。上記特開平6−61383号公報では、キャップに開口部が設けられているが、はんだの層があるので、キャップの開口部ははんだの層で塞がれ、はんだの層の下側で発生したガスや溶剤は抜けない。
【0008】
また、半導体装置は機能向上のため、半導体チップに加え、電子部品(コンデンサや抵抗など)をはんだで搭載することが多い。基板はさらに他の基板やマザーボード等への接続のためにそれ自体もはんだバンプを有する。このような半導体装置の場合には、電子部品が基板に取り付けられた後にはんだの洗浄を行い、キャップを取り付けて密封後、それから基板にはんだバンプを形成し、再びはんだの洗浄を行っていた。従って、2回のはんだの洗浄工程が必要であった。
【0009】
本発明の目的は、金属絞り加工で作られたキャップの場合でもキャップに反りがなく、気体や液体をキャップから容易に外部へ排出可能とした半導体装置を提供することである。
【0010】
【課題を解決するための手段】
本発明による半導体装置は、基板と、該基板に搭載された半導体部品と、該半導体部品を覆い且つ該基板に取り付けられたキャップとを備え、該キャップは、頂部壁と、該頂部壁から下に延びる複数の側壁とを有し、該頂部壁の4つのコーナー部は円弧状に形成され、円弧状の帯状の開口部が隣接する2つの側壁の間のコーナー部に設けられ、該キャップはさらに該側壁に接続される底壁を備え、該底壁が該側壁のコーナー部の開口部に連続するスリットを有することを特徴とするものである。例えば、半導体部品は、半導体チップ又は半導体パッケージである。
【0011】
この構成において、キャップの隣接する2つの側壁の間のコーナー部は、金属絞り加工でキャップを作るときに応力が集中する部分である。開口部がこのコーナー部に設けられているので、キャップを作るときに応力がコーナー部に集中するのが緩和され、歪みが生じなくてキャップが反らなくなり、正確な形状のキャップを得ることができるようになる。そして、気体や液体を開口部を通ってキャップから外部へ排出可能である。特に、開口部がコーナー部に設けられているので、キャップを基板に取り付けた後でキャップ内のはんだの洗浄を行うことができる。この場合、洗浄液は開口部を通ってキャップ内へ入り且つ出ることができる。
【0012】
好ましくは、熱伝導の良いペーストが該半導体部品と該キャップとの間に配置されている。
【0013】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
図1は本発明による半導体装置で使用されるキャップの一例を示す平面図である。図2は図1のキャップの図1の矢印IIから見た側面図である。キャップ10は上から見て正方形の形状を有し、頂部壁12と、頂部壁12から下に延びる複数の側壁14とを有し、側壁14の下端部に接続される正方形の環状の底壁16とを有する。頂部壁12と底壁16とはそれぞれ平らであって、互いに平行に延びる。側壁14は頂部壁12と底壁16との間の部分であり、頂部壁12に対して垂直に近い角度で斜めに延びる。
【0014】
開口部20が隣接する2つの側壁14の間のコーナー部18に設けられる。開口部20は頂部壁12と底壁16との間の側壁14の領域に底壁16に沿って長く設けられる。コーナー部18は円弧状に形成されているので、開口部20は円弧の細い帯状に形成される。開口部20は側壁14のコーナー部18を形成する湾曲のある部分にのみ設けられ、側壁14のストレートな部分には設けられていない。
【0015】
開口部20があるので、底壁16のコーナー部は橋状の帯状の部分16aとなる。この橋状の帯状の部分16aは開口部20に連続するスリット22を有する。底壁16のコーナー部のスリット22は橋状の帯状の部分16aを切断し、できるだけ狭い幅で形成されている。
図3及び図4は図1及び図2のキャップ10を含む半導体装置30の実施例を示す図である。図3は半導体装置30の側面図、図4は図3の半導体装置30の中心を通る断面図である。半導体装置30は基板32と、基板32に搭載された半導体部品である半導体チップ34と、半導体部品34を覆い且つ基板32に取り付けられたキャップ10とを備える。半導体チップ34以外の電気部品、例えばコンデンサ36や抵抗38が、基板32にはんだ付けされ、キャップ10で覆われている。キャップ10は接着剤(例えばガラス繊維入りエポキシ樹脂系接着剤)40で基板32に固定されている。キャップ10は、上記したように、頂部壁12と、側壁14と、底壁16を有し、開口部20が隣接する2つの側壁14の間のコーナー部18に設けられている。
【0016】
半導体チップ34はフリップチップ接続により基板32に固定されている。すなわち、半導体チップ34はそれ自身の電極パッドに設けられたはんだバンプ(はんだボール)34aを有し、はんだバンプ34aにより基板32の電極パッドに接続される。アンダーフィル接着剤(例えばSiO2 フィラー入りエポキシ樹脂系接着剤)42が半導体チップ34と基板32との間に充填され、半導体チップ34と基板32の接続部をモールドしている。さらに、熱伝導の良いペースト(例えば銀フィラー入りエポキシ樹脂)44が半導体チップ34の表面に塗布され、半導体チップ34とキャップ10とを固定している。さらに、はんだバンプ(はんだボール)46が基板32のキャップ10とは反対側の表面の電極パッド上に設けられている。キャップ10と基板32との間には空間が形成される。
【0017】
以上の実施例において、キャップ10の隣接する2つの側壁14の間のコーナー部18は、キャップ10を作るときに応力が集中する部分である。特に、キャップ10を金属絞り加工により作るときに応力がコーナー部18に集中し、コーナー部18において歪みが生じ勝ちである。本発明では、開口部20がこのコーナー部18に設けられているので、キャップ10を作るときに応力がコーナー部18に集中するのが緩和され、歪みが生じなくてキャップ10が反らなくなり、正確な形状のキャップ10を得ることができるようになる。つまり、キャップ10の底壁16(底壁16がない場合には側壁14の底部)が平坦になって、基板32にぴったりと固定されるようになる。
【0018】
そして、キャップ10が基板32に固定された状態で、気体や液体を開口部20を通ってキャップ10から外部へ排出可能である。すなわち、ガスや溶剤が接着剤40、42やペースト44から発生したとしても、そのようなガスや溶剤は開口部20を通ってキャップ10から外部へ排出されるので、ガスや溶剤がキャップ10内に閉じ込められて接着剤を劣化させたり、膨張してキャップ10を変形させることがない。例えば、ペースト44は熱硬化型の樹脂であり、キャップ10をねりつけた後の加熱時にアウトガスが発生する。
【0019】
さらに、はんだの洗浄液は開口部20を通ってキャップ10内へ入り且つ出ることができるので、キャップ10を基板32に取り付けた後に、コンデンサ36、抵抗38及びはんだバンプ46の洗浄を同時に行うことができ、工程を簡略化できる。ここで、仮に開口部(Xとする)がキャップ10の頂部壁12に側壁14からある距離だけ内寄りの位置に設けられているとすると、半導体装置30(キャップ10)を傾けても、その開口部Xはキャップ10の最低の位置へはこず、開口部Xよりも低い部分は液溜まりとなり、洗浄液は開口部20から排出されない。このため、はんだの洗浄液をキャップ10内の空間から排出できないので、キャップ10を取り付けた後でキャップ10内にあるコンデンサ36や抵抗38の洗浄を行うことができない。
【0020】
本発明では、開口部20がキャップ10のコーナー部18に設けられているので、半導体装置30(キャップ10)を傾けさえすれば、開口部20はキャップ10の最低の位置へ来て、洗浄液を開口部20から容易に且つ確実に排出することができる。従って、キャップ10内にあるコンデンサ36や抵抗38及び基板32に設けられたはんだバンプ46の洗浄を同時に行うことができ、工程を簡略化できる。
【0021】
さらに、キャップ10の開口部20は半導体装置30の完成後も塞ぐことなく開放されている。従って、周囲の空気が開口部20を通ってキャップ10の内部へ自由に出入りする。キャップ10の内部へ入った空気はキャップ10の内面に接触し、キャップ10を冷却する。周囲の空気はキャップ10の外面にも接触し、キャップ10を冷却する。従って、キャップ10の開口部20を開放したままにしておくことにより、放熱面積が拡大され、冷却性能を改善することができる。
【0022】
キャップ10は種々の材料で種々の方法により作ることができる。例えば、キャップ10はCuやAlなどの延性に富んだ金属で作ることができる。あるいは、キャップ10は複合材や、セラミックや、CuW、AlSi、AlSiCなどで作ることができる。
好ましくは、キャップ10は金属材料で金属絞り加工により作る。金属絞り加工はプレスを利用して行うことができる。図5はキャップ10を金属絞り加工により作る例を示す図である。図5(A)において、金属板10Bを準備し、プレスにより、開口部20となるべき穴20Aを形成する。図5(B)において、プレスにより、金属板10Bの底壁16のコーナー部のスリット22となるべき穴22Aを形成する。それから、図5(C)において、プレスにより、金属板10Bを金属絞り加工し、図1及び図2に示したキャップ10を形成する。
【0023】
このときに、加工時に応力が集中するコーナー部18には開口部20が設けてあるので、加工時の応力の集中が緩和され、歪みが生じなくて反りのないキャップ10を得ることができる。さらに、橋状の帯状の部分16aを設けることで、基板10とキャップ10との接触面積を少しでも大きくとれ、キャップ10と基板32との密着を強固なものにすることができる。橋状の帯状の部分16aを中点で切断してスリット22を形成すれば、さらに応力が緩和され、底壁16の平坦度の高いキャップ10を得ることができる。このようにして、プレスを使用して金属絞り加工により逆カップ形状のキャップ10を正確に且つ安価に形成することができる。
【0024】
図6は、図3及び図4の実施例の変形例を示す図である。半導体装置30は図1から図4を参照して説明したのと基本的に同じ構成を有する。この半導体装置30では、フィン50aを有するヒートシンク50がキャップ10の頂部壁12に取り付けられている。開口部20はキャップ10のコーナー部18に設けられ、ヒートシンク50の存在にかかわらず開口し、上記した説明の作用を達成することができる。
【0025】
図7は本発明による半導体装置で使用されるキャップの他の例を示す平面図である。図8は図7のキャップの図7の矢印VII から見た側面図である。キャップ10は上から見て概略正方形の形状を有し、頂部壁12と、頂部壁12から下に垂直に延びる複数の側壁14とを有する。コーナー部18が隣接する2つの側壁14の間にあり、開口部20がコーナー部18に設けられる。開口部20は頂部壁12のコーナー部の位置を含み、頂部壁12から側壁14の底部へ概略正方形の形状で延びる。
【0026】
図1から図6の例では側壁14は頂部壁12に対して90度よりも大きい角度形成されていたが、図7及び図8の実施例では側壁14は頂部壁12に対してほぼ90度で延び、そして前の例の底部壁16がない。図7及び図8の実施例のキャップ10は旋削加工で作られるのに適している。
図9は図7及び図8のキャップ10を含む半導体装置30の実施例を示す図である。図10は図9の半導体装置30の中心を通る断面図である。半導体装置30は基板32と、基板32に搭載された半導体部品である半導体チップ34と、半導体部品34を覆い且つ基板32に取り付けられたキャップ10とを備える。半導体装置30の内部には、半導体チップ34や、コンデンサ36や、抵抗38等が配置されることができる。
【0027】
キャップ10は接着剤40で基板32に固定されている。半導体チップ34はフリップチップ接続により基板32に固定されている。すなわち、半導体チップ34ははんだバンプ34aにより基板32の電極パッドに接続される。アンダーフィル接着剤42が半導体チップ34と基板32との間に充填されている。さらに、熱伝導の良いペースト44が半導体チップ34の表面に塗布され、半導体チップ34とキャップ10とを固定している。さらに、はんだバンプ46が基板32のキャップ10とは反対側の表面の電極パッド上に設けられている。
【0028】
キャップ10においては、開口部20が2つの隣接する側壁14の間のコーナー部18に設けられる。キャップ10は旋削加工で作られているので、キャップ10を作るときにコーナー部18に応力が集中するという問題はない。しかし、この実施例の開口部20は、前の実施例の開口部20の歪み緩和以外の作用と同様の作用を有する。
【0029】
すなわち、気体や液体を開口部20を通ってキャップ10から外部へ排出可能である。従って、接着剤40、42やペースト44から発生するガスや溶剤は、開口部20を通ってキャップ10から外部へ排出されるので、ガスや溶剤がキャップ10内に閉じ込められて膨張してキャップ10を変形させることがない。さらに、開口部20がキャップ10のコーナー部18に設けられているので、キャップ10を基板32に取り付けた後でキャップ10内のコンデンサ36や抵抗38の洗浄を行うことができる。従って、コンデンサ36や抵抗38及びはんだバンプ46の洗浄を同時に行うことができ、工程を簡略化できる。絞り加工で得たキャップ10においては、歪みが減少しているので、半導体チップ34に与えるストレスが減少し、接続の信頼性が向上する。
【0030】
さらに、キャップ10の開口部20は半導体装置30の完成後も塞ぐことなく開放されている。従って、周囲の空気が開口部20を通ってキャップ10の内部へ自由に出入りする。キャップ10の内部へ入った空気はキャップ10の内面に接触し、キャップ10を冷却する。周囲の空気はキャップ10の外面にも接触し、キャップ10を冷却する。従って、キャップ10の開口部20を開放したままにしておくことにより、冷却性能を改善することができる。
【0031】
図11は、図9及び図10の実施例の変形例を示す図である。半導体装置30は図9及び図10を参照して説明したのと基本的に同じ構成を有する。この半導体装置30では、フィン50aを有するヒートシンク50がキャップ10の頂部壁12に取り付けられている。開口部20はキャップ10のコーナー部18に設けられ、ヒートシンク50の存在にかかわらず開口し、上記した説明の作用を達成することができる。
【0032】
図12は本発明のさらに他の実施例を示す断面図である。この実施例の半導体装置30は、2つの半導体チップ34が基板32に取り付けられているマルチチップモジュール(MCM)として形成されている。半導体チップ34はフリップチップ接合により基板32に取り付けられている。キャップ10は2つの半導体チップ34を覆って基板32に取り付けられている。キャップ10は図1及び図2示されたキャップ10と同様に2つの隣接する側壁14の間のコーナー部18に開口部20を有する。キャップ10は接着剤40で基板32に固定され、アンダーフィル接着剤42が半導体チップ34と基板32との間に充填され、熱伝導の良いペースト44が半導体チップ34とキャップ10とを固定している。
【0033】
図13は本発明のさらに他の実施例を示す断面図である。この実施例の半導体装置30では、2つの半導体パッケージ52が基板32の各側に取り付けられている。各半導体パッケージ52は半導体チップ34及び基板52aを含み、半導体チップ34がフリップチップ接合により基板52aに搭載されている。さらに、各半導体パッケージ52はフリップチップ接合により基板32に搭載されている。キャップ10は半導体部品としての半導体パッケージ52を覆って基板32に取り付けられている。キャップ10は図1及び図2示されたキャップ10と同様に2つの隣接する側壁14の間のコーナー部18に開口部20を有する。キャップ10は接着剤40で基板32に固定され、アンダーフィル接着剤42が半導体チップ34と基板32との間に充填され、熱伝導の良いペースト44が半導体チップ34とキャップ10とを固定している。
【0034】
図12及び図13のキャップ10に設けられた開口部20は前の実施例の開口部20と同様の作用を有する。また、全ての実施例において、キャップ10は半導体チップ34又は半導体パッケージ52を保護し、且つ放熱を助けるものである。放熱フィンを有するヒートシンクを適宜設けることができる。キャップ10には液体の流入、排出が可能なので、浸漬液冷を行うこともできる。
【0035】
【発明の効果】
以上説明したように、本発明によれば、キャップのコーナー部に開口部を設け、半導体装置が完成した後も開口部を塞がないようにし、製作過程でのガス抜きを可能とし、コーナー部の開口部を通しての洗浄液の進入、排出を容易に行える。キャップの内面も放熱面として活用することができる。金属絞り加工で得られたキャップでは、コーナー部の歪みの一番大きいところが開口部として切除されていることで、歪み緩和となる。さらに、コーナー部の開口部の外側に橋状の帯状の部分を設けることで、キャップの基板との接触面積を少しでも大きくとれ、基板との密着を強固なものにすることができる。この橋状の帯状の部分の中点で切断すれば、さらに平坦度の高いキャップを得ることができる。
【図面の簡単な説明】
【図1】本発明による半導体装置で使用されるキャップの一例を示す平面図である。
【図2】図1のキャップの図1の矢印IIから見た側面図である。
【図3】図1及び図2のキャップを含む半導体装置の実施例を示す側面図である。
【図4】図3の半導体装置の中心を通る断面図である。
【図5】キャップを金属絞り加工により作る例を示す図である。
【図6】図3及び図4の実施例の変形例を示す図である。
【図7】本発明による半導体装置で使用されるキャップの他の例を示す平面図である。
【図8】図7のキャップの図7の矢印VII から見た側面図である。
【図9】図7及び図8のキャップを含む半導体装置の実施例を示す図である。
【図10】図9の半導体装置の中心を通る断面図である。
【図11】図9及び図10の実施例の変形例を示す図である。
【図12】本発明のさらに他の実施例を示す断面図である。
【図13】本発明のさらに他の実施例を示す断面図である。
【符号の説明】
10…キャップ
12…頂部壁
14…側壁
16…底壁
18…コーナー部
20…開口部
22…スリット
30…半導体装置
32…基板
34…半導体チップ
52…半導体パッケージ

Claims (3)

  1. 基板と、該基板に搭載された半導体部品と、該半導体部品を覆い且つ該基板に取り付けられたキャップとを備え、該キャップは、頂部壁と、該頂部壁から下に延びる複数の側壁とを有し、該頂部壁の4つのコーナー部は円弧状に形成され、円弧状の帯状の開口部が隣接する2つの側壁の間のコーナー部に設けられ、該キャップはさらに該側壁に接続される底壁を備え、該底壁が該側壁のコーナー部の開口部に連続するスリットを有することを特徴とする半導体装置。
  2. 該半導体部品は、半導体チップと、半導体チップを含む半導体パッケージの1つであることを特徴とする請求項1に記載の半導体装置。
  3. 熱伝導の良いペーストが該半導体部品と該キャップとの間に配置されていることを特徴とする請求項1に記載の半導体装置。
JP11946799A 1999-04-27 1999-04-27 半導体装置 Expired - Fee Related JP3724979B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11946799A JP3724979B2 (ja) 1999-04-27 1999-04-27 半導体装置
US09/443,434 US6239486B1 (en) 1999-04-27 1999-11-19 Semiconductor device having cap
TW088120366A TW439236B (en) 1999-04-27 1999-11-22 Semiconductor device having cap covering said semiconductor component and attached to said substrate
KR1019990052329A KR100656227B1 (ko) 1999-04-27 1999-11-24 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11946799A JP3724979B2 (ja) 1999-04-27 1999-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2000311960A JP2000311960A (ja) 2000-11-07
JP3724979B2 true JP3724979B2 (ja) 2005-12-07

Family

ID=14762065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11946799A Expired - Fee Related JP3724979B2 (ja) 1999-04-27 1999-04-27 半導体装置

Country Status (4)

Country Link
US (1) US6239486B1 (ja)
JP (1) JP3724979B2 (ja)
KR (1) KR100656227B1 (ja)
TW (1) TW439236B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
US7521792B2 (en) * 2004-02-03 2009-04-21 Infineon Technologies Ag Semiconductor package with heat spreader
GB0600320D0 (en) * 2006-01-09 2006-02-15 Avon Vibration Man Syst Ltd Hydraulically damped mounting device
JP4691455B2 (ja) * 2006-02-28 2011-06-01 富士通株式会社 半導体装置
JP3940423B1 (ja) * 2006-03-02 2007-07-04 ソニーケミカル&インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
JP5489394B2 (ja) 2006-07-20 2014-05-14 三星電子株式会社 Cof型半導体パッケージ
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
JP5171549B2 (ja) * 2008-10-30 2013-03-27 ルネサスエレクトロニクス株式会社 電子装置
US8018072B1 (en) * 2008-12-23 2011-09-13 Amkor Technology, Inc. Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
JP5263895B2 (ja) * 2010-01-12 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
US9330997B1 (en) * 2014-03-14 2016-05-03 Altera Corporation Heat spreading structures for integrated circuits
CN108962764B (zh) * 2017-05-22 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、半导体芯片、封装方法及结构
JP2020004821A (ja) 2018-06-27 2020-01-09 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538597A (en) * 1967-07-13 1970-11-10 Us Navy Flatpack lid and method
US4513353A (en) * 1982-12-27 1985-04-23 Amp Incorporated Connection of leadless integrated circuit package to a circuit board
JP2756829B2 (ja) * 1988-12-13 1998-05-25 日本石油化学株式会社 p―イソブチルスチレンの製造方法
US5148264A (en) * 1990-05-02 1992-09-15 Harris Semiconductor Patents, Inc. High current hermetic package
JPH0661383A (ja) 1992-08-11 1994-03-04 Fujitsu Ltd 半導体装置
KR960008514B1 (ko) * 1993-07-23 1996-06-26 삼성전자 주식회사 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
US5579212A (en) * 1993-07-29 1996-11-26 Sun Microsystems, Inc. Protective cover for a silicon chip device and method relating thereto
JPH0766331A (ja) * 1993-08-02 1995-03-10 Motorola Inc 半導体デバイス・パッケージの製造方法
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US5994784A (en) * 1997-12-18 1999-11-30 Micron Technology, Inc. Die positioning in integrated circuit packaging

Also Published As

Publication number Publication date
KR100656227B1 (ko) 2006-12-15
US6239486B1 (en) 2001-05-29
KR20000067812A (ko) 2000-11-25
TW439236B (en) 2001-06-07
JP2000311960A (ja) 2000-11-07

Similar Documents

Publication Publication Date Title
JP3724979B2 (ja) 半導体装置
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US6724080B1 (en) Heat sink with elevated heat spreader lid
US6317326B1 (en) Integrated circuit device package and heat dissipation device
JP3150351B2 (ja) 電子装置及びその製造方法
JP4691455B2 (ja) 半導体装置
US7692294B2 (en) Semiconductor device and method for fabricating the same
KR101146973B1 (ko) 패키지 프레임 및 그를 이용한 반도체 패키지
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2013131711A (ja) 電子部品
US6559537B1 (en) Ball grid array packages with thermally conductive containers
US7045902B2 (en) Circuitized substrate for fixing solder beads on pads
GB2396963A (en) Semiconductor packaging structure
JP3878897B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JPH11345900A (ja) 半導体装置
JP3374812B2 (ja) 半導体装置
JPH0917827A (ja) 半導体装置
KR100778913B1 (ko) 냉매를 방열재로 사용한 반도체 패키지
JP7267869B2 (ja) パワーモジュール及びその製造方法
JP7473156B2 (ja) 半導体パッケージ
CN116072628B (zh) 用于增强芯片封装可靠性的散热盖板、封装结构及方法
KR102515014B1 (ko) 자연 대류 유도형 방열판 및 이를 구비한 반도체 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees