JP4678263B2 - 同期整流型フォワードコンバータ - Google Patents

同期整流型フォワードコンバータ Download PDF

Info

Publication number
JP4678263B2
JP4678263B2 JP2005251310A JP2005251310A JP4678263B2 JP 4678263 B2 JP4678263 B2 JP 4678263B2 JP 2005251310 A JP2005251310 A JP 2005251310A JP 2005251310 A JP2005251310 A JP 2005251310A JP 4678263 B2 JP4678263 B2 JP 4678263B2
Authority
JP
Japan
Prior art keywords
switch element
circuit
voltage
commutation
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005251310A
Other languages
English (en)
Other versions
JP2007068327A (ja
Inventor
英人 諸見里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005251310A priority Critical patent/JP4678263B2/ja
Publication of JP2007068327A publication Critical patent/JP2007068327A/ja
Application granted granted Critical
Publication of JP4678263B2 publication Critical patent/JP4678263B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、出力電流を同期整流するフォワードコンバータに関するものである。
従来の同期整流型のフォワードコンバータとして特許文献1が開示されている。図1にその特許文献1のコンバータの回路を示す。
この図1に示す回路では、トランス4の1次側の主スイッチ素子2は、オンすると2次側の整流側同期整流素子5がオンし、転流側スイッチ素子6がオフする。ここで転流側スイッチ素子6のターンオフが遅れると、2つのスイッチ素子5,6を通る短絡経路が形成されてしまうので、トランス4の3次巻線4cに直列に駆動スイッチ素子7を設け、パルストランス11を介して1次側の主スイッチ素子2をターンオンする信号で駆動スイッチ素子7をオンさせるように構成している。この構成によって、1次側の主スイッチ素子2がオンする直前に転流側スイッチ素子6のゲート容量の電荷を、駆動スイッチ素子7を介して引き抜き、転流側スイッチ素子6を速やかにオフして短絡を防止する。
このように、2次側にチョークコイルを有し、2次巻線や補助巻線に発生する電圧によって2次側の同期整流素子および転流側スイッチ素子をオン/オフする同期整流型のフォワードコンバータにおいては、主スイッチのスイッチング動作が停止すると、または出力端子に比較的高い電圧が印加されると、2次側が自励発振して2次側から1次側へ電力が逆流する(回生される)という問題が生じる。
そこで、特許文献2には、主スイッチのスイッチング動作停止に起因した転流側同期整流器の自励発振を検知する自励発振検知回路を設け、自励発振が検知された時、転流側同期整流器のゲート・ソース間に設けたスイッチをオンし、ゲート電圧をスレショルド電圧値よりも低下させて転流側同期整流器をオフさせるようにして自励発振を停止させるようにした回路が示されている。
また、特許文献3には、転流側スイッチ素子のゲート・ソース間に補助スイッチ素子を接続し、整流側スイッチ素子のゲート信号により転流側スイッチ素子のゲートをオフする構成が示されている。このことにより自励発振の周波数を高く設定して、外部から逆流する電流を小さく抑え、逆流・自励発振による同期整流素子の電流ストレスを軽減するようにしている。
特開2000−262051号公報 特開2003−304684号公報 特開2003−244952号公報
ところが、特許文献2に示されているコンバータでは、出力からの過電圧印加により逆流動作が発生し、自励発振動作に発展した場合、コンバータの動作が停止してしまうので、逆流動作時に自励発振へ移行しないように逆流防止回路を別途設ける必要があった。
また、特許文献3に示されているコンバータでは、転流側スイッチ素子のゲート・ソース間に補助スイッチ素子を設けた場合に、転流側スイッチ素子のオフタイミングを転流側スイッチ素子のハーフオン状態で検知しているため、逆流防止回路としての動作で過剰なストレスがスイッチ素子(主スイッチ素子,同期整流用スイッチ素子)に掛かる。さらに、整流側同期整流素子オフ時の補助スイッチのオフ遅れにより、補助スイッチ素子がトランスの巻線の両端をショートする場合があり、補助スイッチ素子が破壊するおそれがあるなどの問題があった。
そこで、この発明の目的は、上述の問題を解消し、出力過電圧による逆流動作および自励発振が生じても同期整流用スイッチ素子へのストレスを軽減して安定動作する同期整流型フォワードコンバータを提供することにある。
上記課題を解決するために、この発明の同期整流型フォワードコンバータは次のように構成する。
(1)1次巻線と2次巻線を備えたトランスと、該トランスの1次巻線に直列に接続した主スイッチ素子(Q1)と、トランスの2次巻線に対して直列に接続したチョークコイル(L1)と、出力端子間に並列に接続した平滑コンデンサ(C12)と、トランスの2次巻線に対して直列に接続され、主スイッチ素子のオン/オフに同期してオン/オフする整流スイッチ素子(Q2)と、主スイッチ素子のオン/オフに同期してオフ/オンし、オンによってチョークコイル(L1)の励磁エネルギの放出経路を構成する転流スイッチ素子(Q3)と、主スイッチ素子(Q1)のスイッチング制御を行うスイッチング制御回路と、トランスの補助巻線(N4)に対して直列に接続され、転流スイッチ素子(Q3)の制御端子に対する、トランスの補助巻線(N4)の起電圧の印加制御を行う第1・第2の転流スイッチターンオフ制御用スイッチ素子(Q5・Q4)と、主スイッチ素子(Q1)のオン/オフに同期して第1の転流スイッチターンオフ制御用スイッチ素子(Q5)を制御する転流スイッチターンオフ信号発生回路(24)と、を備え、トランスのフライバック電圧が所定値以上に上昇することに基づいて第2の転流スイッチターンオフ制御用スイッチ素子(Q4)を制御するフライバック電圧印加回路(26)と、を設けたことを特徴としている。
(2)前記フライバック電圧印加回路(26)は、トランスのフライバック電圧を整流して該整流信号を転流スイッチターンオフ制御用スイッチ素子(Q4)の制御端子へ印加する回路(ZD1,R3,D1,C1,R4)とする。
(3)前記フライバック電圧印加回路は、補助巻き線(N4)の出力のフライバック電圧を積分して該積分信号を転流スイッチターンオフ制御用スイッチ素子(Q4)の制御端子へ印加する回路(R2,C1,R4)とする。
(4)前記スイッチング制御回路は、出力端子の電圧を直接検出して、その電圧が所定値を保つように主スイッチ素子(Q1)のスイッチング制御を行う。
(5)前記トランスは3次巻線を備え、該3次巻線に接続された、チョークコイルを含むフォワード型整流回路を備え、スイッチング制御回路は、主スイッチ素子(Q1)のオン期間以外でのフォワード型整流回路のチョークコイルの両端に電圧が生じていない期間があるか否かによって、整流スイッチ素子(Q2)と転流スイッチ素子(Q3)の自励発振の有無を検知するとともに、自励発振を検知したとき主スイッチ素子(Q1)のスイッチングを停止する自励発振検知制御回路を備える。
(6)前記トランスは3次巻線を備え、該3次巻線に接続された、チョークコイルを含むフォワード型の同期整流回路を備え、スイッチング制御回路は、前記同期整流回路の出力電圧を基準に出力端子の電圧を間接的に検出して出力端子の電圧を所定値に保つように主スイッチ素子(Q1)のスイッチング制御を行う。
(1)出力端子への過電圧の印加によって同期整流回路が自励発振を起こすと、トランスのフライバック電圧が所定値以上に上昇して転流スイッチターンオフ制御用スイッチ素子のオン期間が制御されて、逆流電流が抑制される。そのため、整流スイッチ素子および転流スイッチ素子のストレスが軽減される。また、転流スイッチ素子のオン期間の最小幅が固定されることになるので、逆流が発生している場合でもコンバータの動作が停止することがなく自励発振が継続されてコンバータとして安定動作する。すなわち、転流スイッチ素子のオン期間はトランスのフライバック電圧が高くなる程短くなるが、その上限が定まっている(安定点が存在する)ため安定動作する。
(2)前記フライバック電圧印加回路が、トランスのフライバック電圧の整流信号を転流スイッチターンオフ制御用スイッチ素子の制御端子へ印加することにより、フライバック電圧の整流回路定数の調整によって、転流スイッチターンオフ制御用スイッチ素子のオン状態を制御する時間と電流量を容易に調整できる。
(3)前記フライバック電圧印加回路が、補助巻線の出力のフライバック電圧の積分信号を転流スイッチ素子ターンオン制御用スイッチ素子の制御端子へ印加することにより、転流スイッチ素子のゲート電圧オン時間を検出していることになり、逆流によって自励発振を起こす最初のワンパルスで、コンバータの出力からの逆流電流が抑制可能となる。すなわち応答性が高まる。
(4)前記スイッチング制御回路が、出力端子の電圧を直接検出して、その電圧が所定値を保つように主スイッチ素子のスイッチング制御を行う場合(直接制御の場合)、何らかの理由で出力が過電圧になった時に主スイッチ素子の制御が停止する(オフ状態に保つ)ので、そのときに並列接続されている他のDC−DCコンバータの出力を原因とする逆流によって自励発振が始まる可能性があるが、このような場合でも適用できる。
(5)トランスの3次巻線にフォワード型整流回路を構成し、主スイッチ素子のオン期間以外でのフォワード型整流回路のチョークコイル両端の電圧が生じていない期間の有無によって自励発振の有無が検知され、自励発振を検知した時に主スイッチ素子のスイッチングが停止されるため、1次側と2次側での制御が競合する期間がなくなり、安定した動作が可能となる。
(6)トランスの3次巻線にフォワード型同期整流回路を備えたことにより、トランスの3次巻線出力電圧と2次巻線出力電圧の相関がとれ、2次側の自励発振から、スイッチング制御回路による主スイッチ素子のスイッチング制御(例えばPWM制御)への切り替わりの境界で異常発振が起こりにくくなる。
《第1の実施形態》
先ず、図2〜4を参照して、第1の実施形態に係る同期整流型フォワードコンバータについて説明する。
図2はその回路図、図3は図2の主要部の波形図である。
図2に示すように、トランスTには1次巻線N1、2次巻線N2、3次巻線N3、および補助巻線N4を備えている。1次巻線N1には直列に主スイッチ素子Q1を接続し、入力端子21(21a,21b)の間にコンデンサC11を接続している。トランスTの2次巻線N2には直列にチョークコイルL1および整流スイッチ素子Q2を接続し、出力端子32(32a,32b)間には平滑コンデンサC12を接続している。また、チョークコイルL1の励磁エネルギの放出時の転流経路を構成する(チョークコイルL1と平滑コンデンサC12と共にループを構成する)位置に転流スイッチ素子Q3を設けている。
トランスTの3次巻線N3には3次整流平滑回路22を接続している。スイッチング制御回路23は、3次整流平滑回路22からの出力をフォワードコンバータの出力電圧の間接的な検出値およびそれ自身の電源として動作し、主スイッチ素子Q1に対してスイッチング制御信号を出力する。整流スイッチ素子Q2のゲートには、トランスTの2次巻線N2の起電圧を、コンデンサC3を介して印加するように、2次巻線N2の一端との間にコンデンサC3を接続している。またこの整流スイッチ素子Q2のゲート・ソース間には、コンデンサC3の放電用のダイオードD2および整流スイッチゲート電圧調整回路25を接続している。
転流スイッチ素子Q3のゲートには、トランスTの補助巻線N4の一端を接続し、この補助巻線N4の他端には、第1の転流スイッチターンオフ制御用スイッチ素子Q5を接続している。
この第1の転流スイッチターンオフ制御用スイッチ素子Q5のゲートには転流スイッチターンオフ信号発生回路24を接続している。この転流スイッチターンオフ信号発生回路24は、スイッチング制御回路23から出力される主スイッチ素子Q1に対するスイッチング制御信号と同期するタイミングで主スイッチ素子Q1のオン時にQ5がオンするように第1の転流スイッチターンオフ制御用スイッチ素子Q5を制御する。この転流スイッチターンオフ信号発生回路24は、例えば従来例として示した図1中のパルストランス11とダイオード13からなる回路に相当している。因みに、主スイッチ素子Q1のオフ時に第1の転流スイッチターンオフ制御用スイッチ素子Q5を直接制御することはしない。制御しなくてもQ5はオフするし、Q1オフ時のQ5の電流方向はその寄生ダイオードの順方向であるので、Q1オフ時のQ5オン・オフ状態は動作に影響を与えない。
以上に示した部分の構成は、特許文献1の例として図1に示した回路とほぼ同様である。
この図2に示す同期整流型フォワードコンバータの特徴的な部分は第2の転流スイッチターンオフ制御用スイッチ素子Q4およびその制御用の回路を含むフライバック電圧印加回路26を備えたことである。このフライバック電圧印加回路26は、トランスTの補助巻線N4の起電圧を整流平滑するダイオードD1およびコンデンサC1、コンデンサC1の放電用抵抗R4を備えている。またコンデンサC1の充電電圧が所定電圧に達したときの導通するツェナーダイオードZD1および抵抗R3からなる回路を、第2の転流スイッチターンオフ制御用スイッチ素子Q4のゲートに接続している。この第2の転流スイッチターンオフ制御用スイッチ素子Q4は第1の転流スイッチターンオフ制御用スイッチ素子Q5に並列に接続している。そして、この第2の転流スイッチターンオフ制御用スイッチ素子Q4のドレイン・ソース間に抵抗R1およびツェナーダイオードZD2を接続している。
図2に示した同期整流型フォワードコンバータの動作は次の通りである。
〈通常動作〉
先ず、スイッチング制御回路23から主スイッチ素子Q1のゲートへ印加される電圧によって主スイッチ素子Q1がオンする。同じくスイッチング制御回路23からの信号が転流スイッチターンオフ信号発生回路24を介して第1の転流スイッチターンオフ制御用スイッチ素子Q5のゲートに印加され、Q5がオンすることによって転流スイッチ素子Q3がオフする。その後、Q5はゲートに印加される信号が無くなるのでオフする。
主スイッチ素子Q1のオンによりトランスTの1次巻線N1に電流が流れる。これに伴い、2次巻線N2の起電圧によって整流スイッチ素子Q2がオンして、N2→C12→L1→Q2→N2の経路で電流が流れ、C12が充電されると共にL1に励磁エネルギが蓄積される。この時、補助巻線N4の起電圧は転流スイッチ素子Q3をオンする方向とは逆向きであるのでQ3はオフのままである。
スイッチング制御回路23の制御により主スイッチ素子Q1がターンオフすると、2次巻線N2の起電圧が反転し、整流スイッチ素子Q2のゲートにコンデンサC3を介して負電圧が印加され、Q2がターンオフする。また、補助巻線N4に発生する起電圧によって転流スイッチ素子Q3のゲート電圧が正になって、Q5の寄生ダイオード→N4→Q3のゲート・ソースの経路でQ3のゲート・ソース間容量に充電電流が流れる。これによりQ3がオンする。その結果、L1→Q3→C12→L1の経路で転流が生じる。
この後、再び主スイッチ素子Q1がオンし、上述の動作を繰り返す。
3次整流平滑回路22は、2つのダイオード、チョーク回路、および平滑コンデンサからなるフォワード型の整流平滑回路であり、その出力電圧は出力端子32に生じる電圧にほぼ比例している。そのため、1次巻線N1の巻数をn1、2次巻線N2の巻数をn2、主スイッチ素子Q1のオンデューティ比をD、入力端子21への入力電圧をVinとすると、出力端子32には次の電圧Voが発生する。
Vo=(n2/n1)D・Vin
スイッチング制御回路23は、3次整流平滑回路22から出力される電圧が所定電圧を保つように上記デューティ比Dを制御する。すなわちスイッチング周波数を一定にしたままPWM制御を行う。
〈逆流動作〉
整流方式を同期整流とした際に、2 次出力に発生した過電圧により出力チョークが励磁されるモードが発生すると、同期整流用のスイッチ素子はFETであって双方向に電流を流せるため、2 次出力から入力側へ電力が回生されるモードが発生する。このモードでは出力からコンバータへ電流が流れ込む(逆流する)ため、このモードの動作を逆流動作という。
逆流動作は入力電源(この同期整流型フォワードコンバータの入力電源)の能力に左右される。基本的に入力へ回生される電力を吸収しない場合と吸収できる場合とでは動作が異なる。逆流によって入力電圧が上昇する場合は入力電圧の上昇を伴うため、入力過電圧時の保護回路が必要となる。ここでは入力電源が電流の吸い込みも行え、電圧を常に一定にできる場合を想定する。
逆流動作時は、Q1のオン期間がトランスTのオン期間より短くなる状態が発生する。通常動作では1次側からL1を励磁するため、1 次からの電力供給がなくなると、L1電圧が反転し、トランス電圧が反転してQ2がオフするが、逆流動作時はL1が出力電源(例えば出力端子に並列接続されている他の電源)により、このオフ期間に励磁され、Q1のオンタイミングで励磁状態のリセットに移る。この回路では、トランスの2次巻線N2により整流スイッチ素子Q2の制御が行われるため、L1の励磁状態によりQ2がオフ制御される。
このように、逆流動作時は、スイッチング制御回路23によるスイッチング周波数で動作するため、動作周波数が固定される。
〈自励発振動作〉
逆流動作において、スイッチング制御回路23による制御が完全になくなり、出力から印加される電圧によりコンバータの動作周波数が制御される状態を自励発振動作と言う。
図2の回路においてスイッチング制御が停止した際に、転流スイッチ素子Q3は補助巻線N4に発生する電圧でゲート・ソース間容量が充電されてオンする。これにより、Q3とチョークコイルL1を介して電流(逆流)が流れる。この電流は時間の経過と共に増加する。ここで、もし第2の転流スイッチターンオフ制御用スイッチ素子Q4が存在しないとすると、1次側の制御が停止していてQ5はオフであるので、Q3のゲート・ソース間容量に充電された電荷は抵抗R1のみを介して徐々に放電されることになる。
上記放電が進んでQ3がオフするとチョークコイルL1の電圧が反転し、Q2のゲート・ソース間容量を充電してQ2がオンする。これによって、2次巻線N2→Q2→L1の経路で電流が流れ、電力が1次側に回生される。チョークコイルL1の励磁がリセットされると、このチョークコイルL1の電圧が反転し、Q2がオフすることにより、2次巻線N2および補助巻線N4にフライバック電圧が発生し、Q3がオンする。以上の動作を繰り返す。
上述のように、第2の転流スイッチターンオフ制御用スイッチ素子Q4が存在しないとすると、Q3のゲート・ソース間容量に充電された電荷は抵抗R1を介して徐々に放電されるため、自励発振の発振周波数は低くなる。例えば、35〜75V入力、1.2〜5V出力で、制御時のスイッチング周波数は640kHzで、周波数低下を抑制しない場合の自励発振周波数は約半分の300kHz程度となる。
そこで、自励発振の時だけQ3のゲート・ソース間容量の電荷を放電する経路としてQ4を備えている。このQ4を制御する信号として、補助巻線N4に発生する電圧のピーク値を利用するために、ダイオードD1、コンデンサC1および抵抗R4を備えている。
通常動作時には、所定の周波数でスイッチングが行われるため、補助巻線N4に発生する電圧、すなわちC1に充電される電圧はそれほど高くならず、ツェナーダイオードZD1で遮られているため、Q4はオフ状態を維持する。
自励発振時には、発振周波数が低下し、トランスTの励磁時間が長くなるため、補助巻線N4に発生する電圧も大きくなり、そのピーク値すなわちコンデンサC1に充電される電圧が高くなって、ツェナーダイオードZD1を介してQ4のゲートに電圧が印加され、Q4がオンする。
Q4がオンすると、Q3のゲート・ソース間容量の電荷が速やかに放電され、Q3のターンオフが速まり、発振周波数の低下が抑制される。上述の例では、自励発振周波数は600kHz程度に制限される。
図3の(A)は逆流の変化と回路各部の電圧波形を示している。また(B)は、Q3のゲート・ソース間電圧の変化を示している。この図3(B)において、自励発振によるトランスフライバック電圧が上昇すると、Q3のゲート・ソース間電圧は矢印A1で示すように上昇する。また、Q4によるQ3のゲート・ソース間容量の電荷の放電が早まると、Q3のゲート・ソース間電圧の波形は矢印A2方向に変化し、Q3のオン時間は矢印A3で示すように短縮化される。
図3の(A)に示すように、出力端子32の出力電圧が上昇すると、Q3のゲート・ソース間電圧は、トランスのフライバック共振波形で決まる周期を下限として、Q3のオン時間を短縮する。このようにQ3のオン時間には図3の(B)でTminで示したように下限があるため、フライバック電圧がどれだけ大きくなっても必ずオン時間を持つことになり、自励発振は継続的に行われる。
図4は、図2に示した同期整流型フォワードコンバータの逆流防止特性の例を示している。横軸は出力端子32から流入する電流(逆流電流)、縦軸は出力端子32の電圧である。逆流電流が2[A]以上流れようとする状態では、出力電圧が上昇すると共に逆流電流が抑制され、安定した自励発振が行われることがわかる。これは、フライバック電圧の発生期間が一定期間(トランス共振周波数により定まる期間)に固定されるため、Q3の動作周波数の最大値に安定点が存在し、自励発振が安定化することを表している。このため、出力からの逆印加電圧に対して、スイッチング制御回路23とは独立して安定した自励発振が行われる。
《第2の実施形態》
次に、第2の実施形態に係る同期整流型フォワードコンバータの構成を図5・図6を基に説明する。
図5はこの第2の実施形態に係る同期整流型フォワードコンバータの回路図、図6はその主要部の波形図である。
図5に示すように、補助巻線N4に抵抗R2,R4およびコンデンサC1からなる回路を接続し、そのコンデンサC1の充電電圧がQ4のゲートに加わるように接続している。その他は図2に示したものと同様である。
第1の実施形態では、トランスの補助巻線N4に発生するフライバック電圧のピーク値を基に第2の転流スイッチターンオフ制御用スイッチ素子Q4を制御するようにしたが、この第2の実施形態では、トランスTの補助巻線N4に発生する電圧をその都度用いる。
すなわち、自励発振の周波数が低下するにしたがって、補助巻線N4のフライバック電圧が高くなり、その電圧が所定値を超えた時点でQ4がオンする。この図5に示す例では、通常動作時もQ4のゲートにコンデンサC1の充電電圧が印加されるが、その電圧はQ4のしきい値以下であるので、Q4はオンしない。
図5に示した同期整流型フォワードコンバータの通常動作と逆流動作は第1の実施形態の場合と同様である。自励発振動作時には、Q4がオンしてQ3の周波数を上昇させる方向で動作し、安定した自励発振が行われる。すなわち、逆流によって自励発振を起こす最初のワンパルス(補助巻線N4のフライバック電圧)で、コンデンサC1の充電電圧が上昇してQ4がオンする。Q4がオンすると、Q3のゲート・ソース間容量の電荷が速やかに放電され、Q3のターンオフが速まり、発振周波数の低下が抑制される。
図6に示すように、Q4のゲート・ソース間には補助巻線N4の電圧が印加される。出力端子32の出力電圧が上昇して、Q4のゲート・ソース間電圧がスレショルド電圧を超えたとき、フライバックの共振波形で決まる周波数以上では転流スイッチ素子Q3が動作できない。
《第3の実施形態》
次に、第3の実施形態に係る同期整流型フライバックコンバータの構成を、図7を基に説明する。
この第3の実施形態に係る同期整流型フォワードコンバータは、1次側の制御がなされている状態で逆流が生じる場合に対応するものである。このような場合、整流スイッチ素子Q2、転流スイッチ素子Q3は1次側のスイッチングによって制御されると共に、2次側の自励発振によっても制御されることになり、競合を起こして自励発振が安定しないおそれがある。そこで、この第3の実施形態では、逆流によって自励発振が生じている時には、1次側の制御を強制的に停止するようにしている。
具体的には、3次巻線N3に接続されている3次整流平滑回路22を、整流ダイオードD3、転流ダイオードD4、チョークコイルL2、および平滑コンデンサC4とで構成し、チョークコイルL2の両端電圧を検出して逆流検知を行う。
スイッチング制御回路23は、誤差増幅器29、三角波生成回路28、およびNANDゲート30とで構成している。このスイッチング制御回路23は、3次整流平滑回路22の出力電圧と基準電圧との誤差電圧を誤差増幅器29で増幅し、三角波生成回路28とNANDゲート30とによってPWM制御信号を発生し、これを主スイッチ素子Q1のゲートへ出力する。
逆流検知回路27は、抵抗R5,R6,R7、ダイオードD5,D6,D7およびコンデンサC5で構成している。コンデンサC5の充電電圧は、主スイッチ素子Q1のゲート電圧とチョークコイルL2の電圧との合成電圧となる。その他の構成は第1の実施形態に示したものと同様である。
図7に示した同期整流型フォワードコンバータの動作は次の通りである。
〈通常動作時〉
主スイッチ素子Q1の駆動信号(電圧)に対してQ1のゲート電圧と3次整流平滑回路22のチョークコイルL2の両端電圧はハイレベルとローレベルとが相補的に切り替わる。そのため、ダイオードD6,D7を介して両者の電圧の和をとると、コンデンサC5に常にハイレベルの信号が得られ、その結果、ダイオードD5が順バイアスとなることがなく、誤差増幅器29の出力がローレベルになることがなく、正常な制御が行われる。
〈逆流電流発生時〉
逆流電流によって自励発振が発生しても、3次整流平滑回路22は同期整流にはなっていないので、ダイオードD3,D4のオン期間が短くなり、チョークコイルL2の両端電圧がハイレベルになる期間が短くなる。そのため、主スイッチ素子Q1のゲート電圧との間にずれが生じ、上記ダイオードD6,D7を介してコンデンサC5に印加される電圧がローレベルになる期間が生じるようになって、コンデンサC5の充電電圧は低下する。この電圧が所定値以下になると、ダイオードD5がオンして誤差増幅器29の出力がローレベルに固定され、主スイッチ素子Q1のゲート電圧がローレベルに保たれてスイッチングが停止する。(ダイオードD5は誤差増幅器29の出力電圧の引き込み用である。)
なお上述の例は、3次整流平滑回路を非同期のフォワード型整流回路で構成して、同期整流の周波数と自励発振の周波数とのずれに起因して電圧が生じるように回路構成するようにして、自励発振の検知を行うようにしたが、その他に、逆流を検知することができれば、逆流時に1次側の制御を停止すればよい。
《第4の実施形態》
次に、第4の実施形態に係る同期整流型フォワードコンバータについて図8を基に説明する。
図2に示した例では、スイッチング制御回路23が3次整流平滑回路22の出力電圧を検出して主スイッチ素子Q1のスイッチング制御を行い、出力電圧を安定化させる場合について示したが、この図8に示す例では、出力端子32の電圧を直接検出する出力電圧検出回路31を設け、その検出結果に応じてスイッチング制御回路23が主スイッチ素子Q1のスイッチング制御を行う。また、スイッチング制御回路23は、出力電圧検出回路31が出力電圧の異常な上昇を検出した時、1次側の制御を停止する。この場合、3次整流平滑回路22はスイッチング制御回路23の電源としてのみ作用する。その他の構成は図2に示したものと同様である。
このように、出力電圧を直接検出し、それに基づいて出力電圧の安定化制御を行う直接制御方式のDC−DCコンバータでも本発明の考え方を適用することができる。このような直接制御方式の場合、何らかの理由で出力が過電圧になった時、1次側の制御が停止するので、その時に並列接続している他のDC−DCコンバータの出力から電流が逆流することによって自励発振が始まる可能性がある。
このように、出力電圧が所定値より上昇したときに1次側の制御を自ら停止する場合でも安定した自励発振を維持することで、逆流動作時のスイッチ素子への電圧,電流ストレスを軽減できる。
《第5の実施形態》
次に、第5の実施形態に係る同期整流型フォワードコンバータについて図9・図10を基に説明する。
この第5の実施形態に係る同期整流型フォワードコンバータは、スイッチング制御回路23に対して電源電圧を供給する3次整流平滑回路22の構成を具体的に示したものである。その他の構成は図2に示したものと同様である。
ここで3次整流平滑回路22はフォワード型の同期整流回路を構成している。そのため、トランスTには補助巻線N4とは別にもう一つの補助巻線N5を設けている。3次巻線N3には直列に整流ダイオードD8およびチョークコイルL2を接続している。また、チョークコイルL2の一端と3次巻線N3一端との間に転流ダイオードD9を設けると共に、同期整流素子Q6を接続している。この同期整流素子Q6のゲートには、コンデンサC6、抵抗R8、R9、およびダイオードD10からなる回路を接続している。
同期整流素子Q6のゲートには、補助巻線N5に発生するフライバック電圧がコンデンサC6を介して印加されるので、補助巻線N5にフライバック電圧が発生したとき同期整流素子Q6がオンする。
この同期整流型フォワードコンバータの動作は次の通りである。
自励発振時にQ3がオンしきれない状態があるとトランスのオン期間が上昇する。(長くなる)。2次側では整流スイッチ素子Q2と転流スイッチ素子Q3の同時オンが起こるが、もし3次整流平滑回路22をダイオード整流の回路構成とすると、整流ダイオードと転流ダイオードの同時オンが起こらないため、出力端子の出力電圧と3次整流平滑回路22の出力電圧との相関がとれずに、両電圧に差が生じる。
これに対して、図9に示したように、3次整流平滑回路22の整流素子としてMOSFETからなる同期整流素子で整流回路を構成することによって、この3次整流平滑回路22でも同時オンが生じ、スイッチング制御回路23へ与えられる電源電圧と出力端子32から負荷へ出力される出力電圧との相関関係が保たれる。その結果、出力側から印加される電圧に対してヒステリシスを持たない動作が可能となる。
図10はその例を示す図である。3次整流平滑回路22をダイオード整流回路とした場合には、出力逆印加電圧の上昇および下降に伴って図中破線で示すように推移する。すなわちヒステリシスをもつ。これに対し、3次整流平滑回路22を同期整流回路とすれば、図中実線で示すように、出力逆印加電圧の上昇および下降に伴ってヒステリシスなく3次整流平滑回路22の出力電圧が推移する。
そのため、出力端子32の出力電圧を的確にモニタリングでき、出力電圧に応じた制御を行うことができる。
特許文献1に係るコンバータの構成を示す回路図である。 第1の実施形態に係る同期整流型フォワードコンバータの回路図である。 同コンバータの主要部の波形図である。 同コンバータの逆流電流と出力電圧との関係を示す図である。 第2の実施形態に係る同期整流型フォワードコンバータの回路図である。 同コンバータの主要部の波形図である。 第3の実施形態に係る同期整流型フォワードコンバータの回路図である。 第4の実施形態に係る同期整流型フォワードコンバータの回路図である。 第5の実施形態に係る同期整流型フォワードコンバータの回路図である。 同コンバータの出力逆印加電圧と3次整流平滑回路出力電圧との関係を示す図である。
符号の説明
T−トランス
21−入力端子
22−3次整流平滑回路
23−スイッチング制御回路
24−転流スイッチターンオフ信号発生回路
25−整流スイッチゲート電圧調整回路
26−フライバック電圧印加回路
27−逆流検知回路
28−三角波生成回路
29−誤差増幅器
30−NANDゲート
31−出力電圧検出回路
32−出力端子
Q1−主スイッチ素子
Q2−整流スイッチ素子
Q3−転流スイッチ素子
Q4−第2の転流スイッチターンオフ制御用スイッチ素子
Q5−第1の転流スイッチターンオフ制御用スイッチ素子
Q6−同期整流素子
N1−1次巻線
N2−2次巻線
N3−3次巻線
N4−補助巻線
L1−チョークコイル
C12−平滑コンデンサ

Claims (6)

  1. 1次巻線と2次巻線を備えたトランスと、該トランスの1次巻線に直列に接続した主スイッチ素子と、前記トランスの2次巻線に対して直列に接続したチョークコイルと、出力端子間に並列に接続した平滑コンデンサと、前記トランスの2次巻線に対して直列に接続され、前記主スイッチ素子のオン/オフに同期してオン/オフする整流スイッチ素子と、前記主スイッチ素子のオン/オフに同期してオフ/オンし、オンによって前記チョークコイルの励磁エネルギの放出経路を構成する転流スイッチ素子と、前記主スイッチ素子のスイッチング制御を行うスイッチング制御回路と、前記トランスの補助巻線に対して直列に接続され、前記転流スイッチ素子の制御端子に対する、前記トランスの補助巻線の起電圧の印加制御を行う第1の転流スイッチターンオフ制御用スイッチ素子と、前記主スイッチ素子のオンに同期して第1の転流スイッチターンオフ制御用スイッチ素子をオン制御する転流スイッチターンオフ信号発生回路と、
    を備えた同期整流型フォワードコンバータにおいて、
    第1の転流スイッチターンオフ制御用スイッチ素子に並列接続された第2の転流スイッチターンオフ制御用スイッチ素子を備え、
    前記トランスのフライバック電圧が所定値以上に上昇することに基づいて第2の転流スイッチターンオフ制御用スイッチ素子を制御するフライバック電圧印加回路を設けた同期整流型フォワードコンバータ。
  2. 前記フライバック電圧印加回路は、前記トランスのフライバック電圧を整流して該整流信号を前記転流スイッチターンオフ制御用スイッチ素子の制御端子へ印加する回路である請求項1に記載の同期整流型フォワードコンバータ。
  3. 前記フライバック電圧印加回路は、前記補助巻き線の出力のフライバック電圧を積分して該積分信号を前記転流スイッチターンオフ制御用スイッチ素子の制御端子へ印加する回路である請求項1に記載の同期整流型フォワードコンバータ。
  4. 前記スイッチング制御回路は、前記出力端子の電圧を直接検出して前記出力端子の電圧が所定値を保つように前記主スイッチ素子のスイッチング制御を行う請求項1〜3のうちいずれか1項に記載の同期整流型フォワードコンバータ。
  5. 前記トランスは3次巻線を備え、該3次巻線に接続された、チョークコイルを含むフォワード型整流回路を備え、前記スイッチング制御回路は、前記主スイッチ素子のオン期間に対し前記フォワード型整流回路のチョークコイルの励磁期間が長くなっていることによって、前記整流スイッチ素子と転流スイッチ素子の自励発振の有無を検知するとともに、該自励発振を検知したとき前記主スイッチ素子のスイッチングを停止する自励発振検知制御回路を備えた請求項1〜4のうちいずれか1項に記載の同期整流型フォワードコンバータ。
  6. 前記トランスは3次巻線を備え、該3次巻線に接続された、チョークコイルを含むフォワード型の同期整流回路を備え、前記スイッチング制御回路は、前記同期整流回路の出力電圧を基準に前記出力端子の電圧を間接的に検出して前記出力端子の電圧を所定値に保つように前記主スイッチ素子のスイッチング制御を行う請求項1〜3のうちいずれか1項に記載の同期整流型フォワードコンバータ。
JP2005251310A 2005-08-31 2005-08-31 同期整流型フォワードコンバータ Expired - Fee Related JP4678263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005251310A JP4678263B2 (ja) 2005-08-31 2005-08-31 同期整流型フォワードコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005251310A JP4678263B2 (ja) 2005-08-31 2005-08-31 同期整流型フォワードコンバータ

Publications (2)

Publication Number Publication Date
JP2007068327A JP2007068327A (ja) 2007-03-15
JP4678263B2 true JP4678263B2 (ja) 2011-04-27

Family

ID=37929863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005251310A Expired - Fee Related JP4678263B2 (ja) 2005-08-31 2005-08-31 同期整流型フォワードコンバータ

Country Status (1)

Country Link
JP (1) JP4678263B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5076997B2 (ja) * 2008-03-19 2012-11-21 株式会社村田製作所 絶縁型dc−dcコンバータ
JP5032446B2 (ja) * 2008-11-20 2012-09-26 コーセル株式会社 スイッチング電源装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002153054A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd スイッチング電源回路
JP2003164146A (ja) * 2001-11-21 2003-06-06 Tdk Corp 同期整流型dc−dcコンバータ
JP2004173480A (ja) * 2002-11-07 2004-06-17 Murata Mfg Co Ltd Dc−dcコンバータ
JP2004274824A (ja) * 2003-03-05 2004-09-30 Tdk Corp スイッチング電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002153054A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd スイッチング電源回路
JP2003164146A (ja) * 2001-11-21 2003-06-06 Tdk Corp 同期整流型dc−dcコンバータ
JP2004173480A (ja) * 2002-11-07 2004-06-17 Murata Mfg Co Ltd Dc−dcコンバータ
JP2004274824A (ja) * 2003-03-05 2004-09-30 Tdk Corp スイッチング電源装置

Also Published As

Publication number Publication date
JP2007068327A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
US8339816B2 (en) Semiconductor device and switching power supply apparatus
JP5463759B2 (ja) スイッチング電源装置およびスイッチング電源制御回路
US7348766B2 (en) Switching power supply device
KR101168588B1 (ko) 전원 장치 및 화상 형성 장치
JP5115317B2 (ja) スイッチング電源装置
JP4623096B2 (ja) 同期整流型フォワードコンバータ
US7203080B2 (en) DC converter
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
US7251146B2 (en) Direct-current converter having active clamp circuit
JP4613951B2 (ja) 同期整流型フォワードコンバータ
WO2012147453A1 (ja) 直流電源装置
JP4632023B2 (ja) 電力変換装置
JP2007097379A (ja) Dc−dcコンバータ
JP5971074B2 (ja) スイッチング電源装置
JP4033082B2 (ja) Dc−dcコンバータ
JP2009284667A (ja) 電源装置、および、その制御方法ならびに半導体装置
GB2387281A (en) Switching power supply unit
JP2012143134A (ja) スイッチング電源装置
JP2012143133A (ja) スイッチング電源装置
JP5203444B2 (ja) スイッチング電源装置
JP4678263B2 (ja) 同期整流型フォワードコンバータ
JP4717625B2 (ja) 同期整流回路
JP5076997B2 (ja) 絶縁型dc−dcコンバータ
JPWO2006080112A1 (ja) 絶縁型dc−dcコンバータ
JP4370844B2 (ja) 直流変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110118

R150 Certificate of patent or registration of utility model

Ref document number: 4678263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees